JP6265099B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6265099B2 JP6265099B2 JP2014207138A JP2014207138A JP6265099B2 JP 6265099 B2 JP6265099 B2 JP 6265099B2 JP 2014207138 A JP2014207138 A JP 2014207138A JP 2014207138 A JP2014207138 A JP 2014207138A JP 6265099 B2 JP6265099 B2 JP 6265099B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- temperature
- voltage
- semiconductor device
- current detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 77
- 238000001514 detection method Methods 0.000 claims description 41
- 238000009529 body temperature measurement Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
図1は、実施の形態1に係る半導体装置の回路図である。この半導体装置は、ゲート駆動信号を生成するゲート駆動回路10を備えている。ゲート駆動回路10にはチップ12が接続されている。チップ12の輪郭は破線で示されている。チップ12には半導体素子と電流検出素子が形成されている。半導体素子は主電流が流れる部分である。電流検出素子は半導体素子の過電流を検出するために設けられている。
図5は、実施の形態2に係る半導体装置のチップ各部における波形図である。実施の形態2の補正回路は、半導体素子をターンオンする際のミラー期間が開始してから予め定められた期間まで第2ゲート12bに電圧を印加しない。具体的には、ミラー期間の後半を過ぎてから第2ゲート12bに電圧を印加する。これにより、ミラー期間においてセンスエミッタ電流が非常に大きくなることを防止できる。
図6は、実施の形態3に係る半導体装置の回路図である。この半導体装置は、半導体素子が形成されたチップ50と、電流検出素子が形成されたチップ60を備えている。チップ50(半導体素子)は、第1ゲート50a、コレクタ50b及びメインエミッタ50cを備えている。チップ60(電流検出素子)は、第2ゲート60a、コレクタ60b及びセンスエミッタ60cを備えている。このように、半導体素子と電流検出素子は別チップで形成されている。
Claims (8)
- ゲート駆動信号を生成するゲート駆動回路と、
前記ゲート駆動信号が印加される第1ゲートを有する半導体素子と、
第2ゲートを有する電流検出素子と、
前記ゲート駆動信号を受け前記第2ゲートに電圧を印加する補正回路と、
前記電流検出素子のエミッタ電流が予め定められた値よりも大きくなったときに、前記ゲート駆動信号の電圧を低下させるか、前記ゲート駆動回路をシャットダウンする保護回路と、を備え、
前記補正回路は、ミラー期間において、前記第1ゲートに印加される電圧よりも低い電圧を前記第2ゲートに印加することを特徴とする半導体装置。 - 前記補正回路は、前記第1ゲートに前記ゲート駆動信号が印加されてからミラー期間が終わるまで、前記ゲート駆動信号の電圧を減じて前記第2ゲートに印加することを特徴とする請求項1に記載の半導体装置。
- 前記補正回路は、ミラー期間が開始してから予め定められた期間まで前記第2ゲートに電圧を印加しないことを特徴とする請求項1に記載の半導体装置。
- 前記半導体素子と前記電流検出素子は1つのチップに形成されたことを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
- 前記半導体素子の温度を測定する温度測定部を備え、
前記補正回路は、前記温度測定部により測定された温度が予め定められた値よりも大きくなった場合に、前記ゲート駆動信号の電圧を低下させて前記第2ゲートに印加することを特徴とする請求項4に記載の半導体装置。 - 前記半導体素子と前記電流検出素子は別チップで形成されたことを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
- 前記半導体素子の温度を測定する温度測定部と、
前記半導体素子の温度と、前記半導体素子と前記電流検出素子の温度差との対応が記憶された記憶部と、を備え、
前記補正回路は、前記温度測定部で測定された温度と前記記憶部のデータから前記半導体素子と前記電流検出素子の温度差を求め、前記温度差により生じる前記半導体素子と前記電流検出素子の特性差を緩和するように前記第2ゲートに電圧を印加することを特徴とする請求項6に記載の半導体装置。 - 前記半導体素子と前記電流検出素子はコレクタを共有していることを特徴とする請求項1〜7のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014207138A JP6265099B2 (ja) | 2014-10-08 | 2014-10-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014207138A JP6265099B2 (ja) | 2014-10-08 | 2014-10-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016077110A JP2016077110A (ja) | 2016-05-12 |
JP6265099B2 true JP6265099B2 (ja) | 2018-01-24 |
Family
ID=55951808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014207138A Active JP6265099B2 (ja) | 2014-10-08 | 2014-10-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6265099B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6791250B2 (ja) | 2016-08-29 | 2020-11-25 | 富士電機株式会社 | 絶縁ゲート型半導体素子の駆動回路 |
JP6870240B2 (ja) * | 2016-08-31 | 2021-05-12 | 富士電機株式会社 | ゲート駆動装置 |
CN106601801B (zh) * | 2016-12-01 | 2019-07-05 | 王培林 | 绝缘栅双极晶体管及其制备方法 |
JP7073706B2 (ja) | 2017-12-19 | 2022-05-24 | 富士電機株式会社 | 駆動装置および半導体装置 |
JP7205091B2 (ja) * | 2018-07-18 | 2023-01-17 | 富士電機株式会社 | 半導体装置 |
JP6989035B2 (ja) | 2019-01-10 | 2022-01-05 | 富士電機株式会社 | ゲート駆動装置、スイッチング装置 |
JP7181851B2 (ja) | 2019-12-13 | 2022-12-01 | 日立Astemo株式会社 | 電力変換装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0767073B2 (ja) * | 1992-09-24 | 1995-07-19 | 富士電機株式会社 | 絶縁ゲート素子の駆動回路 |
JPH07146722A (ja) * | 1993-10-01 | 1995-06-06 | Fuji Electric Co Ltd | トランジスタ用過電流保護装置 |
GB2384632B (en) * | 2002-01-25 | 2005-11-16 | Zetex Plc | Current limiting protection circuit |
JPWO2008155917A1 (ja) * | 2007-06-19 | 2010-08-26 | パナソニック株式会社 | スイッチング素子駆動回路 |
US9461640B2 (en) * | 2012-12-21 | 2016-10-04 | Mitsubishi Electric Corporation | Switching element drive circuit, power module, and automobile |
-
2014
- 2014-10-08 JP JP2014207138A patent/JP6265099B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016077110A (ja) | 2016-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6265099B2 (ja) | 半導体装置 | |
US9685945B2 (en) | Electric circuit | |
JP6076223B2 (ja) | 電力用半導体素子の駆動回路 | |
JP6301028B1 (ja) | 半導体素子の駆動回路 | |
JP6691180B2 (ja) | 固体パルス変調器における保護回路、発振補償回路および給電回路 | |
JPWO2015033449A1 (ja) | 半導体装置 | |
JP5780145B2 (ja) | スイッチング素子駆動回路及びそれを備える駆動装置 | |
JP6349855B2 (ja) | 駆動装置 | |
US10050031B2 (en) | Power conventer and semiconductor device | |
CN104967095A (zh) | 过温保护电路 | |
JP2016500993A5 (ja) | ||
JPWO2018211840A1 (ja) | 制御装置及び半導体装置 | |
JP5282492B2 (ja) | スイッチング素子駆動回路 | |
JPWO2015079492A1 (ja) | ゲート駆動回路及びインテリジェントパワーモジュール | |
JP2018011250A (ja) | 半導体装置 | |
KR102338806B1 (ko) | 전압 레귤레이터 | |
KR102380617B1 (ko) | 과열 검출 회로 및 반도체 장치 | |
US20100142587A1 (en) | Temperature measurement circuit | |
JP6414440B2 (ja) | スイッチング素子の駆動装置 | |
JPWO2018225436A1 (ja) | ゲート駆動装置 | |
JP2018169912A5 (ja) | ||
JP2008301617A (ja) | 電力変換器の保護装置 | |
JP2016118399A (ja) | 試験装置 | |
JP6450223B2 (ja) | センサ装置及びその検査方法 | |
TWI483254B (zh) | Nonvolatile semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6265099 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |