WO2018042873A1 - 絶縁ゲート型半導体素子の駆動回路 - Google Patents

絶縁ゲート型半導体素子の駆動回路 Download PDF

Info

Publication number
WO2018042873A1
WO2018042873A1 PCT/JP2017/024692 JP2017024692W WO2018042873A1 WO 2018042873 A1 WO2018042873 A1 WO 2018042873A1 JP 2017024692 W JP2017024692 W JP 2017024692W WO 2018042873 A1 WO2018042873 A1 WO 2018042873A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
current
output current
insulated gate
circuit
Prior art date
Application number
PCT/JP2017/024692
Other languages
English (en)
French (fr)
Inventor
貴浩 森
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2018536989A priority Critical patent/JP6791250B2/ja
Priority to CN201780009179.9A priority patent/CN108604897B/zh
Publication of WO2018042873A1 publication Critical patent/WO2018042873A1/ja
Priority to US16/050,281 priority patent/US10578664B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G01R31/2619—Circuits therefor for testing bipolar transistors for measuring thermal properties thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Definitions

  • the present invention relates to a drive circuit for an insulated gate semiconductor element capable of easily inspecting output current characteristics.
  • the drive circuit 1 roughly includes a current source 3 that generates an output current Iout supplied to the gate of the IGBT 2, and a supply of the output current Iout generated by the current source 3 to the gate of the IGBT 2 in accordance with a drive signal. And a current output circuit 4 to be controlled.
  • the drive circuit 1 includes an output current control circuit 5 for defining the magnitude of the output current Iout output from the current source 3.
  • the output current control circuit 5 includes, for example, an operational amplifier OP1 that controls a current Io that flows through an N-type MOS-FET 5a, and a reference resistor (Rref that generates a current detection voltage corresponding to the current Io that flows through the MOS-FET 5a. ) 5b.
  • the operational amplifier OP1 controls the gate voltage of the MOS-FET 5a through the MOS-FET 5a by controlling the gate voltage of the MOS-FET 5a according to the voltage difference between the current detection voltage generated across the reference resistor 5b and the predetermined reference voltage Vref. It plays the role of making the flowing current Io constant.
  • the current source 3 forms a current mirror circuit with the P-type MOS-FET 5c connected to the drain of the MOS-FET 5a as a load of the MOS-FET 5a, and generates an output current Iout proportional to the current Io. This is realized as a P-type MOS-FET 3a to be generated.
  • the current output circuit 4 includes an N-type MOS-FET 4b interposed between the gate of the IGBT 2 and the ground (GND) and turned on / off by a buffer 4a for inputting a drive signal. Further, the current output circuit 4 includes a P-type MOS-FET 4c connected in parallel to the MOS-FET 3a constituting the current source 3, and a level shift circuit 4d for turning on / off the MOS-FET 4c according to a drive signal. Prepare.
  • the current output circuit 4 turns on the MOS-FET 4c via the level shift circuit 4d, thereby stopping the function of the current mirror circuit and supplying the current from the current source 3.
  • the output is stopped and the MOS-FET 4b is turned on via the buffer 4a.
  • the charge accumulated in the gate of the IGBT 2 is discharged via the MOS-FET 4b to turn off the IGBT 2.
  • the current output circuit 4 turns off the MOS-FET 4c through the level shift circuit 4d and outputs the output current Iout from the current source 3 and also outputs the MOS through the buffer 4a. -Turn off the FET 4b. As a result, the output current Iout from the current source 3 is supplied to the gate of the IGBT 2 to turn on the IGBT 2. Therefore, the current output circuit 4 controls on / off of the IGBT 2 in accordance with the drive signal.
  • the switching characteristics of the IGBT 2 that is driven on and off by the drive circuit 1 described above varies depending on the operating temperature (temperature T) of the IGBT 2.
  • the switching loss when the IGBT 2 is turned on is easily affected by the change in the output current Iout supplied to the gate of the IGBT 2 and its operating temperature.
  • the present invention has been made in view of such circumstances, and an object of the present invention is to provide a drive circuit for an insulated gate semiconductor device having a simple configuration that makes it possible to easily evaluate the output current characteristics of the drive circuit. There is to do.
  • a drive circuit for an insulated gate semiconductor device includes: A current source for generating a current to be supplied to the gate of the insulated gate semiconductor element; A current output circuit for controlling the supply of the current generated by the current source to the gate of the insulated gate semiconductor element in response to a drive signal; An output current control circuit for controlling the magnitude of the current generated by the current source according to a control voltage corresponding to an operating temperature of the insulated gate semiconductor element; A control voltage detection terminal provided in the output current control circuit and capable of detecting the control voltage from the outside is provided.
  • the operating temperature of the insulated gate semiconductor element is detected as a temperature detection voltage via, for example, a temperature sensor provided integrally with the insulated gate semiconductor element.
  • the output current control circuit is configured to control the magnitude of the current generated by the current source using, for example, a difference between the temperature detection voltage and a reference voltage as the control voltage.
  • the output current control circuit is configured to generate an output current corresponding to the control voltage.
  • the current source is realized, for example, as a transistor constituting a current mirror circuit with a transistor constituting a load of the output current control circuit, and outputs a current proportional to the output current of the output current control circuit. Composed.
  • the output current control circuit preferably includes means for variably setting the reference voltage, for example.
  • the output current control circuit generates, for example, the control voltage by discriminating the temperature detection voltage with a predetermined voltage threshold, and the current generated by the current source according to a voltage difference between the control voltage and a reference voltage. Configured to control size.
  • the output current control circuit is configured to generate the control voltage in multiple stages by discriminating the temperature detection voltage with voltage thresholds set in multiple stages.
  • the output current control circuit preferably includes means for variably setting the voltage threshold, for example.
  • the output current control circuit is configured to generate an output current corresponding to a voltage difference between the control voltage and a reference voltage.
  • the current source is realized as a transistor that forms a current mirror circuit with a transistor that forms a load of the output current control circuit.
  • the circuit is configured to output a current proportional to the output current of the circuit.
  • the output current supplied from the current source to the gate of the insulated gate semiconductor element is defined via the control voltage detection terminal provided in the output current control circuit. Therefore, it is possible to easily detect the control voltage. In other words, by detecting the control voltage via the control voltage detection terminal, the output current output by the drive circuit from the control voltage is indirectly detected without directly detecting the output current output by the drive circuit. Moreover, it can be detected with high accuracy.
  • FIG. 1 is a schematic configuration diagram of a drive circuit for an insulated gate semiconductor device according to an embodiment of the present invention.
  • FIG. 3 is a diagram showing temperature characteristics of output current and control voltage in the drive circuit shown in FIG. 1.
  • the schematic block diagram of the drive circuit of the insulated gate semiconductor element which concerns on another embodiment of this invention.
  • FIG. 4 is a graph showing temperature characteristics of output current and control voltage in the drive circuit shown in FIG. 3.
  • the schematic block diagram which shows an example of the drive circuit of the conventional insulated gate semiconductor element.
  • FIG. 1 is a schematic configuration diagram of a drive circuit 10 for an insulated gate semiconductor device according to an embodiment of the present invention.
  • the IGBT 2 as the insulated gate type semiconductor element is composed of, for example, a diode D1 as a temperature sensor, and the drive circuit 10 includes a constant current source 6 that drives the diode D1 with a constant current.
  • the diode D1 is driven with a constant current to generate a temperature detection voltage VF corresponding to the operating temperature of the IGBT2.
  • This temperature detection voltage VF is fed back to the output current control circuit 5 of the drive circuit 10 as information indicating the operating temperature of the IGBT 2.
  • the output current control circuit 5 includes a difference between the temperature detection voltage VF indicating the operating temperature T and the reference voltage Vref output from the reference voltage source 5d.
  • An operational amplifier OP2 for detecting voltage is provided.
  • the operational amplifier OP2 is provided with input resistors R1 and R1 at the inverting input terminal and the non-inverting input terminal, respectively, and grounds the non-inverting input terminal via the resistor R2, and further, between the output terminal and the inverting input terminal.
  • a feedback resistor R2 is interposed.
  • the operational amplifier OP2 constitutes an amplifier that generates the control voltage Vo2 according to the voltage difference between the temperature detection voltage VF and the reference voltage Vref given through the input resistors R1 and R1.
  • the control voltage Vo2 output from the operational amplifier OP2 is applied to the operational amplifier OP1, and the current Io flowing through the MOS-FET 5a is controlled by the output of the operational amplifier OP1.
  • a control voltage detection terminal 7 is connected to the non-inverting terminal of the operational amplifier OP1 to which the control voltage Vo2 is applied. The control voltage detection terminal 7 enables detection of the control voltage Vo2 from the outside.
  • the reference voltage source 5d includes, for example, an EPROM whose output can be electrically switched from the outside, and the reference voltage Vref can be variably set according to the output of the EPROM.
  • the temperature detection voltage VF corresponding to the operating temperature T of the IGBT 2 is detected and fed back to the output current control circuit 5 via the diode D1 provided integrally with the IGBT 2. . Then, the output current control circuit 5 generates a control voltage Vo2 corresponding to the difference voltage between the temperature detection voltage VF and the reference voltage Vref, and the control voltage Vo2 and the voltage detected via the reference resistor (Rref) 5b.
  • the current Io flowing through the MOS-FET 5a is controlled according to the difference.
  • the current source 3 generates an output current Iout proportional to the current Io set by the output current control circuit 5 in accordance with the operating temperature T of the IGBT 2, and supplies this output current Iout to the gate of the IGBT2.
  • the output current Iout from the current source 3 supplied to the gate of the IGBT 2 is a control applied to the current Io set by the output current control circuit 5 according to the operating temperature T of the IGBT 2 as shown in FIG. It is proportional to the voltage Vo2. Moreover, each of the output current Iout and the control voltage Vo2 changes according to the operating temperature T of the IGBT 2, and shows the temperature characteristics of the IGBT 2.
  • the output current Iout generated by the current source 3 and the control voltage Vo2 that defines the current Io set by the output current control circuit 5 are closely related to each other. Rather, the output current Iout and the control voltage Vo2 are proportional to each other. It can be said that. Therefore, if the control voltage Vo2 in the output current control circuit 5 is detected via the control voltage detection terminal 7, the output current Iout can be detected indirectly.
  • the output current Iout output from the drive circuit 10 to the gate of the IGBT 2 is directly output using a current detection circuit (inspection apparatus) having a large configuration.
  • the output current Iout output from the drive circuit 10 can be indirectly measured using a voltage detection circuit (inspection apparatus) having a simple configuration without being measured. Therefore, the output current characteristic of the drive circuit 10 can be easily measured.
  • the reference voltage Vref generated by the reference voltage source 5d is changed and set, thereby adjusting the proportional relationship between the output current Iout and the control voltage Vo2 as indicated by a broken line in FIG. Is possible. Therefore, the output current Iout of the current source is variably set by changing and setting the reference voltage Vref, thereby optimizing the driving conditions of the IGBT 2 and reducing switching loss. In other words, the output current Iout applied to the gate of the IGBT 2 can be optimized, and the switching loss at the turn-on and turn-off of the IGBT 2 can be reduced.
  • FIG. 3 is a schematic configuration diagram of a drive circuit 20 for an insulated gate semiconductor device according to another embodiment of the present invention.
  • the drive circuit 20 uses, as the output current control circuit 5, the first and second temperature detection voltages VF corresponding to the operating temperature T of the IGBT 2 detected through the diode D1 provided integrally with the IGBT 2.
  • first and second comparators COMP1 and COMP2 which respectively compare with the voltage thresholds Vref1 and Vref2.
  • the first voltage threshold Vref1 corresponds to the temperature Tb
  • the second voltage threshold Vref2 corresponds to the temperature Ta ( ⁇ Tb).
  • These first and second voltage thresholds Vref1 and Vref2 are respectively generated by the reference voltage sources 5e and 5f, and are set as [Vref1> Vref2], for example.
  • These reference voltage sources 5e and 5f are also configured so that the first and second voltage thresholds Vref1 and Vref2 can be individually variably set, similarly to the reference voltage source 5d in the above-described embodiment.
  • the first and second comparators COMP1 and COMP2 turn on / off the N-type MOS-FETs 5g and 5h according to the comparison result between the first and second voltage thresholds Vref1 and Vref2 and the temperature detection voltage VF. It is.
  • the MOS-FETs 5g and 5h play a role of short-circuiting the resistor Rref1 or the resistors Rref1 and Rref2 in the reference resistor 5b including three resistors Rref1, Rref2, and Rref3 connected in series.
  • the MOS-FETs 5g and 5h are kept in the OFF state by the outputs of the first and second comparators COMP1 and COMP2, respectively.
  • the sum (Rref1 + Rref2 + Rref3) of the resistors Rref1, Rref2, and Rref3 connected in series is set as the reference resistor 5b.
  • the MOS-FET 5h is turned on by the outputs of the first and second comparators COMP1 and COMP2. It becomes. Then, the resistor Rref2 is short-circuited as the MOS-FET 5h is turned on. As a result, the sum (Rref1 + Rref3) of the resistors Rref1 and Rref3 connected in series is set as the reference resistor 5b.
  • the MOS-FETs 5g and 5h are turned on by the outputs of the first and second comparators COMP1 and COMP2, respectively.
  • the resistors Rref1 and Rref2 are short-circuited, and the resistor Rref3 is set as the reference resistor 5b.
  • the MOS-FETs 5g and 5f are turned on / off under the control of the first and second comparators COMP1 and COMP2 according to the temperature detection voltage VF indicating the operating temperature T of the IGBT 2, and the resistance value of the reference resistor 5b Will be changed in stages.
  • the resistance value of the reference resistor 5b is set to be gradually reduced.
  • the voltage VI generated across the reference resistor 5b decreases stepwise as shown in FIG.
  • This voltage VI is applied to the inverting input terminal of the operational amplifier OP1 as a control voltage.
  • the operational amplifier OP1 controls the gate voltage of the MOS-FET 5a so that the difference voltage between the reference voltage Vref applied to the non-inverting input terminal and the voltage (control voltage) VI becomes zero (0).
  • the operational amplifier OP1 operates so that the current Io flowing through the MOS-FET 5a increases. To do. In other words, the operational amplifier OP1 controls so that the current Io flowing through the MOS-FET 5a is increased by the amount that the resistance value of the reference resistor 5b is set small. Then, as the current Io flowing through the MOS-FET 5a is set large, the output current Iout of the current source 3 is set large.
  • the operational amplifier OP1 operates so that the current Io flowing through the MOS-FET 5a becomes smaller. .
  • the operational amplifier OP1 controls so that the current Io flowing through the MOS-FET 5a is reduced by the amount that the resistance value of the reference resistor 5b is set larger.
  • the output current Iout of the current source 3 is set to be small.
  • the output current Iout of the current source 3 that changes in accordance with the operating temperature of the IGBT 2 and the temperature detection voltage VF that indicates the operating temperature of the IGBT 2 are set and applied to the output current control circuit 5.
  • the control voltage VI has a close relationship corresponding to one to one.
  • the drive circuit 20 is provided with a control voltage detection terminal 7 that enables detection from the outside of the control voltage VI applied to the inverting input terminal of the operational amplifier OP1.
  • the output current Iout of the current source 3 can be indirectly detected from the detected control voltage VI. Therefore, it is possible to detect the output current Iout output from the drive circuit 20 using a voltage detection circuit (inspection apparatus) with a simple configuration as in the previous embodiment, and easily measure the output current characteristics of the drive circuit 20. It becomes.
  • the output current Iout and the control voltage VI are changed as shown in FIG. Temperature characteristics can be adjusted. These temperature characteristics can be approximated to the actual temperature characteristics of the IGBT 2 with higher accuracy.
  • the output current Iout of the current source 3 is variably set in accordance with the actual temperature characteristics of the IGBT 2 by changing and setting the voltage thresholds Vref1 and Vref2, thereby reducing the switching loss by optimizing the drive conditions of the IGBT2. Is possible. In other words, the output current Iout applied to the gate of the IGBT 2 can be optimized, and the switching loss at the turn-on and turn-off of the IGBT 2 can be reduced.
  • this invention is not limited to each embodiment mentioned above.
  • the temperature detection voltage VF indicating the operating temperature of the IGBT 2 is detected in three stages using the first and second comparators COMP1 and COMP2, but the temperature detection voltage is further divided into multiple stages.
  • the current output type drive circuits that have been proposed in various ways can be used as appropriate for the configurations of the drive circuits 10 and 20 themselves.
  • the present invention can be similarly applied not only to the IGBT as the insulated gate semiconductor element but also to a drive circuit for driving the power MOS-FET on and off.
  • the present invention can be variously modified and implemented without departing from the scope of the invention.
  • IGBT Insulated gate semiconductor element
  • Current source Current output circuit
  • Output current control circuit 5d Reference voltage source (reference voltage Vref) 5e, 5f Reference voltage source (voltage thresholds Vref1, Vref2) 5g, 5h N-type MOS-FET 6 Constant current source 7 Control voltage detection terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

制御信号に応じて絶縁ゲート型半導体素子のゲートに供給する出力電流を制御して該絶縁ゲート型半導体素子をオン・オフする駆動回路において、その出力電流特性を簡易に検査する。絶縁ゲート型半導体素子のゲートに供給する電流を生成する電流源と、駆動信号に応じて前記電流源が生成した電流の前記絶縁ゲート型半導体素子のゲートへの供給を制御する電流出力回路と、前記絶縁ゲート型半導体素子の動作温度に応じた制御電圧に従って前記電流源が生成する電流の大きさを制御する出力電流制御回路と、更にこの出力電流制御回路に設けられて前記制御電圧の外部からの検出を可能とする制御電圧検出端子とを備える。

Description

絶縁ゲート型半導体素子の駆動回路
　本発明は、出力電流特性を簡易に検査することのできる絶縁ゲート型半導体素子の駆動回路に関する。
　絶縁ゲート型半導体素子、例えばＩＧＢＴをオン・オフ駆動する駆動回路として、例えば図５に示すように、駆動信号に応じてＩＧＢＴのゲートに供給する出力電流Ｉoutを制御する絶縁ゲート型半導体素子の駆動回路１が知られている。この駆動回路１は、概略的にはＩＧＢＴ２のゲートに供給する出力電流Ｉoutを生成する電流源３と、電流源３が生成した出力電流ＩoutのＩＧＢＴ２のゲートへの供給を、駆動信号に応じて制御する電流出力回路４とを備える。
　ちなみに駆動回路１は、電流源３が出力する出力電流Ｉoutの大きさを規定する為の出力電流制御回路５を備える。この出力電流制御回路５は、例えばＮ型のＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoを制御するオペアンプＯＰ１と、ＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoに応じた電流検出電圧を生起する基準抵抗（Ｒref）５ｂとを備えて構成される。オペアンプＯＰ１は、基準抵抗５ｂの両端間に生起される電流検出電圧と、所定の基準電圧Ｖrefとの電圧の差分に応じてＭＯＳ-ＦＥＴ５ａのゲート電圧を制御することで、ＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoを一定化する役割を担う。
　一方、電流源３は、ＭＯＳ-ＦＥＴ５ａの負荷として該ＭＯＳ-ＦＥＴ５ａのドレインに接続されたＰ型のＭＯＳ-ＦＥＴ５ｃとの間でカレント・ミラー回路を構成し、電流Ｉoに比例した出力電流Ｉoutを生成するＰ型のＭＯＳ-ＦＥＴ３ａとして実現される。
　ここで電流出力回路４は、ＩＧＢＴ２のゲートと接地（ＧＮＤ）との間に介装され、駆動信号を入力するバッファ４ａによりオン・オフされるＮ型のＭＯＳ-ＦＥＴ４ｂを備える。更に電流出力回路４は、電流源３を構成するＭＯＳ-ＦＥＴ３ａに並列に接続されたＰ型のＭＯＳ-ＦＥＴ４ｃと、駆動信号に応じてＭＯＳ-ＦＥＴ４ｃをオン・オフするレベル・シフト回路４ｄとを備える。
　この電流出力回路４は、駆動信号がハイ（Ｈ）のとき、レベル・シフト回路４ｄを介してＭＯＳ-ＦＥＴ４ｃをオンにし、これによってカレント・ミラー回路の機能を停止させて電流源３からの電流出力を停止させると共に、バッファ４ａを介してＭＯＳ-ＦＥＴ４ｂをオンにする。そしてＭＯＳ-ＦＥＴ４ｂを介してＩＧＢＴ２のゲートに蓄積されている電荷を放電させてＩＧＢＴ２をオフする役割を担う。
　また電流出力回路４は、駆動信号がロー（Ｌ）のとき、レベル・シフト回路４ｄを介してＭＯＳ-ＦＥＴ４ｃをオフにして電流源３から出力電流Ｉoutを出力させると共に、バッファ４ａを介してＭＯＳ-ＦＥＴ４ｂをオフにする。この結果、電流源３からの出力電流ＩoutがＩＧＢＴ２のゲートに供給されてＩＧＢＴ２をオンする。従ってこの電流出力回路４により、駆動信号に応じてＩＧＢＴ２のオン・オフが制御される。
　ところで上述した駆動回路１によってオン・オフ駆動されるＩＧＢＴ２のスイッチング特性は、ＩＧＢＴ２の動作温度（温度Ｔ）によって変化する。特にＩＧＢＴ２のターン・オン時おけるスイッチング損失は、該ＩＧＢＴ２のゲートに供給される出力電流Ｉoutとその動作温度の変化の影響を受け易い。
　そこで従来の駆動回路１においては、例えば特許文献１に開示されるように、ＩＧＢＴ２の動作温度の情報を電流出力回路４にフィードバックし、ＩＧＢＴ２の動作温度に応じて電流源３が生成する出力電流Ｉoutをフィードバック制御することが提唱されている。このようなＩＧＢＴ２の動作温度に応じた出力電流Ｉoutのフィードバック制御により、ＩＧＢＴ２のスイッチング損失が低減されると共に、スイッチング・ノイズの低減を図ることが可能となる。
　ところでこのように構成された駆動回路１の出力電流特性の評価する場合、専ら、駆動回路１の出力電流Ｉoutを計測し得る電流検出回路（検査装置）を用いることが必要である。この種の電流検出回路（検査装置）については、例えば特許文献２等に詳しく開示される。ちなみに特許文献２に開示される電流検出回路（検査装置）は、その図３に示されるように計測対象（この場合には駆動回路１）の出力電流Ｉoutをサンプリングして、その大きさを評価するように構成される。
特開２０１３－２１９６３３号公報 特開２０１４－２１２２３４号公報
　しかしながら特許文献２に開示されるような電流検出回路（検査装置）を用いて駆動回路１の出力電流特性の評価する場合、駆動回路１の出力電流Ｉoutそのものを直接的に計測する必要がある。しかも駆動回路１がＩＧＢＴ２のゲートに供給する出力電流Ｉoutが大きいので、一般的には入力電流容量の大きい大掛かりな構成の電流検出回路（検査装置）を用いざるを得ない。しかも駆動回路１がＩＧＢＴ２のゲートに供給する出力電流Ｉoutそのものを直接的に計測する必要がある。これ故、駆動回路１の出力電流特性を簡易に評価することができないと言う問題があった。
　本発明はこのような事情を考慮してなされたもので、その目的は、駆動回路の出力電流特性を簡易に評価することを可能とする簡易な構成の絶縁ゲート型半導体素子の駆動回路を提供することにある。
　上述した目的を達成するべく本発明に係る絶縁ゲート型半導体素子の駆動回路は、
　絶縁ゲート型半導体素子のゲートに供給する電流を生成する電流源と、
　駆動信号に応じて前記電流源が生成した電流の前記絶縁ゲート型半導体素子のゲートへの供給を制御する電流出力回路と、
　前記絶縁ゲート型半導体素子の動作温度に応じた制御電圧に従って前記電流源が生成する電流の大きさを制御する出力電流制御回路と、
　この出力電流制御回路に設けられて前記制御電圧の外部からの検出を可能とする制御電圧検出端子と
を備えたことを特徴としている。
　ちなみに前記絶縁ゲート型半導体素子の動作温度は、例えば該絶縁ゲート型半導体素子に一体に設けられた温度センサを介して温度検出電圧として検出されるものからなる。そして前記出力電流制御回路は、例えば前記温度検出電圧と基準電圧との電圧の差分を前記制御電圧として前記電流源が生成する電流の大きさを制御するように構成される。
　好ましくは前記出力電流制御回路は、前記制御電圧に応じた出力電流を生成するように構成される。そして前記電流源は、例えば前記出力電流制御回路の負荷をなすトランジスタとの間でカレント・ミラー回路を構成するトランジスタとして実現され、前記出力電流制御回路の出力電流に比例した電流を出力するように構成される。更に前記出力電流制御回路は、例えば前記基準電圧を可変設定する手段を備えることが好ましい。
　或いは前記出力電流制御回路は、例えば前記温度検出電圧を所定の電圧閾値で弁別して前記制御電圧を生成し、この制御電圧と基準電圧との電圧の差分に応じて前記電流源が生成する電流の大きさを制御するように構成される。好ましくは前記出力電流制御回路は、前記温度検出電圧を多段階に設定された電圧閾値でそれぞれ弁別して前記制御電圧を多段階に生成するように構成される。更に前記出力電流制御回路は、例えば前記電圧閾値を可変設定する手段を備えることが好ましい。
　この場合、前記出力電流制御回路は、前記制御電圧と基準電圧との電圧の差分に応じた出力電流を生成するように構成される。このように前記出力電流制御回路を構成する場合においても、前記電流源は、前記出力電流制御回路の負荷をなすトランジスタとの間でカレント・ミラー回路を構成するトランジスタとして実現され、前記出力電流制御回路の出力電流に比例した電流を出力するように構成される。
　このように構成された絶縁ゲート型半導体素子の駆動回路によれば、出力電流制御回路に設けた制御電圧検出端子を介して、電流源が絶縁ゲート型半導体素子のゲートに供給する出力電流を規定する為の制御電圧を容易に検出することができる。換言すれば制御電圧検出端子を介して制御電圧を検出することで、駆動回路が出力する出力電流を直接的に検出しなくても、前記制御電圧から駆動回路が出力する出力電流を間接的に、しかも精度良く検出することができる。
　従って駆動回路が出力する出力電流を直接的に計測する場合に比較して、一般的に構成の簡単な、いわゆる電圧計測装置を用いて駆動回路の出力電流特性を簡易に評価することが可能となる。しかも駆動回路においては、出力電流を規定する制御電圧の外部からの検出を可能とする制御電圧検出端子を新たに設けるだけなので、その構成が複雑化することがない。従って簡易にして効果的に、その出力電流特性を簡易に検査することのできる絶縁ゲート型半導体素子の駆動回路を提供することができる等の実用上多大なる効果が奏せられる。
本発明の一実施形態に係る絶縁ゲート型半導体素子の駆動回路の概略構成図。 図１に示す駆動回路における出力電流および制御電圧の温度特性を示す図。 本発明の別の実施形態に係る絶縁ゲート型半導体素子の駆動回路の概略構成図。 図３に示す駆動回路における出力電流および制御電圧の温度特性を示す図。 従来の絶縁ゲート型半導体素子の駆動回路の一例を示す概略構成図。
　以下、図面を参照して本発明に係る絶縁ゲート型半導体素子の駆動回路について説明する。
　図１は本発明の一実施形態に係る絶縁ゲート型半導体素子の駆動回路１０の概略構成図である。尚、ここでは図５に示した従来の駆動回路１と同一構成部分には同一符号を付し、その説明を省略する。
　絶縁ゲート型半導体素子としてのＩＧＢＴ２は、例えば温度センサとしてのダイオードＤ１を一体に備えたものからなり、駆動回路１０はダイオードＤ１を一定電流で駆動する定電流源６を備えている。このダイオードＤ１は、一定電流で駆動されてＩＧＢＴ２の動作温度に応じた温度検出電圧ＶＦを生起する。この温度検出電圧ＶＦがＩＧＢＴ２の動作温度を示す情報として駆動回路１０の出力電流制御回路５にフィードバックされる。
　出力電流制御回路５は、前述したオペアンプＯＰ１、ＭＯＳ-ＦＥＴ５ａ、および基準抵抗（Ｒref）５ｂに加えて、動作温度Ｔを示す温度検出電圧ＶＦと基準電圧源５ｄが出力する基準電圧Ｖrefとの差電圧を検出するオペアンプＯＰ２を備える。ちなみにオペアンプＯＰ２は、その反転入力端子および非反転入力端子に入力抵抗Ｒ１,Ｒ１をそれぞれ設けると共に、抵抗Ｒ２を介して非反転入力端子を接地し、更にその出力端子と反転入力端子との間に帰還抵抗Ｒ２を介装したものである。
　このオペアンプＯＰ２は、入力抵抗Ｒ１,Ｒ１をそれぞれ介して与えられる温度検出電圧ＶＦと基準電圧Ｖrefとの電圧の差分に応じて制御電圧Ｖo２を生成する増幅器を構成する。そしてオペアンプＯＰ２が出力する制御電圧Ｖo２は、オペアンプＯＰ１に与えられ、このオペアンプＯＰ１の出力によりＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoが制御される。また制御電圧Ｖo２が加えられるオペアンプＯＰ１の非反転端子には、制御電圧検出端子７が接続されている。この制御電圧検出端子７は、制御電圧Ｖo２の外部からの検出を可能とするものである。
　尚、基準電圧源５ｄは、例えば外部から電気的に出力を切り替え可能なＥＰＲＯＭを備え、ＥＰＲＯＭの出力に応じて基準電圧Ｖrefを可変設定することが可能となっている。
　上述した如く構成された駆動回路１０によれば、ＩＧＢＴ２と一体に設けられたダイオードＤ１を介してＩＧＢＴ２の動作温度Ｔに応じた温度検出電圧ＶＦが検出されて出力電流制御回路５にフィードバックされる。すると出力電流制御回路５は、温度検出電圧ＶＦと基準電圧Ｖrefとの差電圧に応じた制御電圧Ｖo２を生成し、この制御電圧Ｖo２と基準抵抗（Ｒref）５ｂを介して検出される電圧との差に応じてＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoを制御する。この結果、電流源３は、ＩＧＢＴ２の動作温度Ｔに応じて出力電流制御回路５により設定された電流Ｉoに比例した出力電流Ｉoutを生成し、この出力電流ＩoutをＩＧＢＴ２のゲートに供給することになる。
　従ってＩＧＢＴ２のゲートに供給される電流源３からの出力電流Ｉoutは、図２に示すようにＩＧＢＴ２の動作温度Ｔに応じて出力電流制御回路５が設定した電流Ｉo、ひいてはオペアンプＯＰ１に加えられる制御電圧Ｖo２に比例したものとなる。しかも出力電流Ｉoutおよび制御電圧Ｖo２のそれぞれは、ＩＧＢＴ２の動作温度Ｔに応じて変化するものであり、ＩＧＢＴ２の温度特性そのものを示している。
　従って電流源３が生成する出力電流Ｉoutと、出力電流制御回路５が設定する電流Ｉoを規定する制御電圧Ｖo２とは互いに密接に関連しており、むしろ出力電流Ｉoutと制御電圧Ｖo２とは比例していると言える。従って制御電圧検出端子７を介して出力電流制御回路５における制御電圧Ｖo２を検出すれば、これによって出力電流Ｉoutを間接的に検出すること可能となる。
　故に、制御電圧検出端子７を備えて構成される駆動回路１０によれば、大掛かりな構成の電流検出回路（検査装置）を用いて駆動回路１０がＩＧＢＴ２のゲートに出力する出力電流Ｉoutを直接的に計測しなくても、簡易な構成の電圧検出回路（検査装置）を用いて駆動回路１０が出力する出力電流Ｉoutを間接的に計測することができる。従って駆動回路１０の出力電流特性を簡易に計測することが可能となる。
　またその計測結果に応じて、例えば基準電圧源５ｄが生成する基準電圧Ｖrefを変更設定し、これによって図２に破線で示すように出力電流Ｉoutと制御電圧Ｖo２との比例関係を調整することも可能である。従って基準電圧Ｖrefの変更設定により電流源の出力電流Ｉoutを可変設定し、これによってＩＧＢＴ２の駆動条件の最適化を図ってスイッチング損失の低減を図ることが可能となる。換言すればＩＧＢＴ２のゲートに加える出力電流Ｉoutを最適化し、ＩＧＢＴ２のターン・オンおよびターン・オフ時におけるスイッチング損失を低減することが可能となる等の効果が奏せられる。
　次に本発明に係る絶縁ゲート型半導体素子の駆動回路の別の実施形態について説明する。
　図３は本発明の別の実施形態に係る絶縁ゲート型半導体素子の駆動回路２０の概略構成図出る。尚、この別の実施形態の説明においても図５に示した従来の駆動回路１、および図１に示した本発明の実施形態に係る駆動回路１０と同一構成部分には同一符号を付し、その説明を省略する。
　この実施形態に係る駆動回路２０は、出力電流制御回路５として、ＩＧＢＴ２と一体に設けられたダイオードＤ１を介して検出されたＩＧＢＴ２の動作温度Ｔに応じた温度検出電圧ＶＦを第１および第２の電圧閾値Ｖref１,Ｖref２とそれぞれ比較する第１および第２の比較器ＣＯＭＰ１,ＣＯＭＰ２を備える。ちなみに第１の電圧閾値Ｖref１は、温度Ｔｂに対応したものであり、第２の電圧閾値Ｖref２は、温度Ｔａ（＜Ｔｂ）に対応したものである。これらの第１および第２の電圧閾値Ｖref１,Ｖref２は、基準電圧源５ｅ,５ｆによってそれぞれ生成されるもので、例えば［Ｖref１＞Ｖref２］として設定されている。これらの基準電圧源５ｅ,５ｆもまた、前述した実施形態における基準電圧源５ｄと同様に、第１および第２の電圧閾値Ｖref１,Ｖref２をそれぞれ個別に可変設定可能に構成されている。
　第１および第２の比較器ＣＯＭＰ１,ＣＯＭＰ２は、第１および第２の電圧閾値Ｖref１,Ｖref２と温度検出電圧ＶＦとの比較結果に応じてＮ型のＭＯＳ-ＦＥＴ５ｇ,５ｈをオン・オフするものである。ちなみにＭＯＳ-ＦＥＴ５ｇ,５ｈは、直列に接続された３つの抵抗Ｒref１,Ｒref２,Ｒref３からなる基準抵抗５ｂにおける抵抗Ｒref１、または抵抗Ｒref１,Ｒref２を短絡する役割を担う。
　具体的には温度検出電圧ＶＦが第２の電圧閾値Ｖref２に満たないときには第１および第２の比較器ＣＯＭＰ１,ＣＯＭＰ２の出力によってＭＯＳ-ＦＥＴ５ｇ,５ｈがそれぞれオフ状態に保たれる。この結果、直列に接続された抵抗Ｒref１,Ｒref２,Ｒref３の和（Ｒref１＋Ｒref２＋Ｒref３）が基準抵抗５ｂとして設定される。
　これに対して温度検出電圧ＶＦが第２の電圧閾値Ｖref２を超え、第１の電圧閾値Ｖref１に満たない場合には、第１および第２の比較器ＣＯＭＰ１,ＣＯＭＰ２の出力によってＭＯＳ-ＦＥＴ５ｈがオンとなる。するとＭＯＳ-ＦＥＴ５ｈのオンに伴って抵抗Ｒref２が短絡される。この結果、直列に接続された抵抗Ｒref１,Ｒref３の和（Ｒref１＋Ｒref３）が基準抵抗５ｂとして設定される。
　また温度検出電圧ＶＦが第１の電圧閾値Ｖref１を超えたときには、第１および第２の比較器ＣＯＭＰ１,ＣＯＭＰ２の出力によってＭＯＳ-ＦＥＴ５ｇ,５ｈがそれぞれオンとなる。この結果、抵抗Ｒref１,Ｒref２がそれぞれ短絡され、抵抗Ｒref３が基準抵抗５ｂとして設定される。この結果、ＩＧＢＴ２の動作温度Ｔを示す温度検出電圧ＶＦに応じて第１および第２の比較器ＣＯＭＰ１,ＣＯＭＰ２の制御の下でＭＯＳ-ＦＥＴ５ｇ,５ｆがオン・オフされ、基準抵抗５ｂの抵抗値が段階的に変更される。
　具体的にはＩＧＢＴ２の動作温度を示す温度検出電圧ＶＦが高くなるに従って基準抵抗５ｂの抵抗値が段階的に小さく設定される。そして基準抵抗５ｂの抵抗値の変化に伴って該基準抵抗５ｂの両端間に生起される電圧ＶＩが図４に示すように段階的に小さくなる。この電圧ＶＩがオペアンプＯＰ１の反転入力端子に制御電圧として与えられる。するとオペアンプＯＰ１は、非反転入力端子に与えられる基準電圧Ｖrefと電圧（制御電圧）ＶＩとの差電圧が零（０）となるようにＭＯＳ-ＦＥＴ５ａのゲート電圧を制御する。
　この結果、ＩＧＢＴ２の動作温度Ｔを示す温度検出電圧ＶＦが高くなり、これに伴って電圧（制御電圧）ＶＩが低くなるに従ってオペアンプＯＰ１はＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoが大きくなるように動作する。換言すればオペアンプＯＰ１は、基準抵抗５ｂの抵抗値が小さく設定された分、ＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoが大きくなるように制御する。するとＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoが大きく設定されるに伴って電流源３の出力電流Ｉoutが大きく設定される。
　また逆にＩＧＢＴ２の動作温度を示す温度検出電圧ＶＦが低くなり、これに伴って電圧（制御電圧）ＶＩが高くなるに従ってオペアンプＯＰ１はＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoが小さくなるように動作する。換言すればオペアンプＯＰ１は、基準抵抗５ｂの抵抗値が大きく設定された分、ＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoが小さくなるように制御する。そしてＭＯＳ-ＦＥＴ５ａを介して流れる電流Ｉoが小さく設定されるに伴って電流源３の出力電流Ｉoutが小さく設定される。
　従って図４に示すように、ＩＧＢＴ２の動作温度に応じて変化する電流源３の出力電流Ｉoutと、ＩＧＢＴ２の動作温度を示す温度検出電圧ＶＦに応じて設定されて出力電流制御回路５に与えられる制御電圧ＶＩとは、１対１に対応する密接な関係を持つことになる。そしてこの駆動回路２０においては、オペアンプＯＰ１の反転入力端子に与えられる制御電圧ＶＩの外部からの検出を可能とする制御電圧検出端子７が設けられている。
　従って制御電圧検出端子７を介して制御電圧ＶＩを検出すれば、検出した制御電圧ＶＩから電流源３の出力電流Ｉoutを間接的に検出することができる。故に先の実施形態と同様に簡易な構成の電圧検出回路（検査装置）を用いて駆動回路２０が出力する出力電流Ｉoutを検出し、駆動回路２０の出力電流特性を簡易に計測することが可能となる。
　またその計測結果に応じて、例えば基準電圧源５ｅ,５ｆがそれぞれ生成する第１および第２の電圧閾値Ｖref１,Ｖref２を変更設定すれば、図４に示すように出力電流Ｉoutおよび制御電圧ＶＩの温度特性を調整することができる。そしてこれらの温度特性をＩＧＢＴ２の実際の温度特性に、より精度良く近似させることが可能となる。
　従って電圧閾値Ｖref１,Ｖref２の変更設定によりＩＧＢＴ２の実際の温度特性に合わせて電流源３の出力電流Ｉoutを可変設定し、これによってＩＧＢＴ２の駆動条件の最適化を図ってスイッチング損失の低減を図ることが可能となる。換言すればＩＧＢＴ２のゲートに加える出力電流Ｉoutを最適化し、ＩＧＢＴ２のターン・オンおよびターン・オフ時におけるスイッチング損失を低減することが可能となる等の効果が奏せられる。
　尚、本発明は上述した各実施形態に限定されるものではない。例えば図３に示す実施形態においては第１および第２の比較器ＣＯＭＰ１,ＣＯＭＰ２を用いてＩＧＢＴ２の動作温度を示す温度検出電圧ＶＦを３段階に分けて検出したが、更に多段階に温度検出電圧ＶＦを検出することも勿論可能である。また駆動回路１０,２０自体の構成についても従来より種々提唱されている電流出力型の駆動回路を適宜採用可能である。更に絶縁ゲート型半導体素子としてＩＧＢＴのみならず、パワーＭＯＳ-ＦＥＴをオン・オフ駆動する駆動回路にも本発明を同様に適用することができる。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。
　１,１０,２０　駆動回路
　２　絶縁ゲート型半導体素子（ＩＧＢＴ）
　３　電流源
　４　電流出力回路
　５　出力電流制御回路
　５ｄ　基準電圧源（基準電圧Ｖref）
　５ｅ,５ｆ　基準電圧源（電圧閾値Ｖref１,Ｖref２）
　５ｇ,５ｈ　Ｎ型のＭＯＳ-ＦＥＴ
　６　定電流源
　７　制御電圧検出端子

Claims (8)

  1. 　絶縁ゲート型半導体素子のゲートに供給する電流を生成する電流源と、
    　駆動信号に応じて前記電流源が生成した電流の前記絶縁ゲート型半導体素子のゲートへの供給を制御する電流出力回路と、
    　前記絶縁ゲート型半導体素子の動作温度に応じた制御電圧に従って前記電流源が生成する電流の大きさを制御する出力電流制御回路と、
    　この出力電流制御回路に設けられて前記制御電圧の外部からの検出を可能とする制御電圧検出端子と
    を具備したことを特徴とする絶縁ゲート型半導体素子の駆動回路。
  2. 　前記絶縁ゲート型半導体素子の動作温度は、該絶縁ゲート型半導体素子に一体に設けられた温度センサを介して温度検出電圧として検出されるものであって、
    　前記出力電流制御回路は、前記温度検出電圧と基準電圧との電圧の差分を前記制御電圧として前記電流源が生成する電流の大きさを制御するものである請求項１に記載の絶縁ゲート型半導体素子の駆動回路。
  3. 　前記出力電流制御回路は、前記基準電圧を可変設定可能な基準電圧源を備えたものである請求項２に記載の絶縁ゲート型半導体素子の駆動回路。
  4. 　前記出力電流制御回路は、前記制御電圧に応じた出力電流を生成するものであって、
    　前記電流源は、前記出力電流制御回路の負荷をなすトランジスタとの間でカレント・ミラー回路を構成するトランジスタからなり、前記出力電流制御回路の出力電流に比例した電流を出力するものである請求項１に記載の絶縁ゲート型半導体素子の駆動回路。
  5. 　前記絶縁ゲート型半導体素子の動作温度は、該絶縁ゲート型半導体素子に一体に設けられた温度センサを介して温度検出電圧として検出されるものであって、
    　前記出力電流制御回路は、前記温度検出電圧を所定の電圧閾値で弁別して前記制御電圧を生成し、この制御電圧と基準電圧との電圧の差分に応じて前記電流源が生成する電流の大きさを制御するものである請求項１に記載の絶縁ゲート型半導体素子の駆動回路。
  6. 　前記出力電流制御回路は、前記電圧閾値を可変設定可能な基準電圧源を備えたものである請求項５に記載の絶縁ゲート型半導体素子の駆動回路。
  7. 　前記出力電流制御回路は、前記温度検出電圧を多段階に設定された電圧閾値でそれぞれ弁別して前記制御電圧を多段階に生成するものである請求項６に記載の絶縁ゲート型半導体素子の駆動回路。
  8. 　前記出力電流制御回路は、前記制御電圧と基準電圧との電圧の差分に応じた出力電流を生成するものであって、
    　前記電流源は、前記出力電流制御回路の負荷をなすトランジスタとの間でカレント・ミラー回路を構成するトランジスタからなり、前記出力電流制御回路の出力電流に比例した電流を出力するものである請求項５に記載の絶縁ゲート型半導体素子の駆動回路。
PCT/JP2017/024692 2016-08-29 2017-07-05 絶縁ゲート型半導体素子の駆動回路 WO2018042873A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018536989A JP6791250B2 (ja) 2016-08-29 2017-07-05 絶縁ゲート型半導体素子の駆動回路
CN201780009179.9A CN108604897B (zh) 2016-08-29 2017-07-05 绝缘栅型半导体元件的驱动电路
US16/050,281 US10578664B2 (en) 2016-08-29 2018-07-31 Drive circuit for insulated-gate semiconductor element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016167023 2016-08-29
JP2016-167023 2016-08-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/050,281 Continuation US10578664B2 (en) 2016-08-29 2018-07-31 Drive circuit for insulated-gate semiconductor element

Publications (1)

Publication Number Publication Date
WO2018042873A1 true WO2018042873A1 (ja) 2018-03-08

Family

ID=61300580

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/024692 WO2018042873A1 (ja) 2016-08-29 2017-07-05 絶縁ゲート型半導体素子の駆動回路

Country Status (4)

Country Link
US (1) US10578664B2 (ja)
JP (1) JP6791250B2 (ja)
CN (1) CN108604897B (ja)
WO (1) WO2018042873A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11716072B1 (en) * 2022-02-28 2023-08-01 Texas Instruments Incorporated Time multiplexing voltage clamping in coil driving circuit for a contactor during quick turn off

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013219633A (ja) * 2012-04-10 2013-10-24 Fuji Electric Co Ltd パワートランジスタの駆動回路
JP2014093836A (ja) * 2012-11-01 2014-05-19 Fuji Electric Co Ltd 絶縁ゲート型半導体素子の駆動装置
JP2015015794A (ja) * 2013-07-03 2015-01-22 富士電機株式会社 絶縁ゲート型半導体素子の駆動装置および電力変換装置
WO2015071994A1 (ja) * 2013-11-14 2015-05-21 三菱電機株式会社 半導体スイッチング素子の駆動回路
JP2016077110A (ja) * 2014-10-08 2016-05-12 三菱電機株式会社 半導体装置
JP2016127435A (ja) * 2015-01-05 2016-07-11 三菱電機株式会社 半導体装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3338632B2 (ja) * 1997-05-15 2002-10-28 モトローラ株式会社 温度検出回路
JP3574394B2 (ja) * 2000-10-02 2004-10-06 シャープ株式会社 スイッチング電源装置
JP3786856B2 (ja) 2001-10-12 2006-06-14 株式会社ルネサステクノロジ 出力回路および半導体集積回路
JP4094984B2 (ja) * 2003-04-24 2008-06-04 三菱電機株式会社 半導体装置
JP4814705B2 (ja) * 2005-10-13 2011-11-16 パナソニック株式会社 半導体集積回路装置及び電子装置
JP4935294B2 (ja) * 2006-10-18 2012-05-23 富士電機株式会社 絶縁ゲート型デバイスの駆動回路
JP4924086B2 (ja) * 2007-02-21 2012-04-25 三菱電機株式会社 半導体装置
TW200849784A (en) * 2007-06-12 2008-12-16 Vastview Tech Inc DC-DC converter with temperature compensation circuit
CN101325366A (zh) * 2007-06-14 2008-12-17 海尔集团公司 一种具有保护电路的有源功率因素校正电路
JP5691158B2 (ja) * 2009-11-13 2015-04-01 ミツミ電機株式会社 出力電流検出回路および送信回路
JP5029678B2 (ja) * 2009-12-07 2012-09-19 株式会社デンソー スイッチング素子の駆動装置
JP2012048552A (ja) * 2010-08-27 2012-03-08 On Semiconductor Trading Ltd スイッチング素子の制御回路
JP5146555B2 (ja) * 2011-02-28 2013-02-20 株式会社デンソー スイッチング素子の駆動回路
US20120242376A1 (en) * 2011-03-24 2012-09-27 Denso Corporation Load drive apparatus and semiconductor switching device drive apparatus
JP5767018B2 (ja) * 2011-05-17 2015-08-19 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子のゲートの電位を制御する回路
JP5878340B2 (ja) * 2011-11-15 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置及びセンサシステム
JP5477407B2 (ja) * 2012-02-16 2014-04-23 株式会社デンソー ゲート駆動回路
JP5644830B2 (ja) * 2012-10-18 2014-12-24 株式会社デンソー 駆動対象スイッチング素子の駆動回路
JP6045611B2 (ja) * 2013-02-08 2016-12-14 三菱電機株式会社 ゲート駆動回路
JP2014212234A (ja) 2013-04-19 2014-11-13 住友電気工業株式会社 光送信機および発光素子の寿命予測方法
US9728580B2 (en) * 2013-05-13 2017-08-08 Infineon Technologies Ag Power transistor with integrated temperature sensor element, power transistor circuit, method for operating a power transistor, and method for operating a power transistor circuit
JP6070841B2 (ja) * 2013-06-11 2017-02-01 富士電機株式会社 過電流検出回路
JP6484936B2 (ja) * 2014-06-24 2019-03-20 住友電気工業株式会社 トランスインピーダンス増幅器
JP6500694B2 (ja) * 2015-08-19 2019-04-17 富士電機株式会社 電力変換装置用制御装置および電力変換装置
CN105811944B (zh) * 2016-04-12 2019-02-15 重庆大学 用于igbt结温估计的驱动装置及方法
JP6696308B2 (ja) * 2016-06-09 2020-05-20 富士電機株式会社 スイッチング電源装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013219633A (ja) * 2012-04-10 2013-10-24 Fuji Electric Co Ltd パワートランジスタの駆動回路
JP2014093836A (ja) * 2012-11-01 2014-05-19 Fuji Electric Co Ltd 絶縁ゲート型半導体素子の駆動装置
JP2015015794A (ja) * 2013-07-03 2015-01-22 富士電機株式会社 絶縁ゲート型半導体素子の駆動装置および電力変換装置
WO2015071994A1 (ja) * 2013-11-14 2015-05-21 三菱電機株式会社 半導体スイッチング素子の駆動回路
JP2016077110A (ja) * 2014-10-08 2016-05-12 三菱電機株式会社 半導体装置
JP2016127435A (ja) * 2015-01-05 2016-07-11 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20180335469A1 (en) 2018-11-22
JPWO2018042873A1 (ja) 2018-12-06
CN108604897A (zh) 2018-09-28
CN108604897B (zh) 2022-03-29
JP6791250B2 (ja) 2020-11-25
US10578664B2 (en) 2020-03-03

Similar Documents

Publication Publication Date Title
JP6089599B2 (ja) 絶縁ゲート型半導体素子の駆動装置
US20070013323A1 (en) Simplified light-emitting diode (LED) hysteretic current controller
US8575930B2 (en) Magnetic detection device
US20090140749A1 (en) Device for Measuring a Load Current
JPWO2017098849A1 (ja) 電圧生成回路および過電流検出回路
WO2015001883A1 (ja) 絶縁ゲート型半導体素子の駆動装置および電力変換装置
JP2013136298A (ja) 発光駆動装置
JP6151295B2 (ja) デューティサイクリングを用いる広範囲の電流計測
JP2012129971A (ja) 負荷駆動装置
JP3901698B2 (ja) 電流検出機能付き半導体集積回路、及びそれを用いた電源装置
JP2020038504A (ja) ボルテージレギュレータ及びボルテージレギュレータの試験方法
JP6151296B2 (ja) 可変抵抗を用いる広範囲の電流計測
WO2018042873A1 (ja) 絶縁ゲート型半導体素子の駆動回路
TWI397034B (zh) 改善ｌｅｄ顯示系統效能的電流調節器及方法
US6381551B1 (en) Method for providing an output signal having a desired value of a characteristic quantity at the output of a switched-mode power supply unit and circuit for carrying out the method
TW201734471A (zh) 電流檢測電路
JP4148243B2 (ja) 異常検出回路
JP5666694B2 (ja) 負荷電流検出回路
WO2020003699A1 (ja) スイッチング素子の駆動回路
JP7126931B2 (ja) 過熱保護回路及び半導体装置
JP7332852B2 (ja) Ａｐｃ回路用の電流検出抵抗切替装置
JP5605306B2 (ja) 電流制御装置及び照明制御装置
JP2007198917A (ja) 電流計測回路及びその集積回路素子
KR101027938B1 (ko) Ｌｅｄ 접합온도의 보상 구동회로
JP5181960B2 (ja) シリーズレギュレータおよび電源制御用半導体集積回路

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2018536989

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17845883

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17845883

Country of ref document: EP

Kind code of ref document: A1