JP2015015794A - 絶縁ゲート型半導体素子の駆動装置および電力変換装置 - Google Patents

Abstract

【課題】並列接続された複数の絶縁ゲート型半導体素子をバランス良く並列駆動できるようにする。【解決手段】並列接続された複数のＩＧＢＴの１つ（２ａ）をターンオン制御するとき、そのゲートを定電流源８とカレントミラー回路９とを含む定電流回路５によって定電流駆動しながら、電圧制御回路１０がＩＧＢＴ２ａに内蔵された温度検出用ダイオード１２により温度に対応する値で出力されるダイオード電圧Ｖｆと基準電圧Ｖｒｅｆ０との電圧差ΔＶに応じた可変の電圧を定電流源８とカレントミラー回路９の電源電圧、すなわち、ＩＧＢＴ２ａのゲートを駆動する駆動電圧Ｖｏ１として出力する。これにより、定電流駆動によりターンオン時における損失およびノイズを低減できることに加え、複数のＩＧＢＴ２ａの個体差に起因するゲート閾値電圧のばらつきに拘わることなく、そのターンオン時間および流れる電流の電流値を揃えることができる。【選択図】図１

Description

本発明は絶縁ゲート型半導体素子の駆動装置および電力変換装置に関し、特に並列接続された複数の絶縁ゲート型半導体素子をそれぞれ一定の電流で均等に並列駆動することのできる絶縁ゲート型半導体素子の駆動装置および電力変換装置に関する。

電力変換装置では、負荷を制御する半導体素子として電力制御用のＩＧＢＴ（Insulated-Gate Bipolar Transistors）、ＭＯＳ−ＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等の絶縁ゲート型半導体素子が使用されている。特に、大電力負荷に対応した電力変換装置では、絶縁ゲート型半導体素子を複数個並列に接続し、これらの絶縁ゲート型半導体素子を並列駆動することが一般に行われる。

図４は複数の絶縁ゲート型半導体素子の駆動装置を並列配置した電力変換装置の概略構成例を示す図である。
この構成例によれば、電力変換装置１は、複数のＩＧＢＴ２ａ〜２ｎと、これらＩＧＢＴ２ａ〜２ｎをそれぞれ個別に駆動する複数の駆動装置３ａ〜３ｎとを備えている。複数のＩＧＢＴ２ａ〜２ｎは、各コレクタを相互に接続し、各エミッタを相互に接続することで並列に配置され、各ゲートは、対応する駆動装置３ａ〜３ｎの出力にそれぞれ接続されている。これらのＩＧＢＴ２ａ〜２ｎは、相互に接続されたコレクタが大電力負荷４に接続され、相互に接続されたエミッタが接地ラインＧＮＤに接続されている。

複数の駆動装置３ａ〜３ｎは、共通の駆動信号をそれぞれ受けて、それぞれ対応するＩＧＢＴ２ａ〜２ｎを並列に駆動する。これにより、複数のＩＧＢＴ２ａ〜２ｎは、１つのパワースイッチングデバイスとして機能し、大電力負荷４を駆動する。

ここで、駆動装置３ａ〜３ｎは、ＩＧＢＴ２ａ〜２ｎのゲートに所定の電圧を印加することで制御している。これに対し、ＩＧＢＴ２ａ〜２ｎのゲートに一定の電流を供給してＩＧＢＴ２ａ〜２ｎをターンオンさせることにより、ターンオン時における損失およびノイズの発生を低減することが提唱されている（例えば、特許文献１参照）。

図５は従来のＩＧＢＴのゲートに一定の電流を供給する方式による絶縁ゲート型半導体素子の駆動装置の概略構成を示す図である。なお、図４に示す電力変換装置１の複数の駆動装置３ａ〜３ｎは、それぞれ同じ構成を有しているので、この図５では、代表して駆動装置３ａの構成を例示している。

駆動装置３ａは、一定電流を生成する定電流回路５と、ＩＧＢＴ２ａのゲートを接地する放電回路６と、駆動信号に応じて定電流回路５と放電回路６とを相補的にオン・オフ制御する切替回路７とを備えている。

以上の構成の駆動装置３ａによれば、切替回路７は、ＩＧＢＴ２ａをターンオン制御する駆動信号を入力したとき、定電流回路５にて生成された一定電流をＩＧＢＴ２ａのゲートに供給してＩＧＢＴ２ａをターンオンする。一方、ＩＧＢＴ２ａをターンオフ制御する駆動信号を入力したときには、切替回路７は、放電回路６を作動させ、ＩＧＢＴ２ａのゲートを接地してゲートに蓄積された電荷を放電することにより、ＩＧＢＴ２ａをターンオフする。

このように構成された駆動装置３ａによれば、ＩＧＢＴ２ａのゲートに一定電流を供給してＩＧＢＴ２ａをターンオンさせるので、ＩＧＢＴ２ａのゲートに蓄積される電荷の充電速度を一定化することができる。したがって、ＩＧＢＴのゲート電圧を制御してＩＧＢＴをオン・オフする従来一般的な駆動方法のように、ＩＧＢＴのゲートを駆動する半導体素子（トランジスタ）の温度に依存するオン抵抗の変化に起因してＩＧＢＴのゲートの充電速度が変化することがない。故に、温度変化に拘わることなくＩＧＢＴ２ａのターンオン時間を一定化することができ、ターンオン時における損失とノイズを低減することが可能となる。

しかし、並列接続した複数のＩＧＢＴ２ａ〜２ｎにそれぞれ一定電流を供給してターンオンさせても、各ＩＧＢＴ２ａ〜２ｎの個体差に伴うゲート閾値電圧のばらつきに起因してゲート閾値電圧の低いＩＧＢＴに電流が集中して流れる虞がある。このようなターンオン時における電流の集中は、ＩＧＢＴの熱的破壊を招来する危険性がある。

そこで、従来では、あらかじめ複数のＩＧＢＴ２ａ〜２ｎのゲート電流値を測定して記憶しておき、これらのゲート電流値に基づいて各ＩＧＢＴ２ａ〜２ｎのゲート電流を制御して電流バランスをとることが提唱されている（例えば、特許文献２参照）。

また、目標ゲート閾値電圧とＩＧＢＴ２ａ〜２ｎのゲート閾値電圧との差に応じてその駆動用制御電圧とＩＧＢＴ２ａ〜２ｎのエミッタ電圧とに等電位のオフセットを与えることも提唱されている（例えば、特許文献３参照）。これにより、ＩＧＢＴ２ａ〜２ｎは、それぞれがターンオンするときのタイミングが揃えられ、複数のＩＧＢＴ２ａ〜２ｎにおいて電流バランスをとるようにしている。

また、低温素子、高温素子を検出し、高温素子にはより遅延を大きくした駆動信号を供給することで電流を流れにくくし、低温素子には遅延を小さくした駆動信号を供給することで電流を流れやすくすることも提唱されている（例えば、特許文献４参照）。

また、低温素子、高温素子を検出し、低温素子には遅延した駆動信号を供給してターンオフ時におけるスイッチング損失を増加させて発熱量を多くすることにより、高温素子との温度および電流を均等化することも提唱されている（例えば、特許文献５参照）。

さらに、並列接続された２つのパワーＭＯＳ−ＦＥＴの温度を比較し、温度が高い方のパワーＭＯＳ−ＦＥＴのゲート電圧を下げることにより、パワーＭＯＳ−ＦＥＴの温度の均等化を図ることも提唱されている（例えば、特許文献６参照）。

特開２００８−１０３８９５号公報 特開平１１−２３５０１５号公報 特開２００８−１７８２４８号公報 特開２００９−１５９６６２号公報 特開２００９−１３５６２６号公報 特開２００２−１４２４９２号公報

しかしながら、特許文献２，３にそれぞれ示される手法においては、あらかじめ複数のＩＧＢＴのゲート電流値またはゲート閾値電圧をそれぞれ求めておく必要がある。しかも、あらかじめ求めたＩＧＢＴの特性データに従って各ＩＧＢＴのゲート電流を個別に制御したり、各ＩＧＢＴの駆動用制御電圧とエミッタ電圧とをそれぞれオフセット制御したりすることが必要であり、手間が掛かる上に構成が複雑化するという問題点があった。

また、特許文献４−６にそれぞれ示される手法においては、並列に接続された２つの半導体素子の温度を比較し、両者の温度バランスを取るようにしたものであるので、半導体素子が３つ以上並列接続されている場合には対応することができない。さらに、２つの半導体素子は、一方が他方の温度によって動作するので、ハンチング動作を起こす可能性がある。また、特許文献６に記載の装置では、ゲート電圧の変化量を一定にしているため、２つの半導体素子が温度平衡状態に達するまで、温度を下げる制御を交互に繰り返す必要があり、応答性が悪くなってしまう。

本発明はこのような事情を考慮してなされたもので、その目的は、並列接続された複数の絶縁ゲート型半導体素子を一定電流で均等に、かつ、電流バランス良く並列駆動することのできる簡易な構成の絶縁ゲート型半導体素子の駆動装置および電力変換装置を提供することにある。

本発明では上記の課題を解決するために、並列接続された複数の絶縁ゲート型半導体素子の１つを駆動する駆動装置が提供される。この絶縁ゲート型半導体素子の駆動装置は、絶縁ゲート型半導体素子のターンオン時にゲートに一定電流を供給する定電流回路を備え、絶縁ゲート型半導体素子を定電流駆動する。駆動装置は、また、絶縁ゲート型半導体素子のターンオフ時にゲートに蓄積された電荷を放電する放電回路と、駆動信号が入力され、絶縁ゲート型半導体素子に対して定電流回路で定電流駆動を行うか放電回路で電荷の放電を行うかの切り替えを行う切替回路とを備えている。本発明の駆動装置は、さらに、電圧制御回路を備え、絶縁ゲート型半導体素子が内蔵する温度検出素子が検出した温度に応じて定電流回路の電源電圧を可変制御するようにしている。すなわち、この駆動装置は、絶縁ゲート型半導体素子を定電流駆動と駆動電圧制御とを併用したことにより、複数の絶縁ゲート型半導体素子を流れる電流を均等化している。

また、本発明では、並列接続された複数の絶縁ゲート型半導体素子と、絶縁ゲート型半導体素子をそれぞれ駆動する複数の駆動装置とを備えた電力変換装置が提供される。ここで、すべての駆動装置は、定電流回路を備え、絶縁ゲート型半導体素子のターンオン時にゲートに一定電流を供給するようにしている。また、すべての駆動装置は、絶縁ゲート型半導体素子のターンオフ時にゲートに蓄積された電荷を放電する放電回路と、駆動信号が入力され、絶縁ゲート型半導体素子に対して定電流回路で定電流駆動を行うか放電回路で電荷の放電を行うかの切り替えを行う切替回路とを備えている。本発明の駆動装置は、さらに、電圧制御回路を備え、絶縁ゲート型半導体素子が内蔵する温度検出素子が検出した温度に対応する検出電圧と基準電圧との差に応じて定電流回路の電源電圧を可変制御するようにしている。すなわち、この電力変換装置では、すべての駆動装置は、絶縁ゲート型半導体素子を定電流駆動と駆動電圧制御とを併用したことにより、複数の絶縁ゲート型半導体素子を流れる電流を均等化している。

上記構成の絶縁ゲート型半導体素子の駆動装置および電力変換装置は、温度検出素子が検出した温度に応じて各絶縁ゲート型半導体素子をそれぞれターンオンする為の駆動電圧の大きさが調整されることで、複数の絶縁ゲート型半導体素子の個体差に起因するゲート閾値電圧のばらつきに拘わることなく、そのターンオン時間を揃えることができる。

しかも、絶縁ゲート型半導体素子のゲートには一定電流を供給するので、温度に依存する絶縁ゲート型半導体素子のゲートを駆動する半導体素子（トランジスタ）のオン抵抗の変化に影響されることなく各絶縁ゲート型半導体素子をターンオンさせることができ、ターンオン時における損失とノイズを低減することができる。

したがって、絶縁ゲート型半導体素子に内蔵される温度検出素子から発生する電圧に応じてその絶縁ゲート型半導体素子のゲートに供給する駆動電圧の大きさを調整するという簡易な構成の下で、複数の絶縁ゲート型半導体素子の電流バランスを確保することができ、電流集中による絶縁ゲート型半導体素子の熱的破壊を未然に防止することができる等の実用上多大なる効果が奏せられる。

第１の実施の形態に係る絶縁ゲート型半導体素子の駆動装置の要部概略構成例を示す図である。 絶縁ゲート型半導体素子のターンオン駆動電圧特性を示す図である。 第２の実施の形態に係る絶縁ゲート型半導体素子の駆動装置の要部概略構成例を示す図である。 複数の絶縁ゲート型半導体素子の駆動装置を並列配置した電力変換装置の概略構成例を示す図である。 従来のＩＧＢＴのゲートに一定の電流を供給する方式による絶縁ゲート型半導体素子の駆動装置の概略構成を示す図である。

以下、本発明の実施の形態について、絶縁ゲート型半導体素子としてＩＧＢＴを使用した場合を例に図面を参照して詳細に説明する。
図１は第１の実施の形態に係る絶縁ゲート型半導体素子の駆動装置の要部概略構成例を示す図、図２は絶縁ゲート型半導体素子のターンオン駆動電圧特性を示す図である。なお、図１は、図４に記した複数のＩＧＢＴ２ａ〜２ｎをそれぞれ駆動する駆動装置３ａ〜３ｎの中の１つを代表して駆動装置３ａの概略構成を示しているが、他の駆動装置３ｂ〜３ｎも同様に構成される。また、図５に示した駆動装置３ａを構成する要素と同一の要素には同一の符号を付してある。

駆動装置３ａは、定電流源８とカレントミラー回路９とを備え、定電流源８およびカレントミラー回路９は、図５に示した定電流回路５を構成している。駆動装置３ａは、また、放電回路６と、切替回路７と、電圧制御回路１０と、定電流回路１１とを備えている。また、ＩＧＢＴ２ａには、温度検出素子として、ＩＧＢＴ２ａが発生する熱を検出する温度検出用ダイオード１２が内蔵されている。

定電流源８は、オペアンプ８ａと、ｎチャネル型のＦＥＴ（以下、ｎ−ＦＥＴと略記する）８ｂと、抵抗８ｃとを備えている。オペアンプ８ａは、その非反転入力端子（＋）に基準電圧Ｖｒｅｆが供給され、出力端子は、ｎ−ＦＥＴ８ｂのゲートに接続されている。ｎ−ＦＥＴ８ｂのソースは、オペアンプ８ａの反転入力端子（−）に接続されるとともに、抵抗８ｃを介して接地ラインＧＮＤに接続されている。

この定電流源８においては、オペアンプ８ａの２つの入力端子が仮想短絡することにより、ｎ−ＦＥＴ８ｂのソースと接地ラインとの間に介挿された抵抗８ｃに基準電圧Ｖｒｅｆが印加される。したがって、この定電流源８の出力電流（すなわち、ｎ−ＦＥＴ８ｂのドレイン電流）Ｉｏは、抵抗８ｃの値をＲｒｅｆとしたとき、Ｉｏ＝Ｖｒｅｆ／Ｒｒｅｆとして一定化される。

カレントミラー回路９は、１対のｐチャネル型のＦＥＴ（以下、ｐ−ＦＥＴと略記する）９ａ，９ｂを備えている。ｐ−ＦＥＴ９ａは、ソースが電源ラインに接続され、ドレインが自身のゲートに接続されているとともに、定電流源８の出力（すなわち、ｎ−ＦＥＴ８ｂのドレイン）に接続されている。一方、ｐ−ＦＥＴ９ｂは、ソースが電源ラインに接続され、ドレインがＩＧＢＴ２ａのゲートに接続され、ゲートがｐ−ＦＥＴ９ａのドレインおよびゲートに接続されている。

このカレントミラー回路９は、ｐ−ＦＥＴ９ａが定電流源８によって出力される一定の電流Ｉｏにより駆動されると、ｐ−ＦＥＴ９ｂが一定の電流Ｉｏに比例した一定の電流［ｋ・Ｉｏ（ｋは定数）］を出力する。これにより、カレントミラー回路９は、電流Ｉｏに比例した一定の電流［ｋ・Ｉｏ］をＩＧＢＴ２ａのゲートに供給することになる。

放電回路６は、バッファ回路６ａとｎ−ＦＥＴ６ｂとを備えている。バッファ回路６ａは、その入力端子に駆動信号が入力され、出力端子には、ｎ−ＦＥＴ６ｂのゲートが接続されている。ｎ−ＦＥＴ６ｂは、ドレインがＩＧＢＴ２ａのゲートに接続され、ソースが接地ラインＧＮＤに接続されている。

この放電回路６は、バッファ回路６ａに入力される駆動信号が［Ｈレベル］のときに、バッファ回路６ａがｎ−ＦＥＴ６ｂをオンしてＩＧＢＴ２ａのゲートに蓄積された電荷を接地ラインＧＮＤに放電し、これによってＩＧＢＴ２ａをターンオフする。

切替回路７は、ｐ−ＦＥＴ７ａとレベルシフト回路７ｂとを備えている。ｐ−ＦＥＴ７ａは、ソースが電源ラインに接続され、ドレインがカレントミラー回路９のｐ−ＦＥＴ９ｂのゲートに接続されている。レベルシフト回路７ｂは、その入力に駆動信号が入力され、出力には、ｐ−ＦＥＴ７ａのゲートが接続されている。

この切替回路７は、レベルシフト回路７ｂが駆動信号をレベルシフトしてｐ−ＦＥＴ７ａのゲート電圧を制御することによりカレントミラー回路９のｐ−ＦＥＴ９ａ，９ｂをオン・オフする。

すなわち、切替回路７は、駆動信号が［Ｌレベル］のとき、レベルシフト回路７ｂがｐ−ＦＥＴ７ａをオフし、カレントミラー回路９をオンにする。これにより、カレントミラー回路９のｐ−ＦＥＴ９ｂは、ＩＧＢＴ２ａのゲートに一定の電流［ｋ・Ｉｏ］を供給する。このとき、［Ｌレベル］の駆動信号が放電回路６に供給されて、放電回路６のｎ−ＦＥＴ６ｂがオフされているので、ＩＧＢＴ２ａは、ターンオンされる。

一方、［Ｈレベル］の駆動信号が入力されているとき、切替回路７は、レベルシフト回路７ｂがｐ−ＦＥＴ７ａをオンする。これにより、カレントミラー回路９は、オフされ、カレントミラー回路９からＩＧＢＴ２ａのゲートへの電流供給が停止される。このとき、放電回路６は、［Ｈレベル］の駆動信号が入力されていることによりｎ−ＦＥＴ６ｂがオンし、ＩＧＢＴ２ａのゲートが接地ラインＧＮＤに接続されてＩＧＢＴ２ａのゲートに蓄積された電荷が放電される。これによってＩＧＢＴ２ａは、ターンオフされる。

ＩＧＢＴ２ａは、温度検出用ダイオード１２を内蔵している。その温度検出用ダイオード１２は、アノードに定電流回路１１が接続され、カソードは、接地ラインＧＮＤに接続されている。温度検出用ダイオード１２は、定電流回路１１から出力される定電流が常時流されていて、ＩＧＢＴ２ａの温度により変化する順方向電圧をダイオード電圧Ｖｆとして出力するように構成されている。なお、温度検出用ダイオード１２の順方向電圧の温度特性は、例えば、−２．０〜−２．５ｍＶ／℃程度である。

電圧制御回路１０は、オペアンプ１０ａと、４つの抵抗１０ｂ，１０ｃ，１０ｄ，１０ｅとを備え、差動増幅回路を構成している。すなわち、オペアンプ１０ａは、その反転入力端子（−）に抵抗１０ｂを介して基準電圧Ｖｒｅｆ０が供給されるように構成されるとともに、抵抗１０ｃを介して自身の出力に接続されている。基準電圧Ｖｒｅｆ０は、定電流源８およびカレントミラー回路９の駆動電圧Ｖｏ１を規定するためのもので、あらかじめ設定されている。オペアンプ１０ａの非反転入力端子（＋）は、抵抗１０ｄを介して温度検出用ダイオード１２のダイオード電圧Ｖｆを入力するように構成されるとともに、抵抗１０ｅを介して接地ラインＧＮＤに接続されている。

電圧制御回路１０は、ダイオード電圧Ｖｆと基準電圧Ｖｒｅｆ０との電圧差ΔＶを増幅し、定電流源８およびカレントミラー回路９の駆動電圧Ｖｏ１を出力するように構成されている。

具体的には、オペアンプ１０ａの入力抵抗である抵抗１０ｂ，１０ｄの値をそれぞれＲ１とし、帰還抵抗の抵抗１０ｃおよび接地抵抗の抵抗１０ｅの値をそれぞれＲ２としたとき、電圧制御回路１０が出力する駆動電圧Ｖｏ１は、
Ｖｏ１＝（Ｒ２／Ｒ１）・（Ｖｆ−Ｖｒｅｆ０）
となる。すなわち、電圧制御回路１０は、ＩＧＢＴ２ａで発生する熱を内蔵する温度検出用ダイオード１２が検出してダイオード電圧Ｖｆを出力し、そのダイオード電圧Ｖｆに応じて定電流源８およびカレントミラー回路９の駆動電圧Ｖｏ１をフィードバック制御している。具体的には、ＩＧＢＴ２ａの温度が上がる（下がる）→ダイオード電圧Ｖｆが小さく（大きく）なる→駆動電圧Ｖｏ１が小さくなる（大きくなる）→ＩＧＢＴ２ａのオン時の最終ゲート電圧は駆動電圧Ｖｏ１で決まるので、ＩＧＢＴ２ａのゲート電圧が小さくなる（大きくなる）→ＩＧＢＴ２ａに流れる電流が小さくなる（大きくなる）、というフィードバックが行われる。

すなわち、ＩＧＢＴ２ａの個体差に起因するゲート閾値電圧のばらつきに応じて（生じる温度に応じて）定電流源８およびカレントミラー回路９の駆動電圧Ｖｏ１を制御することにより、ＩＧＢＴ２ａのゲートを駆動する駆動電圧Ｖｏ１の大きさを制御することが可能となる。

特に、入力抵抗の抵抗１０ｂ，１０ｄ、帰還抵抗の抵抗１０ｃおよび接地抵抗の抵抗１０ｅは、温度特性が同じものを用いているので、それらの抵抗値のばらつきを相殺することができる。さらには、すべての駆動装置３ａ〜３ｎにおいて、基準電圧Ｖｒｅｆ０の温度特性を、例えば、−２０〜１２５℃の範囲で標準値の±３％以内に収めるとともに、ダイオード電圧Ｖｆの温度特性を±１０％以内に収めるようにしている。これにより、上述した抵抗値のばらつきの相殺効果と相俟って、定電流源８およびカレントミラー回路９の駆動電圧Ｖｏ１の温度特性は、ＩＧＢＴ２ａ〜２ｎの温度変化に対して十分に精度を高くすることができる。

この結果、並列接続された複数のＩＧＢＴ２ａ〜２ｎのゲート閾値電圧にばらつきがあっても、ＩＧＢＴ２ａ〜２ｎの温度（ダイオード電圧Ｖｆ）に応じ、ゲートを駆動する駆動電圧Ｖｏ１の大きさを、フィードバック制御して最適化することができる。すなわち、図２に示したように、ＩＧＢＴ２ａ〜２ｎの温度の温度が高くなる（ダイオード電圧Ｖｆが小さくなる）に従って駆動電圧Ｖｏ１の大きさが連続的に小さくなるようにフィードバック制御し、ＩＧＢＴ２ａ〜２ｎに流れる電流Ｉｃを一定に保つようにしている。これにより、ＩＧＢＴ２ａ〜２ｎの中に、ゲート閾値電圧のばらつきに起因して流れる電流が変化し、温度が変化するものがあったとしても、駆動電圧Ｖｏ１が変化することで、流れる電流Ｉｃが一定に保たれるようになる。このため、並列に設けられた複数のＩＧＢＴ２ａ〜２ｎのそれぞれに流れる電流Ｉｃがアンバランスとなることを効果的に防ぐことが可能となり、特定のＩＧＢＴへの電流集中を防いでその熱的破壊を未然に防ぐことが可能となる。

このように、第１の実施形態に係る駆動装置３ａによれば、ＩＧＢＴ２ａの温度を内蔵する温度検出用ダイオード１２が検出して定電流源８およびカレントミラー回路９の駆動電圧Ｖｏ１をフィードバック制御している。ＩＧＢＴ２ａ〜２ｎの定電流駆動と駆動電圧制御とにより、個々のＩＧＢＴ２ａ〜２ｎに流れる電流Ｉｃは、温度特性がほぼ同じ基準電圧Ｖｒｅｆ０に対応する電流値にそれぞれ収束するようになり、すべてのＩＧＢＴ２ａ〜２ｎの電流Ｉｃを均等化できる。

図３は第２の実施の形態に係る絶縁ゲート型半導体素子の駆動装置の要部概略構成例を示す図である。この図３において、図１に示した構成要素と同じ構成要素については同じ符号を付して詳細な説明を省略する。

この第２の実施の形態に係る絶縁ゲート型半導体素子の駆動装置３ａは、第１の実施の形態のものと比較して電圧制御回路１０が別構成の電圧制御回路１３によって置き換えられている。

すなわち、電圧制御回路１３は、複数（図示の例では４個）の比較器１３ａ，１３ｂ，１３ｃ，１３ｄと、スイッチ素子として機能するｐ−ＦＥＴ１３ｆ，１３ｇ，１３ｈ，１３ｉと、抵抗１３ｋ，１３ｌ，１３ｍ，１３ｎ，１３ｏとを備えている。

比較器１３ａ，１３ｂ，１３ｃ，１３ｄは、それらの反転入力端子（−）に温度検出用ダイオード１２のダイオード電圧Ｖｆを入力するように構成されている。比較器１３ａ，１３ｂ，１３ｃ，１３ｄの非反転入力端子（＋）は、第１の閾値電圧Ｖｒｅｆ１、第２の閾値電圧Ｖｒｅｆ２、第３の閾値電圧Ｖｒｅｆ３および第４の閾値電圧Ｖｒｅｆ４がそれぞれ入力するように構成されている。比較器１３ａ，１３ｂ，１３ｃ，１３ｄの出力は、ｐ−ＦＥＴ１３ｆ，１３ｇ，１３ｈ，１３ｉのゲートにそれぞれ接続されている。

ｐ−ＦＥＴ１３ｆのソースは、装置電源電圧として供給された電源電圧Ｖｃｃに接続されるとともに、直列接続されて分圧回路を構成する抵抗１３ｋ，１３ｌ，１３ｍ，１３ｎ，１３ｏを介して接地ラインＧＮＤに接続されている。抵抗１３ｋと抵抗１３ｌとの接続点は、ｐ−ＦＥＴ１３ｇのソースに接続され、抵抗１３ｌと抵抗１３ｍとの接続点は、ｐ−ＦＥＴ１３ｈのソースに接続され、抵抗１３ｍと抵抗１３ｎとの接続点は、ｐ−ＦＥＴ１３ｉのソースに接続されている。そして、ｐ−ＦＥＴ１３ｆ，１３ｇ，１３ｈ，１３ｉのドレインは、纏められて定電流源８およびカレントミラー回路９の駆動電圧Ｖｏ２として出力するように構成されている。

電圧制御回路１３によれば、比較器１３ａ〜１３ｄがダイオード電圧Ｖｆを第１〜第４の閾値電圧Ｖｒｅｆ１〜Ｖｒｅｆ４とそれぞれ比較し、これらの比較結果に応じて定電流源８およびカレントミラー回路９の駆動電圧Ｖｏ２を可変設定するようにしている。なお、通常（ＩＧＢＴ２ａの温度が所定温度以下のとき）は、ダイオード電圧Ｖｆとこれら第１〜第４の閾値電圧Ｖｒｅｆ１〜Ｖｒｅｆ４との関係は、
Ｖｆ＞Ｖｒｅｆ１＞Ｖｒｅｆ２＞Ｖｒｅｆ３＞Ｖｒｅｆ４
である。

具体的には、電源電圧Ｖｃｃを、直列接続した５つの抵抗１３ｋ（Ｒ１１），１３ｌ（Ｒ１２），１３ｍ（Ｒ１３），１３ｎ（Ｒ１４），１３ｏ（Ｒ１５）で分圧し、分圧した電圧と電源電圧Ｖｃｃとをダイオード電圧Ｖｆに応じて選択し、駆動電圧Ｖｏ２として出力している。

例えば、通常動作の場合、ダイオード電圧Ｖｆは、第１の閾値電圧Ｖｒｅｆ１より大きいので、ｐ−ＦＥＴ１３ｆ〜１３ｉは、すべてオンした状態になり、駆動電圧Ｖｏ２は、電源電圧Ｖｃｃと等しくなる。また、ＩＧＢＴ２ａの温度が上昇し、ダイオード電圧Ｖｆが第１の閾値電圧Ｖｒｅｆ１より低くなると、ｐ−ＥＥＴ１３ｆがオフとなるため、駆動電圧Ｖｏ２は、電源電圧Ｖｃｃの分圧値となり、
Ｖｏ２＝Ｖｃｃ×Ｒ１５／（Ｒ１１＋Ｒ１５）
となる。このとき、抵抗１３ｌ（Ｒ１２），１３ｍ（Ｒ１３），１３ｎ（Ｒ１４）は、ｐ−ＦＥＴ１３ｇ〜１３ｉがオンしていることによって短絡されている。

ＩＧＢＴ２ａの温度がさらに上昇して、ダイオード電圧Ｖｆが第２の閾値電圧Ｖｒｅｆ２より低くなると、駆動電圧Ｖｏ２は、
Ｖｏ２＝Ｖｃｃ×Ｒ１５／（Ｒ１１＋Ｒ１２＋Ｒ１５）
となる。

このような電圧制御回路１３を備える駆動装置３ａによれば、ＩＧＢＴ２ａの駆動電圧Ｖｏ２は、図２に示すように、ＩＧＢＴの温度に応じて段階的（ここでは、５段階）に変化させている。したがって、第１の実施形態のものと比較してその制御精度が粗いものの、第１の実施形態と同様にＩＧＢＴ２ａ〜２ｎの各ゲートに供給する駆動電圧Ｖｏ２の大きさを、ＩＧＢＴ２ａ〜２ｎのターンオン特性に合わせることができる。しかも、ＩＧＢＴ２ａ〜２ｎにそれぞれ流れる電流Ｉｃを一定に保つことができ、並列に設けられた複数のＩＧＢＴ２ａ〜２ｎにそれぞれ流れる電流Ｉｃがアンバランスとなることを効果的に防ぐことが可能となる。この結果、特定のＩＧＢＴへの電流集中が防止され、その熱的破壊を未然に防ぐことが可能となる。

なお、本発明は上述した各実施形態に限定されるものではない。例えば、定電流源８の構成を別のものとしたり、第２の実施の形態に係る絶縁ゲート型半導体素子の駆動装置における駆動電圧Ｖｏ２の切り替えをダイオード電圧Ｖｆに応じてさらに多段階もしくは少ない段階に可変設定したりすることも勿論可能である。また、前述したＩＧＢＴに代えてＭＯＳ−ＦＥＴを駆動する場合にも、本発明を同様に適用可能なことも言うまでもない。さらに、駆動装置３ａ〜３ｎ間のばらつきを低減するために、個々の駆動装置３ａ〜３ｎが備えていた基準電圧Ｖｒｅｆ，Ｖｒｅｆ０および第１〜第４の閾値電圧Ｖｒｅｆ１〜Ｖｒｅｆ４を、すべての駆動装置３ａ〜３ｎで共用するように構成することもできる。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

１ 電力変換装置
２ａ〜２ｎ ＩＧＢＴ（絶縁ゲート型半導体素子）
３ａ〜３ｎ 駆動装置
４ 大電力負荷
５ 定電流回路
６ 放電回路
６ａ バッファ回路
６ｂ ｎ−ＦＥＴ
７ 切替回路
７ａ ｐ−ＦＥＴ
７ｂ レベルシフト回路
８ 定電流源
８ａ オペアンプ
８ｂ ｎ−ＦＥＴ
８ｃ 抵抗
９ カレントミラー回路
９ａ，９ｂ ｐ−ＦＥＴ
１０ 電圧制御回路
１０ａ オペアンプ
１０ｂ，１０ｃ，１０ｄ，１０ｅ 抵抗
１１ 定電流回路
１２ 温度検出用ダイオード（温度検出素子）
１３ 電圧制御回路
１３ａ，１３ｂ，１３ｃ，１３ｄ 比較器
１３ｆ，１３ｇ，１３ｈ，１３ｉ ｐ−ＦＥＴ（スイッチ素子）
１３ｋ，１３ｌ，１３ｍ，１３ｎ，１３ｏ 抵抗

Claims (8)

1. 並列接続された複数の絶縁ゲート型半導体素子の１つを駆動する駆動装置において、
   前記絶縁ゲート型半導体素子のターンオン時にゲートに一定電流を供給する定電流回路と、
   前記絶縁ゲート型半導体素子のターンオフ時に前記ゲートに蓄積された電荷を放電する放電回路と、
   駆動信号が入力され、前記絶縁ゲート型半導体素子に対して前記定電流回路で定電流駆動を行うか前記放電回路で前記電荷の放電を行うかの切り替えを行う切替回路と、
   前記絶縁ゲート型半導体素子が内蔵する温度検出素子が検出した温度に応じて前記定電流回路の電源電圧を可変制御する電圧制御回路と、
   を備えていることを特徴とする絶縁ゲート型半導体素子の駆動装置。
2. 前記電圧制御回路は、前記温度検出素子によって検出された温度に対応する電圧とあらかじめ設定された基準電圧とを入力して温度に対応する前記電圧と前記基準電圧との電圧差を増幅した電圧を前記定電流回路の電源電圧として出力するオペアンプを備え、前記温度検出素子により検出された前記電圧に応じて前記定電流回路の前記電源電圧を連続的に変化させることを特徴とする請求項１記載の絶縁ゲート型半導体素子の駆動装置。
3. 前記電圧制御回路は、前記温度検出素子によって検出された温度に対応する電圧とあらかじめ設定された複数の基準電圧とを比較する複数の比較器と、供給された装置電源電圧を分圧した複数の電圧出力を有する分圧回路と、前記装置電源電圧および複数の前記電圧出力と前記定電流回路の電源ラインとの間にそれぞれ接続され前記比較器の比較結果に応じてオン・オフ制御される複数のスイッチ素子とを備え、前記温度検出素子により検出された前記電圧に応じて複数の前記スイッチ素子を選択的にオン・オフさせることにより前記定電流回路の前記電源電圧を段階的に変化させることを特徴とする請求項１記載の絶縁ゲート型半導体素子の駆動装置。
4. 前記定電流回路は、ソースが抵抗を介して接地ラインに接続された第１トランジスタと、前記抵抗の端子電圧と基準電圧とを比較して前記第１トランジスタのゲートを駆動するオペアンプと、ドレインおよびゲートが前記第１トランジスタのドレインに接続されソースが電源ラインに接続された第２のトランジスタと、ソースが前記電源ラインに接続されゲートが前記第２のトランジスタのゲートに接続されドレインが前記絶縁ゲート型半導体素子のゲートに接続された第３のトランジスタとを備えていることを特徴とする請求項１記載の絶縁ゲート型半導体素子の駆動装置。
5. 前記放電回路は、前記切替回路から前記駆動信号を受けるバッファ回路と、ゲートが前記バッファ回路の出力端子に接続されソースが接地ラインに接続されドレインが前記絶縁ゲート型半導体素子のゲートに接続されたトランジスタ備えていることを特徴とする請求項１記載の絶縁ゲート型半導体素子の駆動装置。
6. 前記切替回路は、ソースが前記定電流回路の前記電源ラインに接続されドレインが前記第２のトランジスタのゲートに接続された第４のトランジスタと、前記駆動信号をレベルシフトして前記第４のトランジスタのゲートに供給するレベルシフト回路とを備えていることを特徴とする請求項４記載の絶縁ゲート型半導体素子の駆動装置。
7. 並列接続された複数の絶縁ゲート型半導体素子と、前記絶縁ゲート型半導体素子をそれぞれ駆動する複数の駆動装置とを備えた電力変換装置において、
   前記駆動装置は、
   前記絶縁ゲート型半導体素子のターンオン時にゲートに一定電流を供給する定電流回路と、
   前記絶縁ゲート型半導体素子のターンオフ時に前記ゲートに蓄積された電荷を放電する放電回路と、
   駆動信号が入力され、前記絶縁ゲート型半導体素子に対して前記定電流回路で定電流駆動を行うか前記放電回路で前記電荷の放電を行うかの切り替えを行う切替回路と、
   前記絶縁ゲート型半導体素子が内蔵する温度検出素子が検出した温度に対応する検出電圧と基準電圧との差に応じて前記定電流回路の電源電圧を可変制御する電圧制御回路と、
   を備えていることを特徴とする電力変換装置。
8. すべての前記駆動装置において、前記基準電圧の温度特性を−２０〜１２５℃の範囲で標準値の±３％以内とし、前記温度検出素子の温度特性を±１０％以内としたことを特徴とする請求項７記載の電力変換装置。

Images