KR102508184B1 - 피드백이 있는 액티브 프리 드라이버를 사용하는 GaN 드라이버 - Google Patents

피드백이 있는 액티브 프리 드라이버를 사용하는 GaN 드라이버 Download PDF

Info

Publication number
KR102508184B1
KR102508184B1 KR1020217008958A KR20217008958A KR102508184B1 KR 102508184 B1 KR102508184 B1 KR 102508184B1 KR 1020217008958 A KR1020217008958 A KR 1020217008958A KR 20217008958 A KR20217008958 A KR 20217008958A KR 102508184 B1 KR102508184 B1 KR 102508184B1
Authority
KR
South Korea
Prior art keywords
driver
transistor
voltage
gate
output
Prior art date
Application number
KR1020217008958A
Other languages
English (en)
Other versions
KR20210072762A (ko
Inventor
에드워드 리
라비 아난쓰
마이클 채프만
Original Assignee
이피션트 파워 컨버젼 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이피션트 파워 컨버젼 코퍼레이션 filed Critical 이피션트 파워 컨버젼 코퍼레이션
Publication of KR20210072762A publication Critical patent/KR20210072762A/ko
Application granted granted Critical
Publication of KR102508184B1 publication Critical patent/KR102508184B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

인핸스먼트 모드 GaN FET 기반 게이트 드라이버 회로는 고 슬루율, 고전류 출력단 GaN FET를 구동하기 위한 액티브 프리 드라이버를 포함한다. 프리 드라이버로부터의 액티브 드라이버 전류로 인해, 출력단 풀업 FET는 패시브 풀업 부하를 사용하는 프리 드라이버에 비해 더 빠르게 턴온할 수 있다. 액티브 프리 드라이버는 정상 공급 전압에 접근하도록 드라이버 FET의 최대 출력 레벨을 가능하게 하기 위해 정상 공급 전압보다 높은 출력단 풀업 FET의 게이트를 구동하기 위한 전압을 제공해야 한다. 피드백 회로는 두 개의 공급 전압이 필요하지 않도록 액티브 프리 드라이버에 포함된다.

Description

피드백이 있는 액티브 프리 드라이버를 사용하는 GaN 드라이버
본 발명은 일반적으로 액티브 프리 드라이버를 사용하는 인핸스먼트 모드(enhancement mode) GaN FET 기반 드라이버에 관한 것으로, 특히 액티브 프리 드라이버가 게이트 드라이버 회로와 동일한 공급 전압에서 작동할 수 있도록 피드백이 있는 액티브 프리 드라이버에 관한 것이다.
인핸스먼트 모드 GaN FET를 위한 일반적인 게이트 드라이버에는 드라이버의 출력단의 하이 사이드 FET의 게이트 단자에 증가된 전압을 제공하기 위해 디플리션 모드(depletion mode) FET가 있는 부트스트래핑(bootstrapping) 회로 또는 액티브 프리 드라이버가 포함된다. 부트스트래핑 게이트 드라이버는 관련 FET가 오프인 동안 커패시터에 에너지를 저장하고 저장된 에너지를 사용하여 FET의 게이트 단자에 공급 전압보다 큰 전압을 인가하여 관련 FET의 소스 단자의 전압이 증가하더라도 온 상태를 유지한다. 디플리션 모드 트랜지스터가 있는 액티브 프리 드라이버는 전류원으로서 작동하며 관련 FET의 게이트 단자에 추가 구동 전류를 공급한다.
도 1a-b는 종래의 부트스트래핑 게이트 드라이버의 개략도를 도시한다. 도 1a에 도시된 바와 같이, 부트스트래핑 게이트 드라이버(100)는 트랜지스터(130, 185, 190) 및 커패시터(120)를 포함한다. 트랜지스터(185 및 190)는 출력단(180)을 구성한다. 트랜지스터(185)의 게이트 단자는 제어 신호 CTL(115)을 수신한다. CTL(115)가 로직 로우인 것에 응답하여, 트랜지스터(185)는 접지(110)로부터 출력 노드(195)를 연결 해제하는 개방 스위치로서 작동한다. 노드(125)에서의 전압은 공급 전압(Vdd) 빼기 트랜지스터(130)의 게이트 소스 전압(VGS)으로, 트랜지스터(190)를 폐쇄 스위치로서 작동하게 하고, 출력 노드(195)를 공급 전압원(105)에 연결한다. 출력 노드(195) 상의 전압이 증가함에 따라, 커패시터(120) 양단의 전압은 대략 Vdd 빼기 트랜지스터(130)의 임계 전압(VTh)을 유지한다. 노드(125) 상의 전압은 출력 노드(195) 상의 전압의 증가에 비례하여 증가하여, 노드(125) 상의 전압은 Vdd를 넘어 증가하고, 그 소스 단자 상의 전압이 대략 Vdd까지 증가함에 따라 트랜지스터(190)는 온을 유지한다. 불리하게도, 공급 전압원(105)으로부터의 노이즈는 출력 노드(195)상의 전압에 직접 나타난다.
CTL(115)이 로직 하이인 것에 응답하여, 트랜지스터(185)는 출력 노드(195)를 접지 노드(110)에 연결하고 노드(195)에서의 전압을 접지로 빠르게 감소시키는 폐쇄 스위치로서 작동한다. 다이오드 구성된 트랜지스터(130)는 노드(125)에서의 전압이 Vdd-VGS 아래로 감소하는 것을 방지하여, 트랜지스터(190)가 폐쇄 스위치로서의 작동을 유지하도록 하고 전류를 공급 전압원(105)으로부터 트랜지스터(185)를 통해 접지 노드(110)로 전도하도록 한다. 따라서 게이트 드라이버(100)는 CTL(115)이 로직 하이인 것에 응답하여 많은 양의 전류를 소비하여, 전력 소비를 크게 증가시킨다.
도 1b에서, 부트스트래핑 게이트 드라이버(150)는 도 1에 도시된 부트스트래핑 게이트 드라이버(100)와 유사하나, 추가 트랜지스터(135) 및 저항(145)을 포함한다. 트랜지스터(135)의 게이트 단자는 CTL(115)을 수신한다. CTL(115)이 로직 하이인 것에 응답하여, 트랜지스터(135)는 노드(140)를 접지 노드(110)에 연결하는 폐쇄 스위치로서 작동하여, 트랜지스터(190)를 오프로 하고 개방 스위치로서 작동하고, 출력 노드(195)를 공급 전압원(105)으로부터 연결 해제하도록 한다. 커패시터(120)는 공급 전압원(105)으로부터 트랜지스터(130 및 135)를 통해 충전된다.
CTL(115)이 로직 로우인 것에 응답하여, 트랜지스터(135)는 접지 노드(110)로부터 노드(140)를 연결 해제하는 개방 스위치로서 작동한다. 노드(125) 상의 초기 전압은 저항(145)을 통해 노드(140) 상의 전압을 증가시킨다. 노드(140) 상의 전압이 VTh 이상으로 증가함에 따라, 트랜지스터(190)는 온되고 폐쇄 스위치로서 작동 하여, 출력 노드(195)를 공급 전압원(105)에 연결한다. 유리하게는 도 1b에 도시된 부트스트래핑 게이트 드라이버(150)는 저항(145)을 이용한 턴 온 시간의 길이로 트랜지스터(190)의 턴 오프 동안 정적 전류를 균형을 맞춘다. 저항(145)의 저항값이 크다면 CTL(115)이 로직 하이인 것에 응답하여 부트스트래핑 게이트 드라이버(150)를 통한 정전류(static current)를 감소시키고 따라서 드라이버(150)의 전력 소비를 감소시키지만, 불리하게도 CTL(115)이 로직 로우인 것에 응답하여 트랜지스터(190)의 턴온 및 출력 노드(195) 상의 전압의 상응하는 증가를 느리게 한다.
도 2a-b는 종래의 액티브 프리 드라이버의 도식을 도시한다. 도 2a에서, 액티브 프리 드라이버(220)는 트랜지스터(225) 및 디플리션 모드 트랜지스터(235)를 포함한다. 트랜지스터(285 및 290)는 도 1a 및 도 1b에 도시된 출력단(180)와 유사하게, 드라이버 회로(200)의 출력단(280)를 포함한다. 트랜지스터(225)의 게이트 단자는 제어 신호 CTL(215)를 수신하고, 트랜지스터(225)의 소스 단자는 접지(210)에 연결된다. 디플리션 모드 트랜지스터(235)는 전류원과 같이 작동하고, 노드(230) 상의 전압을 풀업하기 위하여 충분히 큰 전류를 제공하고, 소스 단자 상의 전압이 증가함에 따라 트랜지스터(290)의 온을 유지한다.
CTL(215)이 로직 하이인 것에 응답하여, 트랜지스터(225 및 285)는 폐쇄 스위치로서 작동한다. 트랜지스터(225)는 노드(230)를 접지 노드(210)에 연결하고, 노드(230) 상의 전압을 감소시키고, 트랜지스터(290)가 오프되고 개방 스위치로서 작동하게 한다. 디플리션 모드 트랜지스터(235)는 온 상태로 유지되고 트랜지스터(225)를 통해 접지(210)로 흐르는 전류를 생성하여, 액티브 프리 드라이버(200)가 정적 전류를 소비하게 한다. 트랜지스터(285)는 출력 노드(295)를 접지 노드(210)에 연결하고, 출력 노드(295) 상의 전압을 접지로 신속하게 감소시킨다. CTL(215)이 로직 로우인 것에 응답하여, 트랜지스터(225 및 285)는 개방 스위치로서 작동하여, 노드(230) 및 출력 노드(295)를 접지 노드(210)로부터 연결 해제한다. 노드(230) 상의 전압은 트랜지스터(290)의 임계 전압(VTh) 이상으로 증가하고 트랜지스터(290)를 온 시킨다. 트랜지스터(290)는 폐쇄 스위치로서 작동하고 출력 노드(295)를 공급 전압원(205A)에 연결시킨다. 출력 노드(295) 상의 전압은 대략 Vdd-TTh까지 증가하나, Vdd 까지 더 증가할 수는 없다.
도 2b에서, 액티브 프리 드라이버(220)는 도 2a에 도시된 액티브 프리 드라이버와 유사하나, 도 2b의 프리 드라이버(220)는 제2 공급 전압원(205B)에 연결되어, 공급 전압원(205A)으로부터의 Vdd 보다 더 큰 공급 전압(VddH)을 제공한다. 높은 공급 전압은 노드(230) 상의 전압이 Vdd + VTh 보다 더 크도록 하여, 출력 노드(295) 상의 전압이 대략 Vdd까지 증가하도록 한다. 그러나, 제2 공급 전압원(205B)의 추가는 드라이버 회로(200)에 의해 차지되는 반도체 다이의 영역을 증가시키고, 집적 회로의 복잡성을 증가시켜서, 보다 많은 핀 카운트, 보다 많은 외부 바이패스 커패시터, 제2 공급 전압원(205B)을 생성하기 위한 외부 회로, 정전 방전 회로 및 패드 등을 필요로 한다.
본 발명은 피드백이 있는 액티브 프리 드라이버를 제공하여 전술한 종래의 부트스트래핑 게이트 드라이버 및 액티브 프리 드라이버의 단점을 해결하는 것이다. 본 발명의 액티브 프리 드라이버는 패시브 풀업 부하가 있는 프리 드라이버보다 더 신속히 출력단 풀업 FET를 턴온하며, 본 발명의 피드백 회로는 드라이버 회로가 드라이버의 최대 출력 전압을 제한하면서 더 높은 단일의 공급 전압에서 작동하도록 한다.
보다 구체적으로, 본 발명의 액티브 프리 드라이버는 게이트 드라이버 출력단의 풀업 트랜지스터를 구동하기 위한 출력단, 액티브 프리 드라이버의 출력단을 구동하기 위한 전압을 생성하기 위하여 단일 공급 전압에 연결된 전류원, 및 액티브 프리 드라이버의 출력 전압에 연결되어 전류원으로부터 피드백 전류를 끌어오는 피드백 회로를 포함한다.
피드백 회로는 게이트 드라이버가 더 높은 공급 전압에서 작동하지만 출력 노드에서 더 낮은 전압을 유지하고 더 높은 공급 전압으로부터 부하를 보호할 수 있도록 출력 노드에서 특정 전압을 유지하도록 구성된다. 제2 출력단이 상기 출력 노드에 접속되는 경우, 제2 출력단은 공급 전압 노드에 접속될 수 있고, 피드백 회로는 소스의 전압이 증가함에 따라 트랜지스터를 온으로 유지하기 위해 필요한 특정 게이트 전압을 유지한다. 단일 공급 전압에서 작동함으로써, 복잡성과 게이트 드라이버가 차지하는 면적이 줄어 든다. 추가 실시예에서, 피드백 회로는 캐스코드 전류 미러를 포함한다.
다른 실시예에서, 전류원은 제1 노드 및 공급 전압 노드에 접속된 저항을 포함한다. 또 다른 실시예에서, 전류원은 디플리션 모드 GaN FET를 포함한다.
구현의 다양한 신규한 상세 및 요소들의 조합을 포함하는 여기에 설명된 상술한 및 다른 양호한 특징은 첨부한 도면을 참조로 구체적으로 설명되고, 청구 범위에서 지적될 것이다. 특정 방법 및 장치는 청구 범위의 제한이 아니라 단지 예시로서 도시된다는 것을 이해해야 한다. 당업자에 의해 이해되는 바와 같이, 교시 내용의 원리 및 특징은 청구항의 범위를 벗어나지 않고 다양하고 많은 실시예에서 사용될 수 있다.
본 개시 내용의 특징, 목적 및 이점은 유사한 참조 문자가 전체에 걸쳐 상응하여 식별되는 도면과 관련하여 취해질 때 아래에 설명된 상세한 설명으로부터 더욱 명백해질 것이다.
도 1a-b는 종래의 부트스트래핑 게이트 드라이버의 개략도를 도시한다.
도 2a-b는 종래의 액티브 프리 드라이버의 개략도를 도시한다.
도 3은 본 발명의 제1 실시예에 따른 액티브 프리 드라이버를 도시한다.
도 4는 본 발명의 제1 실시예의 변형에 따른 액티브 프리 드라이버를 도시한다.
도 5는 본 발명의 제2 실시예에 따른 폐 루프 피드백을 갖는 액티브 프리 드라이버를 도시한다.
도 6a-b는 본 발명의 제2 실시예에 따른 액티브 프리 드라이버에 대한 2개의 폐 루프 피드백 회로를 도시한다.
도 7은 본 발명의 제3 실시예에 따른 폐 루프 피드백 및 출력단을 갖는 액티브 프리 드라이버를 도시한다.
이하의 상세한 설명에서, 특정 실시예가 참조된다. 이들 실시예는 당업자가 실시할 수 있도록 충분히 상세하게 설명된다. 다른 실시예가 이용될 수 있고 다양한 구조적, 논리적 및 전기적 변경이 이루어질 수 있음을 이해해야한다. 다음의 상세한 설명에 개시된 특징들의 조합은 가장 넓은 의미에서 가르침을 실행하는 데 필요하지 않을 수 있으며, 대신에 단지 본 가르침의 특히 대표적인 예를 설명하기 위해 교육된다.
도 3은 본 발명의 제1 실시예에 따른 액티브 프리 드라이버를 갖는 게이트 드라이버를 도시한다. 게이트 드라이버(300)는 액티브 프리 드라이버 회로(320) 및 트랜지스터(385 및 390)를 포함하는 출력단(380)를 포함하는데, 이는 도 1a-도 1b에 도시된 출력단(180) 및 트랜지스터(185 및 190)와 유사하다. 액티브 프리 드라이버 회로(320)는 트랜지스터(325, 345, 및 355), 저항(335)을 포함한다. 트랜지스터(345, 355)는 게이트 드라이버(300)를 위한 출력단(380)과 유사하게 액티브 액티브 프리 드라이버 회로(320)를 위한 출력단(340)을 구성한다. 트랜지스터(390, 385, 325, 345, 및 355)는 바람직하게는 단일 반도체 다이에 게이트 드라이버(300)의 다른 구성 요소와 모놀리식으로 집적된 인핸스먼트 모드 GaN FET 반도체 장치이다. GaN FET가 대전류를 전송하고, 고전압을 지원하고, 종래의 트랜지스터보다 더 신속하게 스위칭할 수 있으므로, 게이트 드라이버(300)는 MOSFET과 같은 다른 트랜지스터를 구현하는 유사한 시스템보다 더 신속하게 출력 노드(395) 상의 전압을 증가 및 감소시킬 수 있다. 따라서, 액티브 프리 드라이버(320)를 갖는 게이트 드라이버(300)는 고 슬루 레이트(slew rate), 고 전류 GaN FET를 구동할 수 있다.
게이트 드라이버(300)의 출력단(380)은 공급 전압(Vdd)을 제공하는 제1 공급 전압원(305A)에 연결된다. 액티브 프리 드라이버 회로(320)에서, 트랜지스터(325)의 게이트 단자는 CTL(315)을 수신하고, 트랜지스터(325)의 소스 단자는 접지(310)에 연결된다. 트랜지스터(325)의 드레인 단자는 저항(335) 및 노드(330)에서의 출력단(340)에 있는 트랜지스터(355)의 게이트 단자에 연결된다. 일부 구현에서, 제2 저항은 트랜지스터(325)의 드레인 단자와 노드(330) 사이에 연결되고, 트랜지스터(350)를 오프로 유지하는 CTL(315)가 로직 하이인 것에 응답하여 제2 저항 양단의 전압 강하가 VTh 보다 작도록 하는 저항값을 갖는다. 저항(335)은 또한 공급 전압원(305A)로부터의 Vdd 보다 큰 공급 전압 VddH를 제공하는 제2 공급 전압원(305B)에 연결된다. 공급 전압원(305B)으로부터의 VddH가 저항(335)에 인가되고 전류가 저항(335)을 통해 흐름에 따라, 저항(335)은 게이트 드라이버(300)에 대한 전류원으로서의 기능을 한다. 다른 실시예에서, 저항(335)은 전류원으로 작동하는 디플리션 모드 트랜지스터로 대체될 수 있다.
트랜지스터(345)의 게이트 단자가 CTL(315)을 수신하고, 트랜지스터(345)의 소스 단자는 접지(310)에 연결된다. 트랜지스터(345)의 드레인 단자는 트랜지스터(355)의 소스 단자 및 노드(350)에서의 출력단(380)에 있는 트랜지스터(390)의 게이트 단자에 연결된다. 트랜지스터(355)의 드레인 단자는 제2 전압원(305B)에 연결된다. 트랜지스터(355)는 액티브 풀업 FET 이고, 트랜지스터(390)보다 작다. 트랜지스터(355)가 더 작기 때문에, 저항(335)을 통하는 것보다 더 신속하게 온시키고, 상전류 부하 또는 저항성 부하를 갖는 프리 드라이버보다 더 적은 총 전류를 소비한다. 더욱이, CTL(315)이 로직 하이인 것에 응답하여 액티브 프리 드라이버 회로(320)을 통하는 정전류를 감소시키기 위해 저항(335)은 더 클 수 있다.
CTL(315)이 로직 하이인 것에 응답하여, 트랜지스터(325, 345 및 385)는 노드(330, 350, 및 395)를 각각 접지(310)에 연결하는 폐쇄 스위치로서 작동한다. 출력 노드(395) 상의 전압은 접지로 신속하게 감소한다. 노드(350) 상의 전압은 또한 접지로 신속하게 감소하여, 트랜지스터(390)를 턴오프하고, 공급 전압원(305A)을 출력 노드(395)로부터 연결 해제한다. 노드(330) 상의 전압은 또한 접지로 신속하게 감소하여, 트랜지스터(350)를 턴오프한다. 전류는 단지 CTL(315)이 로직 하이인 것에 응답하여 전류 흐름을 감소시키기 위해 선택된 저항값을 갖는 저항(335) 만을 통해 흐르고, 게이트 드라이버(300)의 전력 소비를 감소시킨다.
CTL(315)이 로직 로우인 것에 응답하여, 트랜지스터(325, 345, 385)는 개방 스위치로서 작동하여, 노드(330, 350, 395)를 접지 노드(310)로부터 각각 연결 해제한다. 노드(330) 상의 전압은 트랜지스터(355)의 임계 전압(VTh) 이상으로 증가 하여, 트랜지스터(355)를 온시킨다. 소스 팔로워 역할을 하는 트랜지스터(355)는 노드(330) 상의 전압이 공급 전압(VddH)과 대략 동일하고 노드(350) 상의 전압이 트랜지스터(355) 양단에서 강하하는 임계 전압으로 인하여 VddH - VTh와 대략 동일할 때까지 노드(350) 상의 전압을 증가시킨다. 노드(350) 상에서 증가하는 전압은 트랜지스터(390)를 온시키고, 이는 공급 전압원(305A)을 출력 노드(395)에 연결한다. Vdd + 2VTh인 VddH에 대해, 노드(350) 상의 전압은 Vdd + VTh 보다 더 크고, 이는 그 소스 단자 상의 전압이 대략 Vdd까지 증가함에 따라 트랜지스터(390)를 온으로 유지한다. 게이트 드라이버(300)는 2개의 공급 전압을 사용하고 복수개의 공급 전압과 관련된 증가된 영역 및 복잡성을 가지지만, 출력 노드(395) 상의 전압은 Vdd에 도달한다.
도 4는 본 발명의 제1 실시예의 변형에 따른 액티브 프리 드라이버를 갖는 게이트 드라이버를 도시한다. 게이트 드라이버(400)는 도 3에 도시된 게이트 드라이버(300)와 유사하나 액티브 프리 드라이버 회로(420)는 저항(335) 대신에 디플리션 모드 트랜지스터(435) 및 저항(460)을 포함한다. 액티브 프리 드라이버 회로(420)에서, 트랜지스터(425)의 드레인 단자는 저항(460)에 연결되며, 노드(430)에서 트랜지스터(455)의 게이트 단자 및 디플리션 모드 트랜지스터(435)의 게이트 단자 및 소스 단자에 연결된다. 디플리션 모드 트랜지스터(435)의 드레인 단자는 제2 공급 전압원(405B)에 연결된다. 디플리션 모드 트랜지스터(435)는 전류원처럼 동작한다.
CTL(415)이 로직 하이인 것에 응답하여, 트랜지스터(425, 445 및 485)는 폐쇄 스위치로서 작동하여, 저항(460) 및 노드(450 및 495)를 각각 접지(410)에 연결한다. 디플리션 모드 트랜지스터(435)로부터의 전류는 저항(460)을 통해서만 흐르고, 게이트 드라이버(400)의 전류 소비를 감소시킨다. 저항(460)은 전류 흐름을 감소시키기 위해 선택된 저항값을 가지지만 또한 저항(460) 양단의 전압 강하가 CTL(415)이 로직 하이인 것에 응답하여 VTh 미만임을 보장하여, 트랜지스터(455)가 오프를 유지한다.
도 5는 본 발명의 제2 실시예에 따른 폐쇄 루프 피드백을 갖는 액티브 프리 드라이버를 갖는 게이트 드라이버를 도시한다. 게이트 드라이버 회로(500)의 액티브 프리 드라이버는 도 3에 도시된 액티브 프리 드라이버(320)와 유사하나, 노드(530 및 550)에 연결된 피드백 회로(570)를 포함한다. 피드백 회로(570)는 노드(550)에 대한 원하는 전압을 중심으로 하는 미리 결정된 전압 범위 내에서 노드(550)의 전압을 유지하도록 구성된다. 미리 결정된 범위를 초과하는 노드(550)의 전압에 응답하여, 피드백 회로(570)는 피드백 전류 IF(575)를 생성하여, 저항(535) 양단에서 전압 강하를 초래하고 트랜지스터(555)의 게이트 전압을 감소시킨다. 결과적으로, 트랜지스터(555)의 소스 단자상의 전압, 즉 노드(550) 및 출력 노드(595)에서의 전압, 은 미리 결정된 범위내에 있도록 감소된다. 피드백 회로(570)는 게이트 드라이버(500)가 출력 노드(595) 상에서 더 낮은 원하는 전압을 유지하고 제2 공급 전압원으로서 작동함으로써 단일의 더 높은 공급 전압에서 작동할 수 있게 한다. 예를 들어, VddH는 12 볼트(V)이고, 피드백 회로(570)는 5V와 동일한 소망된 낮은 전압 Vdd를 유지한다.
게이트 드라이버(500)는 용량성 부하를 위한 드라이버로 직접 사용될 수 있다. 일부 실시예에서, 추가 저항이 트랜지스터(525)의 드레인 단자와 노드(530) 사이에 연결되어 액티브 프리 드라이버를 통한 정전류 및 전체 전력 소비를 감소시킨다. 추가 저항의 저항값은 CTL(515)이 로직 하이인 것에 응답하여 그 양단의 전압 강하가 VTh 미만이 되도록 선택되어 트랜지스터(555)를 턴 오프 상태로 유지한다. 일부 실시예에서, 액티브 프리 드라이버는 저항(535) 대신 전류원처럼 작동하는 디플리션 모드 트랜지스터를 포함한다. 디플리션 모드 트랜지스터의 드레인 단자는 공급 전압원(505)에 연결되고, 디플리션 모드 트랜지스터의 게이트 및 소스 단자는 노드(530)에서 함께 연결된다.
도 6a-b는 본 발명의 제2 실시예에 따른 액티브 프리 드라이버에 대한 2개의 폐 루프 피드백 회로를 도시한다. 도 6a에서, 피드백 회로(600)는 트랜지스터(605, 610, 615 및 620)로 형성된 캐스코드 전류 미러를 포함한다. 트랜지스터(610)의 드레인 및 게이트 단자와 트랜지스터(605)의 게이트 단자는 노드(550)에서 함께 연결된다. 트랜지스터의 소스 단자(610)은 트랜지스터(620)의 게이트 및 드레인 단자와 트랜지스터(615)의 게이트 단자에 연결된다. 트랜지스터(615 및 620)의 소스 단자는 접지(510)에 연결된다. 트랜지스터(615)의 드레인 단자는 트랜지스터(605)의 소스 단자에 연결된다. 트랜지스터(605)의 드레인 단자는 노드(530)에 연결된다.
피드백 회로(600)가 노드(550) 상에서 유지하는 전압은 트랜지스터(555, 605, 610 및 620)의 크기 및 저항(535)의 저항값에 기초한다. 하나의 캐스코드 FET(610)를 포함하는 도 6a에 도시된 것과 같은 피드백 회로(600)에 대해, 소망된 전압은 트랜지스터(610 및 620)의 임계 전압(VTh) 및 오버라이드 전압(VOV)과 동일하다. 함께 연결된 N 캐스코드 FET에 대해, 소망된 전압은 (N + 1)(VTh + VOV)과 같다. 노드(550)상의 전압에 대한 설정 시간은 피드백 회로(600)의 응답 시간에 의해 결정된다. 더 짧은 설정 시간은 원하는 전압 이상의 오버 슈트 전압이 적고 캐스코드 전류 미러가 더 고속인 것에 대응한다.
도 6b에서, 피드백 회로(650)는 트랜지스터(655, 660) 및 다이오드 구성 트랜지스터(665)로 형성된 단순 전류 미러를 포함한다. 트랜지스터(660)의 드레인 및 게이트 단자와 트랜지스터(655)의 게이트 단자는 노드(550)에서 함께 연결된다. 트랜지스터(660)의 소스 단자와 트랜지스터(655)의 소스 단자는 함께 연결되고 트랜지스터(665)의 드레인 및 게이트 단자에 연결된다. 트랜지스터(665)의 소스 단자는 접지(510)에 연결되고, 트랜지스터(665)는 다이오드로서 구성된다. 트랜지스터(655)의 드레인 단자는 노드(530)에 연결된다. 피드백 회로(650)가 노드(550)에서 유지하는 전압은 트랜지스터(655 및 660)의 단순 전류 미러 아래에 다이오드로 구성된 더 많은 트랜지스터를 추가함으로써 조정된다.
다이오드로 구성된 하나의 트랜지스터(665)를 포함하는 도 6b에 도시된 피드백 회로(650)에 대해, 원하는 전압은 도 6a에 도시된 피드백 회로(600)와 유사하게 트랜지스터(660 및 665)의 임계 전압(VTh) 및 오버 드라이브 전압(VOV)과 동일하다. 다이오드로 구성되고 트랜지스터(655 및 660)에 연결된 N 개의 다이오드 또는 트랜지스터의 경우, 원하는 전압은 (N + 1)(VTh + VOV)와 같다. 그러나 피드백 회로(600)와 달리, 트랜지스터(655)를 통과하는 전류 및 트랜지스터(660)를 통과하는 전류인 2 개의 전류는 트랜지스터(665)를 임계 전압 이상으로 충전한다. 2 개의 전류는 피드백 회로(600)에서 트랜지스터(610)를 통과하는 단일 전류보다 더 빠르게 트랜지스터(665)를 온으로 할 수 있다. 따라서, 피드백 회로(650)는 피드백 회로(600)보다 더 짧은 설정 시간을 갖고, 노드(550)에서 더 적은 오버 슈트 전압을 갖는다.
도 7은 본 발명의 제3 실시예에 따른, 폐쇄 루프 피드백을 갖는 액티브 프리 드라이버 및 출력단을 갖는 게이트 드라이버 회로(700)를 도시한다. 게이트 드라이버(700)는 도 1a에 도시된 출력단(180) 및 트랜지스터(185 및 190)와 유사한 트랜지스터(785 및 790)를 포함하는 출력단(780) 및 액티브 프리 드라이버 회로(720)를 포함한다. 출력단(780)는 더 높은 공급 전압(VddH)을 제공하는 공급 전압원(705)에 연결된다. 액티브 프리 드라이버 회로(720)는 도 6b에 도시된 트랜지스터(725, 745, 755), 저항(735 및 760) 및 피드백 회로(650)를 포함한다. 트랜지스터(745 및 755)는 게이트 드라이버(700)를 위한 출력단(780)과 유사하게, 액티브 프리 드라이버 회로(720)를 위한 출력단(740)을 포함한다.
액티브 프리 드라이버 회로(720)에서, 저항(760)은 CTL(715)이 로직 하이인 것에 응답하여 저항(760) 양단의 전압 강하가 VTh 미만이 되도록 저항값을 갖도록 선택되어, 트랜지스터(750)를 오프 상태로 유지한다. 일부 실시예에서, 저항(760)은 생략되고, 더 높은 정적 전류가 경험된다. 일부 실시예에서, 전류원처럼 작동 하는 디플리션 모드 트랜지스터가 저항(735)에 대체된다. 디플리션 모드 트랜지스터의 드레인 단자는 공급 전압원(705)에 연결되고, 디플리션 모드 트랜지스터의 게이트 및 소스 단자는 노드(730)에서 함께 연결된다.
피드백 회로(650)는 트랜지스터(655, 660 및 665)를 포함하고, 도 6b을 참조하여 본 명세서에서 논의된다. 도 3에 도시된 게이트 드라이버(300)와는 대조적으로. 게이트 드라이버(700)는 단일 공급 전압원(705)으로부터의 단일 공급 전압(VddH)으로 동작하고, 다중 공급 전압과 관련된 증가된 면적 및 복잡성을 방지한다. 도 3에 도시된 공급 전압원(305A)에 의해 공급되는 전압과 같이 Vdd에서 출력 노드(795) 상의 최대 전압을 설정하기 위해, 피드백 회로(650)는 노드(750) 상의 소정의 전압을 Vdd + VTh와 대략 동일하게 유지하도록 구성된다.
게이트 드라이버(700)는 출력 노드(795)로부터 피드백 회로(650)를 분리하기위한 출력단(780)을 포함한다. 피드백 회로(650)가 출력 노드(795)에 직접 연결되는 경우, 더 큰 전류가 트랜지스터(790)를 통해 출력 노드(795)로 흐르는 것을 견디기 위하여 트랜지스터(660)는 크기가 증가될 것이며, 이는 또한 피드백 회로(650)를 통과하는 정전류를 증가시키고 또한 게이트 드라이버(700)의 전류 소비를 증가시킬 것이다. 트랜지스터(755)는 소스 팔로워로서 작동하고 트랜지스터(660)가 견딜 수 있어야 하는 전류를 감소시키고, 또한 그 크기와 피드백 회로(650)를 통과하는 정전류를 감소시킨다. 출력 노드(795)에 연결된 용량성 부하에 대해 및 출력 노드(795) 상의 전압이 Vdd인 것에 응답하여, 트랜지스터(790)는 턴 오프되고 개방 스위치로 작동하여, 출력 노드(795)를 공급 전압원(705)로부터 연결 해제하고 출력 노드(795) 상의 전압을 VddH에서의 노이즈로부터 분리한다.
상기 설명 및 도면은 본 명세서에 설명된 특징 및 이점을 달성하는 특정 실시예를 예시하는 것으로 간주되어야 한다. 특정 공정 조건에 대한 수정 및 대체가 가능하다. 따라서, 본 발명의 실시예는 전술한 설명 및 도면에 의해 제한되는 것으로 간주되지 않는다.

Claims (12)

  1. 단일 공급 전압에서 작동하는 피드백이 있는 액티브 프리 드라이버를 사용하는 게이트 드라이버로서, 게이트 드라이버는 피드백이 있는 액티브 프리 드라이버와 풀업 트랜지스터를 갖는 게이트 드라이버 출력단을 포함하며, 액티브 프리 드라이버는:
    게이트 드라이버 출력단의 풀업 트랜지스터를 구동하기 위한 액티브 풀업 트랜지스터를 포함하는 액티브 프리 드라이버의 출력단 - 상기 액티브 풀업 트랜지스터는 소망된 전압 레벨과 접지 사이에서 스위칭하는 액티브 프리 드라이버 출력 전압을 제공하기 위하여 두 상태 사이에서 스위칭함, 여기서, 상기 소망된 전압 레벨은 공급 전압보다 낮음 - ;
    상기 액티브 프리 드라이버의 출력단을 구동하기 위한 전압을 생성하기 위해 상기 단일 공급 전압에 연결된 전류원; 및
    액티브 프리 드라이버의 출력 전압에 연결되고 액티브 프리 드라이버 출력 전압이 소망된 전압 레벨로 스위칭되는 경우 상기 액티브 프리 드라이버의 출력 전압을 소망된 전압 레벨의 미리 결정된 범위 이내로 유지하기 위하여 전류원으로부터 피드백 전류를 끌어오는 피드백 회로를 포함하는, 게이트 드라이버.
  2. 청구항 1에 있어서, 상기 액티브 프리 드라이버의 출력단은:
    전류원에 연결된 게이트 단자, 단일 공급 전압에 연결된 드레인 단자, 및 피드백 회로와 게이트 드라이버 출력단의 풀업 트랜지스터의 게이트 단자에 연결되는 소스 단자를 갖고, 상기 액티브 풀업 트랜지스터를 위한 제1 질화 갈륨(GaN) 전계 효과 트랜지스터(FET), 및
    제어 입력에 연결된 게이트 단자, 피드백 회로 및 풀업 트랜지스터의 게이트 단자에 연결된 드레인 단자, 및 접지에 연결되는 소스 단자를 갖는 제2 GaN FET
    를 포함하는, 게이트 드라이버.
  3. 청구항 2에 있어서, 게이트 드라이버의 출력단은:
    단일 공급 전압에 연결된 드레인 단자, 및 게이트 드라이버의 출력에 연결된 소스 단자를 갖는 GaN FET를 포함하는 풀업 트랜지스터, 및
    제어 입력에 연결된 게이트 단자, 게이트 드라이버의 출력에 연결된 드레인 단자, 및 접지에 연결된 소스 단자를 갖는 추가 GaN FET를 포함하는, 게이트 드라이버.
  4. 청구항 1에 있어서, 상기 전류원은 일측에서 단일 공급 전압에 연결되고, 타측에서 상기 액티브 프리 드라이버의 출력단에 연결된 저항을 포함하는, 게이트 드라이버.
  5. 청구항 1에 있어서, 상기 전류원은 상기 단일 공급 전압에 연결된 드레인 단자, 및 서로 연결되고 상기 액티브 프리 드라이버의 출력단에 연결된 게이트 단자 및 소스 단자를 갖는 디플리션 모드 GaN FET를 포함하는, 게이트 드라이버.
  6. 청구항 1에 있어서, 피드백 회로는 전류 미러를 포함하는, 게이트 드라이버.
  7. 청구항 1에 있어서, 피드백 회로는 캐스코드(cascode) 전류 미러를 포함하는, 게이트 드라이버.
  8. 청구항 1에 있어서, 상기 액티브 프리 드라이버의 액티브 풀업 트랜지스터가 형성되는 영역의 크기는 상기 게이트 드라이버 출력단의 풀업 트랜지스터가 형성되는 영역의 크기보다 작은, 게이트 드라이버.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020217008958A 2018-08-28 2019-08-28 피드백이 있는 액티브 프리 드라이버를 사용하는 GaN 드라이버 KR102508184B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862723801P 2018-08-28 2018-08-28
US62/723,801 2018-08-29
PCT/US2019/048600 WO2020047119A1 (en) 2018-08-28 2019-08-28 Gan driver using active pre-driver with feedback

Publications (2)

Publication Number Publication Date
KR20210072762A KR20210072762A (ko) 2021-06-17
KR102508184B1 true KR102508184B1 (ko) 2023-03-09

Family

ID=69640268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217008958A KR102508184B1 (ko) 2018-08-28 2019-08-28 피드백이 있는 액티브 프리 드라이버를 사용하는 GaN 드라이버

Country Status (7)

Country Link
US (1) US11038503B2 (ko)
EP (1) EP3844874A4 (ko)
JP (1) JP2021535702A (ko)
KR (1) KR102508184B1 (ko)
CN (1) CN112889220A (ko)
TW (1) TWI716980B (ko)
WO (1) WO2020047119A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023107917A1 (en) * 2021-12-10 2023-06-15 Efficient Power Conversion Corporation Pre-driven bootstrapping drivers
JP2024038728A (ja) * 2022-09-08 2024-03-21 株式会社京三製作所 高周波電源装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100205233B1 (ko) 1996-06-14 1999-07-01 김탁중 게이트 구동회로
JP2008103895A (ja) 2006-10-18 2008-05-01 Fuji Electric Device Technology Co Ltd 絶縁ゲート型デバイスの駆動回路
JP4954290B2 (ja) 2007-10-02 2012-06-13 三菱電機株式会社 ゲート駆動回路
US20140084962A1 (en) 2012-09-26 2014-03-27 Broadcom Corporation Output driver using low voltage transistors
JP2015015794A (ja) 2013-07-03 2015-01-22 富士電機株式会社 絶縁ゲート型半導体素子の駆動装置および電力変換装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414502A (en) 1981-07-20 1983-11-08 Advanced Micro Devices, Inc. Current source circuit
DE3835119A1 (de) * 1988-10-14 1990-04-19 Siemens Ag Leistungsverstaerkerschaltung fuer integrierte digitalschaltungen
US5272432A (en) * 1991-05-01 1993-12-21 Winbond Electronics N.A. Corporation DAC current source with stabilizing bias
US5796276A (en) * 1994-12-30 1998-08-18 Sgs-Thomson Microelectronics, Inc. High-side-driver gate drive circuit
US7639081B2 (en) * 2007-02-06 2009-12-29 Texas Instuments Incorporated Biasing scheme for low-voltage MOS cascode current mirrors
WO2009063535A1 (ja) * 2007-11-16 2009-05-22 Fujitsu Limited バイアス回路、及びバイアス回路に対する制御方法
US8253479B2 (en) * 2009-11-19 2012-08-28 Freescale Semiconductor, Inc. Output driver circuits for voltage regulators
EP2426820B1 (en) * 2010-09-07 2013-09-04 Dialog Semiconductor GmbH Circuit controlling HS-NMOS power switches with slew-rate limitation
US9647476B2 (en) * 2014-09-16 2017-05-09 Navitas Semiconductor Inc. Integrated bias supply, reference and bias current circuits for GaN devices
US9874893B2 (en) * 2015-05-27 2018-01-23 Analog Devices, Inc. Self-biased multiple cascode current mirror circuit
US9722599B1 (en) * 2016-01-28 2017-08-01 Infineon Technologies Austria Ag Driver for the high side switch of the cascode switch
TWI641218B (zh) * 2016-05-25 2018-11-11 高效電源轉換公司 增強模式fet閘極驅動器ic

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100205233B1 (ko) 1996-06-14 1999-07-01 김탁중 게이트 구동회로
JP2008103895A (ja) 2006-10-18 2008-05-01 Fuji Electric Device Technology Co Ltd 絶縁ゲート型デバイスの駆動回路
JP4954290B2 (ja) 2007-10-02 2012-06-13 三菱電機株式会社 ゲート駆動回路
US20140084962A1 (en) 2012-09-26 2014-03-27 Broadcom Corporation Output driver using low voltage transistors
JP2015015794A (ja) 2013-07-03 2015-01-22 富士電機株式会社 絶縁ゲート型半導体素子の駆動装置および電力変換装置

Also Published As

Publication number Publication date
WO2020047119A1 (en) 2020-03-05
CN112889220A (zh) 2021-06-01
TW202023195A (zh) 2020-06-16
JP2021535702A (ja) 2021-12-16
US11038503B2 (en) 2021-06-15
EP3844874A4 (en) 2022-05-25
EP3844874A1 (en) 2021-07-07
KR20210072762A (ko) 2021-06-17
US20200076426A1 (en) 2020-03-05
TWI716980B (zh) 2021-01-21

Similar Documents

Publication Publication Date Title
US7061217B2 (en) Integrated power switching circuit
US10790811B2 (en) Cascaded bootstrapping GaN power switch and driver
JP7348287B2 (ja) 大電流ドライバのＧａＮを基にしたフェイルセーフシャットダウン
US4810969A (en) High speed logic circuit having feedback to prevent current in the output stage
KR102508184B1 (ko) 피드백이 있는 액티브 프리 드라이버를 사용하는 GaN 드라이버
US6081132A (en) High voltage drive output buffer for low Voltage integrated circuits
US6031392A (en) TTL input stage for negative supply systems
WO2023107885A1 (en) Active bootstrapping drivers
CN108279732B (zh) 用于镜像电流的快速恢复的模拟升压电路
JPH0677804A (ja) 出力回路
US6348814B1 (en) Constant edge output buffer circuit and method
US10691151B2 (en) Devices and methods for dynamic overvoltage protection in regulators
KR20010033631A (ko) 전계-효과 트랜지스터를 전환하는 방법 및 장치
CN113078888B (zh) 栅极驱动设备和控制方法
US20230179195A1 (en) Multi-voltage bootstrapping drivers
US11101796B2 (en) Gate drive apparatus and control method
US20230421153A1 (en) Semiconductor integrated circuit
EP0296508A2 (en) FET capacitance driver logic circuit
US20230095863A1 (en) Power supply circuit
JP2024059332A (ja) トランジスタ駆動回路及びトランジスタ駆動方法
JP2635915B2 (ja) 出力バッファ回路

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant