JP2024059332A - トランジスタ駆動回路及びトランジスタ駆動方法 - Google Patents

Abstract

【課題】伝搬遅延時間の増大を抑制しつつ、駆動力制限を行うことが可能なトランジスタ駆動回路を提供する。【解決手段】実施形態のトランジスタ駆動回路は、被駆動トランジスタ駆動時に、被駆動トランジスタのゲート電位を被駆動トランジスタの閾値電圧に対応する所定の駆動力制限電位に維持する駆動力制限回路と、駆動力制限回路の動作時にゲート電位を、駆動力制限電位まで遷移させる遅延時間調整回路と、を備える。【選択図】図２Ａ

Description

本実施形態は、トランジスタ駆動回路及びトランジスタ駆動方法に関する。

従来、トランジスタ駆動回路として、パワートランジスタを駆動するゲートドライバ回路が知られている。
ゲートドライバ回路においては、パワートランジスタにおける状態遷移を急激に行わせないように、駆動力を調整する構成を採っていた。
すなわち、ゲートドライバ回路の最終段のトランジスタのゲート容量を閾値電圧まで遷移するための時間を長くするように構成されていた。

したがって、駆動力制限期間の前後においても、可変電流源によりゲートドライバ回路の最終段のトランジスタのゲートに流れ込む電荷を制限することとなるため、ゲートの電位を閾値電圧まで上昇させる時間が増大し、伝搬遅延時間が増大するという問題点があった。

特開２０１９－１４６３５４号公報 特開２０１３－０７０５３０号公報

このため、伝搬遅延時間を抑制して、トランジスタ駆動回路の信頼性を向上することが望まれていた。
上記課題に鑑み、本発明は、伝搬遅延時間の増大を抑制しつつ、駆動力制限を行うことが可能なトランジスタ駆動回路を提供することを目的とする。

実施形態のトランジスタ駆動回路は、被駆動トランジスタ駆動時に、被駆動トランジスタのゲート電位を被駆動トランジスタの閾値電圧に対応する所定の駆動力制限電位に維持する駆動力制限回路と、駆動力制限回路の動作時にゲート電位を、駆動力制限電位まで遷移させる遅延時間調整回路と、を備える。

図１は実施形態のトランジスタ駆動回路の概要構成ブロック図である。 図２Ａは、実施形態の第１基本構成説明図である。 図２Ｂは、実施形態の第１基本構成の変形例の説明図である。 図３は、実施形態の第２基本構成説明図である。 図４は、第１実施形態の要部回路構成図である。 図５は、プリチャージスイッチが高電位側電源に接続されている場合の構成例の説明図である。 図６は、プリチャージスイッチが低電位側電源に接続されている場合の構成例の説明図である。 図７は、チャージスイッチの構成例の説明図である。 図８は、インバータにより論理反転してプリチャージスイッチ及びチャージスイッチの制御を行う場合の回路構成例の説明図である。 図９は、ノンオーバラップクロック発生回路により正論理の駆動制御信号及び負論理の駆動制御信号を生成してプリチャージスイッチ及びチャージスイッチの制御を行う場合の回路構成例の説明図である。 図１０は、ノンオーバラップクロック発生回路の構成例の概要構成ブロック図である。 図１１は、ノンオーバラップクロック発生回路の出力信号の一例の説明図である。 図１２は、第１実施形態の他の態様の要部回路構成図である。 図１３Ａは、第２実施形態の要部回路構成図である。 図１３Ｂは、第２実施形態の他の態様の要部回路構成図である。 図１４Ａは、第３施形態の要部回路構成図である。 図１４Ｂは、第３施形態の他の態様の要部回路構成図である。 図１４Ｃは、第３実施形態のさらに他の態様の要部回路構成図である。 図１５Ａは、第４施形態の要部回路構成図である。 図１５Ｂは、第４施形態の他の態様の要部回路構成図である。 図１６は、実施形態の第１変形例の説明図である。 図１７は、第２の手法で時間ＴＤを調整する場合の第１具体例の説明図である。 図１８は、第２の手法で時間ＴＤを調整する場合の第２具体例の説明図である。 図１９は、被制御対象のトランジスタのゲート電位ＶＧが０ボルトから閾値電圧Ｖｔｈに至るまでの時間ＴＤを可変とするための説明図である。 図２０は、第２の手法で時間ＴＤを調整する場合の第３具体例の説明図である。 図２１は、第３の手法で時間ＴＤを調整する場合の具体例の説明図である。 図２２は、被制御トランジスタとして閾値電圧Ｖｔｈが負の値を有するノーマリーオンである素子が用いられ、かつ、ゲート耐圧がドレイン耐圧と等しい場合のＭＯＳＦＥＴを利用した場合の具体例の説明図である。 図２３は、被制御トランジスタとしてノーマリーオンである素子が用いられ、かつ、ゲート耐圧がドレイン耐圧に対して非常に低い場合の具体例の説明図である。 図２４は、第４変形例のトランジスタ駆動回路の概要構成ブロック図である。 図２５は、第５変形例のトランジスタ駆動回路の概要構成ブロック図である。 図２６は、第６変形例のチャージポンプを用いたトランジスタ駆動回路の概要構成ブロック図である。 図２７は、第７変形例のチャージポンプを用いたトランジスタ駆動回路の概要構成ブロック図である。 図２８は、第５実施形態の基本構成説明図である。 図２９は、第５実施形態の動作説明図（その１）である。 図３０は、第５実施形態の動作説明図（その２）である。 図３１は、第６実施形態の基本構成説明図である。 図３２は、第６実施形態の動作説明図（その１）である。 図３３は、第６実施形態の動作説明図（その２）である。

以下に添付図面を参照して、実施形態にかかるトランジスタ駆動回路について詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

図１は実施形態のトランジスタ駆動回路の概要構成ブロック図である。
トランジスタ駆動回路１０は、駆動電力を供給する主回路電源ＶＭＡＩＮと、高電位側ゲート駆動回路１１と、低電位側ゲート駆動回路１２と、高電位側スイッチＳＷＨと、低電位側スイッチＳＷＬと、出力端子ＯＵＴと、を備えている。
ここで、トランジスタ駆動回路１０は、高電位側スイッチＳＷＨと、低電位側スイッチＳＷＬと、を排他的ににオン／オフし、出力端子ＯＵＴに対し、０ボルトと、主回路電源ＶＭＡＩＮの電圧を所望のデューティ比で出力することで、所望の出力平均電圧を出力するスイッチング回路を構成している。なお、実際の回路構成では、出力端子ＯＵＴにインダクタンス及びキャパシタンスにより構成された所定のロウパスフィルタを設けることにより、平滑化された出力平均電圧を出力するように構成する。

上記構成において、主回路電源ＶＭＡＩＮは、高電圧、大電流に対応した電源であり、１００ボルト～数キロボルトの電圧で数ワット～数十キロワットの電力を供給可能とされている。
高電位側ゲート駆動回路１１は、第１ＰＷＭ用電源ＶＰＷＭＨと、第１ゲートドライブ電源ＶＤｒＨと、第１ゲートドライバＩＣ２０と、を備えている。
第１ゲートドライバＩＣ２０は、高電位側（ハイサイド）のゲートドライバＩＣであり、ソース端子が第１ゲートドライブ電源ＶＤｒＨの高電位側出力端子に接続され、ドレイン端子が高電位側スイッチＳＷＨを構成しているパワートランジスタのゲート端子に接続されたＰチャネルＭＯＳトランジスタ２１と、ＰチャネルＭＯＳトランジスタ２１とＣＭＯＳを構成し、ドレイン端子が高電位側スイッチＳＷＨを構成しているパワートランジスタのゲート端子に接続され、ソース端子が第１ゲートドライブ電源ＶＤｒＨの低電位側出力端子に接続されたＮチャネルＭＯＳトランジスタ２２と、入力端が第１ＰＷＭ用電源ＶＰＷＭＨの高電位側出力端子に接続され、電圧レベルをシフトして出力端から出力する第１レベルシフト回路２３と、第１レベルシフト回路２３の電圧レベルを可変可能に増幅してＰチャネルＭＯＳトランジスタ２１のゲート端子に出力する第１可変増幅器２４と、第１可変増幅器２４の出力遅延時間を調整する第１遅延時間調整回路２５と、第１ＰＷＭ用電源ＶＰＷＭＨの電圧レベルを増幅してＮチャネルＭＯＳトランジスタ２２のゲート端子に出力する第１増幅器２６と、ＰチャネルＭＯＳトランジスタ２１あるいはＮチャネルＭＯＳトランジスタ２２の出力遅延時間を調整する第２遅延時間調整回路２７と、を備えている。

低電位側ゲート駆動回路１２は、第２ＰＷＭ用電源ＶＰＷＭＬと、第２ゲートドライブ電源ＶＤｒＬと、第２ゲートドライバＩＣ３０と、を備えている。

第２ゲートドライバＩＣ３０は、低電位側（ロウサイド）のゲートドライバＩＣであり、ソース端子が第２ゲートドライブ電源ＶＤｒＬの高電位側出力端子に接続され、ドレイン端子が低電位側スイッチＳＷＬを構成しているパワートランジスタのゲート端子に接続されたＰチャネルＭＯＳトランジスタ３１と、ＰチャネルＭＯＳトランジスタ３１とＣＭＯＳを構成し、ドレイン端子が低電位側スイッチＳＷＬを構成しているパワートランジスタのゲート端子に接続され、ソース端子が第２ゲートドライブ電源ＶＤｒＬの低電位側出力端子に接続されたＮチャネルＭＯＳトランジスタ３２と、入力端が第２ＰＷＭ用電源ＶＰＷＭＬの高電位側出力端子に接続され、電圧レベルをシフトして出力端から出力する第２レベルシフト回路３３と、第２レベルシフト回路３３の電圧レベルを可変可能に増幅してＰチャネルＭＯＳトランジスタ３１のゲート端子に出力する第２可変増幅器３４と、可変増幅器３４の出力遅延時間を調整する第３遅延時間調整回路３５と、第２ＰＷＭ用電源ＶＰＷＭＬの電圧レベルを増幅してＮチャネルＭＯＳトランジスタ３２のゲート端子に出力する第２増幅器３６と、ＰチャネルＭＯＳトランジスタ２１あるいはＮチャネルＭＯＳトランジスタ２２の出力遅延時間を調整する第４遅延時間調整回路３７と、を備えている。

上記構成において、第１ゲートドライブ電源ＶＤｒＨ及び第２ゲートドライブ電源ＶＤｒＬは、いわゆる絶縁電源と呼ばれ、高電位側スイッチＳＷＨあるいは低電位側スイッチＳＷＬのソース端子の電位を基準にして、低電位側電位（ＶＳＳ電位）が変動するフローティング電源として構成されている。

また、第１ＰＷＭ用電源ＶＰＷＭＨ及び第２ＰＷＭ用電源ＶＰＷＭＬは、いわゆるアイソレータと呼ばれ、グランド（接地）基準の入力ＰＷＭ信号を高電位側スイッチＳＷＨあるいは低電位側スイッチＳＷＬのソース端子の電位を基準とした信号に変換するものである。

例えば、第１ゲートドライブ電源ＶＤｒＨ及び第２ゲートドライブ電源ＶＤｒＬの電圧は等しく、１２～１８ボルトとされる。
また、第１ＰＷＭ用電源ＶＰＷＭＨ及び第２ＰＷＭ用電源ＶＰＷＭＬの電圧は等しく、５～１８ボルトとされる。

図２Ａは、実施形態の第１基本構成説明図である。
図２Ａにおいて、第１可変増幅器２４は、ソース端子が高電位側電源ＶＤＤＣに接続され、ドレイン端子がＰチャネルＭＯＳトランジスタ２１のゲート端子に接続され、ゲート端子に第１レベルシフト回路２３の出力信号ＶＡが入力されるＰチャネルＭＯＳトランジスタ４１と、ドレイン端子がＰチャネルＭＯＳトランジスタ２１のゲート端子に接続され、ソース端子が低電位側電源ＶＳＳＣに接続され、ゲート端子に第１レベルシフト回路２３の出力信号ＶＡが入力され、駆動力可変のＮチャネルＭＯＳトランジスタ４２と、を備えている。

また、第１遅延時間調整回路２５は、一端が高電位側電源ＶＤＤＣに接続されたコンデンサ５１と、一端がコンデンサ５１の他端に接続され、他端が低電位側電源ＶＳＳＤに接続されたプリチャージスイッチ５２と、一端がコンデンサ５１の他端に接続され、他端がＰチャネルＭＯＳトランジスタ２１のゲート端子に接続されたチャージスイッチ５３と、を備えている。

上記構成において、プリチャージスイッチ５２は、第１レベルシフト回路２３の出力信号ＶＡが“Ｌ”レベルの期間の全て、あるいは、一部のみオン状態となる。すなわち、コンデンサ５１が所定の電圧となるまでオン状態となる。

またチャージスイッチ５３は、第１レベルシフト回路２３の出力信号ＶＡが“Ｈ”レベルの期間の全て、あるいは、一部のみオン状態となる。すなわち、ＰチャネルＭＯＳトランジスタ２１のゲート端子の電位が所定の電圧（理想的には、ＰチャネルＭＯＳトランジスタ２１の閾値電圧）となるまでオン状態となる。

図２Ｂは、実施形態の第１基本構成の変形例の説明図である。
実施形態の第１基本構成の変形例が図２Ａの実施形態の第１基本構成と異なる点は、ドレイン端子がＰチャネルＭＯＳトランジスタ２１のドレイン端子と出力端子ＯＵＴＰの接続点に接続され、ソース端子が低電位側電源ＶＳＳＣに接続され、ゲート端子がＰチャネルＭＯＳトランジスタ２１のゲート端子に接続されたＮチャネルＭＯＳトランジスタ２８を備えた点と、プリチャージスイッチ５２の他端が低電位側電源ＶＳＳＣに接続された点である。

上記構成において、プリチャージスイッチ５２は、第１レベルシフト回路２３の出力信号ＶＡが“Ｌ”レベルの期間の全て、あるいは、一部のみオン状態となる。すなわち、コンデンサ５１が所定の電圧となるまでオン状態となる。
これと並行して、ＮチャネルＭＯＳトランジスタ２８は、第１レベルシフト回路２３の出力信号ＶＡが“Ｌ”レベルの期間において、オン状態となり、出力端子ＯＵＴＰは、低電位側電源ＶＳＳＣの電圧となる。

またチャージスイッチ５３は、第１レベルシフト回路２３の出力信号ＶＡが“Ｈ”レベルの期間の全て、あるいは、一部のみオン状態となる。すなわち、ＰチャネルＭＯＳトランジスタ２１のゲート端子の電位が所定の電圧（理想的には、ＰチャネルＭＯＳトランジスタ２１の閾値電圧）となるまでオン状態となる。
これと並行して、ＮチャネルＭＯＳトランジスタ２８は、第１レベルシフト回路２３の出力信号ＶＡが“Ｈ”レベルの期間において、オフ状態となり、出力端子ＯＵＴＰは、高電位側電源ＶＤＤＣの電圧となる。

次に図２Ａに示した第１基本構成の動作を説明する。
ＰチャネルＭＯＳトランジスタ２１をオフ状態（開状態）からオン状態（閉状態）に遷移させる場合には、まず、第１レベルシフト回路２３の出力信号ＶＡ＝“Ｈ”レベルとする。

この結果、ＰチャネルＭＯＳトランジスタ４１は、オフ状態（開状態）に遷移を開始し、ＮチャネルＭＯＳトランジスタ４２は、オン状態（閉状態）に遷移を開始する。この場合において、ＮチャネルＭＯＳトランジスタ４２は、駆動力が制限されているため、ＰチャネルＭＯＳトランジスタ２１のゲートの電位は、“Ｌ”レベルへ徐々に遷移する。

したがって、ＰチャネルＭＯＳトランジスタ２１が急激にオン状態（閉状態）に遷移することはない。ひいては、後段のパワートランジスタが急激にオン状態（閉状態）に遷移することはない。

上記動作と並行して、チャージスイッチ５３は、オン状態となり、コンデンサ５１にチャージされた電荷は、ＰチャネルＭＯＳトランジスタ２１のゲート端子に供給され、ＰチャネルＭＯＳトランジスタ２１のゲート端子の電位は一気に下降し、コンデンサ５１の容量とゲート端子の容量（ゲート容量）との比により、自然とＰチャネルＭＯＳトランジスタ２１の閾値電圧Ｖｔｈの付近の電位となる。

続いて、第１レベルシフト回路２３の出力信号ＶＡ＝“Ｌ”レベルとなると、ＰチャネルＭＯＳトランジスタ４１は、オン状態（閉状態）に遷移を開始し、ＮチャネルＭＯＳトランジスタ４２は、オフ状態（開状態）に遷移を開始する。

これと並行して、プリチャージスイッチ５２は、オン状態となり、高電位側電源ＶＤＤＣによりコンデンサ５１が低電位側ＶＳＳＤの電位までディスチャージされる。
そして、コンデンサ５１のディスチャージが完了する時間が経過すると、プリチャージスイッチ５２は、オフ状態となる。

したがって、ＰチャネルＭＯＳトランジスタ２１のゲート電位ＶＧが０ボルトから閾値電圧Ｖｔｈの付近の電位となるまでの期間が高速駆動となり、駆動力を制限したい駆動力制限期間（ＰチャネルＭＯＳトランジスタ２１の駆動力を制限したい期間についてはフィードバック制御を行うこと無く、電流源で駆動力制御を行うことができる。

次に図２Ｂに示した第１基本構成の変形例の動作を説明する。
ＰチャネルＭＯＳトランジスタ２１をオフ状態（開状態）からオン状態（閉状態）に遷移させる場合には、まず、第１レベルシフト回路２３の出力信号ＶＡ＝“Ｈ”レベルとする。

この結果、ＰチャネルＭＯＳトランジスタ４１は、オフ状態（開状態）に遷移を開始し、ＮチャネルＭＯＳトランジスタ４２は、オン状態（閉状態）に遷移を開始する。この場合において、ＮチャネルＭＯＳトランジスタ４２は、駆動力が制限されているため、ＰチャネルＭＯＳトランジスタ２１のゲートの電位は、“Ｌ”レベルへ徐々に遷移する。
これと並行してＰチャネルＭＯＳトランジスタのゲート電位も、“Ｌ”レベルへ徐々に遷移する。

したがって、ＰチャネルＭＯＳトランジスタ２１が急激にオン状態（閉状態）に遷移することはなく、ＮチャネルＭＯＳトランジスタ２８が急激にオフ状態に遷移することはない。ひいては、後段のパワートランジスタが急激にオン状態（閉状態）に遷移することはない。

上記動作と並行して、チャージスイッチ５３は、オン状態となり、コンデンサ５１にチャージされた電荷は、ＰチャネルＭＯＳトランジスタ２１のゲート端子及びＮチャネルＭＯＳトランジスタ２８のゲート端子に供給される。

これにより、ＰチャネルＭＯＳトランジスタ２１のゲート端子の電位は一気に下降し、コンデンサ５１の容量とゲート端子の容量（ゲート容量）との比により、自然とＰチャネルＭＯＳトランジスタ２１の閾値電圧Ｖｔｈの付近の電位となる。
同様に、ＮチャネルＭＯＳトランジスタのゲート端子の電位は一気に下降し、コンデンサ５１の容量とゲート端子の容量（ゲート容量）との比により、自然とＮチャネルＭＯＳトランジスタ２８の閾値電圧Ｖｔｈの付近の電位となる。

続いて、第１レベルシフト回路２３の出力信号ＶＡ＝“Ｌ”レベルとなると、ＰチャネルＭＯＳトランジスタ４１は、オン状態（閉状態）に遷移を開始し、ＮチャネルＭＯＳトランジスタ４２は、オフ状態（開状態）に遷移を開始する。

これと並行して、プリチャージスイッチ５２は、オン状態となり、高電位側電源ＶＤＤＣによりコンデンサ５１が低電位側ＶＳＳＣの電位までディスチャージされる。
そして、コンデンサ５１のディスチャージが完了する時間が経過すると、プリチャージスイッチ５２は、オフ状態となる。
また、ＰチャネルＭＯＳトランジスタ４１は、駆動力の制限がないので、ＮチャネルＭＯＳトランジスタ２８のゲート電位は、直ちに閾値電圧Ｖｔｈを超え、出力端子ＯＵＴＰのレベルは、低電位側電源ＶＳＳＣの電位レベルとなる。

したがって、図２Ｂに示した第１基本構成の変形例によってもＰチャネルＭＯＳトランジスタ２１のゲート電位ＶＧが０ボルトから閾値電圧Ｖｔｈの付近の電位となるまでの期間が高速駆動となり、駆動力を制限したい駆動力制限期間（ＰチャネルＭＯＳトランジスタ２１の駆動力を制限したい期間についてはフィードバック制御を行うこと無く、電流源で駆動力制御を行うことができる。

図３は、実施形態の第２基本構成説明図である。
図３において、第１可変増幅器２４は、ソース端子が高電位側電源ＶＤＤＡに接続され、ドレイン端子がＮチャネルＭＯＳトランジスタ２２のゲート端子に接続され、ゲート端子に第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢが入力され、駆動力可変のＰチャネルＭＯＳトランジスタ６１と、ドレイン端子がＮチャネルＭＯＳトランジスタ２２のゲート端子に接続され、ソース端子が低電位側電源ＶＳＳＡに接続され、ゲート端子に第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢが入力されたＮチャネルＭＯＳトランジスタ６２と、を備えている。

また、第１遅延時間調整回路２５は、一端が低電位側電源ＶＳＳＡに接続されたコンデンサ７１と、一端がコンデンサ７１の他端に接続され、他端が高電位側電源ＶＤＤＢに接続されたプリチャージスイッチ７２と、一端がコンデンサ７１の他端に接続され、他端がＮチャネルＭＯＳトランジスタ２２のゲート端子に接続されたチャージスイッチ７３と、を備えている。

上記構成において、プリチャージスイッチ７２は、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢが“Ｈ”レベルの期間の全て、あるいは、一部のみオン状態となる。すなわち、コンデンサ５１が所定の電圧となるまでオン状態となる。

またチャージスイッチ７３は、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢが“Ｌ”レベルの期間の全て、あるいは、一部のみオン状態となる。すなわち、ＮチャネルＭＯＳトランジスタ２２のゲート端子の電位が所定の電圧（理想的には、ＮチャネルＭＯＳトランジスタ２２の閾値電圧）となるまでオン状態となる。

次に第２基本構成の動作を説明する。
ＮチャネルＭＯＳトランジスタ２２をオフ状態（開状態）からオン状態（閉状態）に遷移させる場合には、まず、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとする。

この結果、ＮチャネルＭＯＳトランジスタ６２は、オフ状態（開状態）に遷移を開始し、ＰチャネルＭＯＳトランジスタ６１は、オン状態（閉状態）に遷移を開始する。この場合において、ＰチャネルＭＯＳトランジスタ６１は、駆動力が制限されているため、ＮチャネルＭＯＳトランジスタ２２のゲートの電位は、“Ｈ”レベルへ徐々に遷移する。

したがって、ＮチャネルＭＯＳトランジスタ２２が急激にオン状態（閉状態）に遷移することはない。ひいては、後段のパワートランジスタが急激にオン状態（閉状態）に遷移することはない。

上記動作と並行して、チャージスイッチ７３は、オン状態となり、コンデンサ７１にチャージされた電荷は、ＮチャネルＭＯＳトランジスタ２２のゲート端子に供給され、ＮチャネルＭＯＳトランジスタ２２のゲート端子の電位は一気に上昇し、コンデンサ７１の容量とゲート端子の容量（ゲート容量）との比により、自然とＮチャネルＭＯＳトランジスタ２２の閾値電圧Ｖｔｈの付近の電位となる。

続いて、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｈ”レベルとなると、ＰチャネルＭＯＳトランジスタ６１は、オフ状態（開状態）に遷移を開始し、ＮチャネルＭＯＳトランジスタ６２は、オン状態（閉状態）に遷移を開始する。

これと並行して、出力信号ＶＢ＝“Ｈ”レベルであるのでプリチャージスイッチ７２は、オン状態となり、高電位側電源ＶＤＤＣによりコンデンサ７１が高電位側電源ＶＤＤＢの電位までチャージされる。そして、コンデンサ７１のチャージが完了する時間が経過すると、プリチャージスイッチ７２は、オフ状態となる。

したがって、ＮチャネルＭＯＳトランジスタ２２のゲート電位ＶＧが０ボルトから閾値電圧Ｖｔｈの付近の電位となるまでの期間が高速駆動となり、駆動力を制限したい駆動力制限期間（ＮチャネルＭＯＳトランジスタ２２の駆動力を制限したい期間についてはフィードバック制御を行うこと無く、電流源で駆動力制御を行うことができる。

次により具体的な実施形態について説明する。
以下の説明においては、理解の容易のため、上述した第２基本構成に対応する実施形態について説明するが、実際の回路においては、上述した電荷の移動に関与するキャリアが正孔（ホール）となる被駆動対象がＰチャネルＭＯＳトランジスタである第１基本構成の方が、技術的にはより有効である。

［１］第１実施形態
図４は、第１実施形態の要部回路構成図である。
図４において、図３の第２基本構成説明図と同様の部分には同一の符号を付し、その詳細な説明を援用するものとする。
第１実施形態の構成が、第２基本構成と異なる点は、駆動力可変のＰチャネルＭＯＳトランジスタ６１に代えて、ゲート端子に制御信号Ｖｖａｒが入力され、制御信号Ｖｖａｒに対応する電流を流すことが可能な可変電流源として機能する第１ＰチャネルＭＯＳトランジスタ８１と、第１ＰチャネルＭＯＳトランジスタ８１に直列に接続された第２ＰチャネルＭＯＳトランジスタ８２を備えた点である。

まず第１実施形態の説明に先立ち、プリチャージスイッチ７２及びチャージスイッチ７３の具体的構成について説明する。
プリチャージスイッチ７２は、高電位側電源と低電位側電源のうちいずれに接続されているかによって構成が異なる。

図５は、プリチャージスイッチが高電位側電源に接続されている場合の構成例の説明図である。
プリチャージスイッチ７２は、高電位側電源につながれている場合には、図５に示すように、例えば、駆動制御信号（本例では、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ）が入力端子に接続されるインバータ７２Ａと、ゲート端子がインバータの出力端子に接続されたＰチャネルＭＯＳトランジスタ７２Ｂと、を備えて構成されている。

図６は、プリチャージスイッチが低電位側電源に接続されている場合の構成例の説明図である。

プリチャージスイッチ７２は、低電位側電源につながれている場合には、図６に示すように、例えば、駆動制御信号がゲート端子に入力されたＮチャネルＭＯＳトランジスタ７２Ｃを備えて構成されている。

上記構成は、駆動制御信号が“Ｈ”レベルである場合にプリチャージスイッチ７２は、オン状態となり、駆動制御信号が“Ｌ”レベルである場合には、プリチャージスイッチ７２は、オフ状態となる場合のものである。

一方、チャージスイッチ７３は、フローティング状態で動作するので、相補型のスイッチとして構成されるのが一般的である。

図７は、チャージスイッチの構成例の説明図である。
チャージスイッチ７３は、図７に示すように、例えば、駆動制御信号（本例では、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢの論理反転信号）が入力端子に接続されるインバータ７３Ａと、ゲート端子がインバータ７３Ａの出力端子に接続されたＰチャネルＭＯＳトランジスタ７３Ｂと、駆動制御信号がゲート端子に入力され、ソース端子がＰチャネルＭＯＳトランジスタ７３Ｂのドレイン端子に接続され、ドレイン端子がＰチャネルＭＯＳトランジスタ７３Ｂのソース端子に接続されたＮチャネルＭＯＳトランジスタ７３Ｃを備えて構成されている。

上記構成は、駆動制御信号が“Ｈ”レベルである場合にチャージスイッチ７３は、オン状態となり、駆動制御信号が“Ｌ”レベルである場合には、チャージスイッチ７３は、オフ状態となる場合のものである。

ここで、プリチャージスイッチ７２及びチャージスイッチ７３の制御について説明する。
実施形態においては、プリチャージスイッチ７２とチャージスイッチ７３とは、同時にオン状態とならないように理想的には排他的にオン／オフされる。

このため、第１の手法としては、駆動制御信号（本例では、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ）を単純にインバータにより論理反転して、プリチャージスイッチ７２及びチャージスイッチ７３の制御を行う手法が挙げられる。

図８は、インバータにより論理反転してプリチャージスイッチ及びチャージスイッチの制御を行う場合の回路構成例の説明図である。
図８において、図４の第１実施形態と同様の部分には、同一の符号を付し、その詳細な説明を援用するものとする。

図８の例においては、プリチャージスイッチ７２の駆動制御信号として、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢを入力している。
また、チャージスイッチ７３の駆動制御信号として、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢをインバータ７４を介して反転して入力している。

この構成によれば、回路構成が単純化できるが、プリチャージスイッチ７２とチャージスイッチ７３の構成によっては、プリチャージスイッチ７２とチャージスイッチ７３が同時にオン状態（閉状態）となるオーバーラップが発生して誤動作する可能性があるので、高信頼性が要求されるような用途には適していない。

第２の手法としては、いわゆるノンオーバラップクロック発生回路で、駆動制御信号（本例では、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ）に基づいて、正論理の駆動制御信号及び負論理の駆動制御信号を生成してプリチャージスイッチ７２及びチャージスイッチ７３の制御を行う手法が挙げられる。

図９は、ノンオーバラップクロック発生回路により正論理の駆動制御信号及び負論理の駆動制御信号を生成してプリチャージスイッチ及びチャージスイッチの制御を行う場合の回路構成例の説明図である。
図９において、図４の第１実施形態と同様の部分には、同一の符号を付し、その詳細な説明を援用するものとする。

図９の例においては、ノンオーバラップクロック発生回路の入力として第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢを入力している。

図１０は、ノンオーバラップクロック発生回路の構成例の概要構成ブロック図である。
ノンオーバラップクロック発生回路７５は、一方の入力端子に入力クロック信号φ（矩形パルス信号）が入力され、他方の入力端子に第２遅延クロック信号ｄφ２が入力され、入力クロック信号φと第２遅延クロック信号ｄφ２との論理和の否定をとって第１クロック信号φ１を出力端子から出力する第１ＮＯＲ回路７５Ａと、第１クロック信号φ１が入力端子に入力され、第１クロック信号φ１を所定時間遅延して出力端子から第１遅延クロック信号ｄφ１を出力する第１遅延回路７５Ｂと、入力クロック信号φが入力端子に入力され、入力クロック信号φを反転して反転入力クロック信号／φを出力するインバータ７５Ｃと、一方の入力端子に第１遅延クロック信号ｄφ１が入力され、他方の入力端子に反転入力クロック信号／φが入力され、第１遅延クロック信号ｄφ１と反転入力クロック信号／φとの論理和の否定をとって第２クロック信号φ２を出力端子から出力する第２ＮＯＲ回路７５Ｄと、第２クロック信号φ２を所定時間遅延して出力端子から第２遅延クロック信号ｄφ２を出力する第２遅延回路７５Ｅと、を備えている。

上記構成において、入力クロック信号φの位相と、第２クロック信号φ２の位相と、反転入力クロック信号／φの位相と、第１クロック信号φ１の位相と、は、それぞれ同位相となっている。

図１１は、ノンオーバラップクロック発生回路の出力信号の一例の説明図である。
図１１に示すように、第１クロック信号φ１と第２クロック信号φ２と、は、１／２周期（＝Ｔ／２）毎にオーバーラップすることなく、“Ｈ”レベルとされる。

この構成によれば、回路構成は複雑化するが、プリチャージスイッチ７２とチャージスイッチ７３の構成にかかわらず、プリチャージスイッチ７２とチャージスイッチ７３が同時にオン状態（閉状態）となるオーバーラップが発生しないように構成できるので、信頼性の高い動作を行わせることが可能となる。

次に第１実施形態の動作を説明する。
第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｈ”レベルとなると、プリチャージスイッチ７２は、オン状態となり、高電位側電源ＶＤＤＡによりコンデンサ７１が高電位側電源ＶＤＤＡの電位（あるいは所望の電位）までチャージされる。

そして、コンデンサ７１のチャージが完了する時間が経過すると、プリチャージスイッチ７２は、オフ状態となる。
このとき、ＮチャネルＭＯＳトランジスタ６２は、ゲート端子に“Ｈ”レベルが印加されているため、オン状態（閉状態）となり、ひいては、ＮチャネルＭＯＳトランジスタ２２のゲート端子は“Ｌ”レベルとなり、ＮチャネルＭＯＳトランジスタ２２は、オフ状態（開状態）となっている。

続いて、ＮチャネルＭＯＳトランジスタ２２をオフ状態（開状態）からオン状態（閉状態）に遷移させるために、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとする。

この結果、第２ＰチャネルＭＯＳトランジスタ８２は、オン状態（閉開状態）に遷移を開始し、ＮチャネルＭＯＳトランジスタ６２は、オフ状態（開状態）に遷移を開始する。

この場合において、ＰチャネルＭＯＳトランジスタ８２と高電位側電源ＶＤＤＡとの間には、可変電流源として機能している第１ＰチャネルＭＯＳトランジスタ８１が設けられており、電荷の移動が制限、すなわち、第１ＰチャネルＭＯＳトランジスタ８１及び第２ＰチャネルＭＯＳトランジスタ８３は、実効的に駆動力可変のＰチャネルＭＯＳトランジスタ６１と同様に機能し、駆動力が制限されて、ＮチャネルＭＯＳトランジスタ２２のゲートの電位は、“Ｈ”レベルへ徐々に遷移する。

したがって、ＮチャネルＭＯＳトランジスタ２２が急激にオン状態（閉状態）に遷移することはない。ひいては、後段のパワートランジスタが急激にオン状態（閉状態）に遷移することはなく、貫通電流が流れることもないので消費電力が無駄に大きくなることもない。

そして、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとなることにより、上記動作と並行して、ＮチャネルＭＯＳトランジスタ６２は、オフ状態（開状態）に遷移を開始する。

さらに、チャージスイッチ７３は、オン状態となり、コンデンサ７１にチャージされた電荷は、ＮチャネルＭＯＳトランジスタ２２のゲート端子に移動し、ＮチャネルＭＯＳトランジスタ２２のゲート端子の電位は、一気に上昇して、コンデンサ７１の容量とゲート端子の容量（ゲート容量）との比により、自然とＮチャネルＭＯＳトランジスタ２２の閾値電圧Ｖｔｈの付近の電位となる。

したがって、ＮチャネルＭＯＳトランジスタ２２のゲート電位ＶＧが０ボルトから閾値電圧Ｖｔｈの付近の電位となるまでの期間を短くしつつ、駆動力を制限したい駆動力制限期間（ＮチャネルＭＯＳトランジスタ２２の駆動力を制限したい期間）についてはフィードバック制御を行うこと無く、可変電流源で駆動力制御を行うことができる。

これらの結果、本第１実施形態によれば、被駆動対象であるＮチャネルＭＯＳトランジスタ２２において、ゲート電位ＶＧが０ボルトから閾値電圧Ｖｔｈ近傍の電圧に至るまでの期間を短くしつつ、その後のＮチャネルＭＯＳトランジスタの駆動力を制限することが可能となる。

［１．１］第１実施形態の他の態様
図１２は、第１施形態の他の態様の要部回路構成図である。
図１２において、図４の第１実施形態と同様の部分には同一の符号を付し、その詳細な説明を援用するものとする。
図１２の第１実施形態の他の態様が、図４の第１実施形態と異なる点は、チャージスイッチ７３に代えて、一端がコンデンサ７１の他端（高電位側）に接続され、他端が第１ＰチャネルＭＯＳトランジスタ８１のドレイン端子と、第２ＰチャネルＭＯＳトランジスタ８２のソース端子との接続点に接続されたチャージスイッチ７３Ａを備えた点である。

次に第１実施形態の他の態様の動作を説明する。
この場合において、第１レベルシフト回路２３の出力信号ＶＡ＝“Ｌ”レベルとなるまでの動作及び効果は、第１実施形態と同じであるので、第１レベルシフト回路２３の出力信号ＶＡ＝“Ｌ”レベルとなった以降の動作について説明する。

そして、第１レベルシフト回路２３の出力信号ＶＡ＝“Ｌ”レベルとなることにより、上記動作と並行して、ＮチャネルＭＯＳトランジスタ６２は、オフ状態（開状態）に遷移を開始する。

さらに、チャージスイッチ７３Ａは、オン状態となり、コンデンサ７１にチャージされた電荷は、第２ＰチャネルＭＯＳトランジスタ８２のソース端子及びドレイン端子を介して、ＮチャネルＭＯＳトランジスタ２２のゲート端子に移動し、ＮチャネルＭＯＳトランジスタ２２のゲート端子の電位は、一気に上昇して、コンデンサ７１の容量とゲート端子の容量（ゲート容量）との比により、自然とＮチャネルＭＯＳトランジスタ２２の閾値電圧Ｖｔｈの付近の電位となる。

したがって、ＮチャネルＭＯＳトランジスタ２２のゲート電位ＶＧが０ボルト～閾値電圧Ｖｔｈの付近の電位となるまでの期間を短くしつつ、駆動力を制限したい駆動力制限期間（ＮチャネルＭＯＳトランジスタ２２の駆動力を制限したい期間）についてはフィードバック制御を行うこと無く、可変電流源で駆動力制御を行うことができる。

以上の説明のように、本第１実施形態の他の態様によれば、第１実施形態の効果と同様の効果が得られる。

［２］第２実施形態
図１３Ａは、第２実施形態の要部回路構成図である。
図１３Ａにおいて、図３の第２基本構成説明図と同様の部分には同一の符号を付し、その詳細な説明を援用するものとする。

第２実施形態の構成が、第２基本構成と異なる点は、駆動力可変のＰチャネルＭＯＳトランジスタ６１に代えて、駆動力が一定の第１ＰチャネルＭＯＳトランジスタ８５、ソース端子が第１ＰチャネルＭＯＳトランジスタ８５のドレイン端子に接続され、可変電流源として機能する第２ＰチャネルＭＯＳトランジスタ８６及びソース端子が第２ＰチャネルＭＯＳトランジスタ８６のドレイン端子に接続され、ドレイン端子がＮチャネルＭＯＳトランジスタ６２のドレイン端子に接続され、ゲート端子が低電位側電源ＶＳＳＡに接続された第３ＰチャネルＭＯＳトランジスタ８７を備えた点である。

この場合において、第３ＰチャネルＭＯＳトランジスタ８７は、ドレイン耐圧を向上させて信頼性を向上するために設けられているものであり、必ずしも設ける必要はない。

次に第２実施形態の動作を説明する。
第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｈ”レベルとなると、プリチャージスイッチ７２は、オン状態となり、高電位側電源ＶＤＤＡによりコンデンサ７１が高電位側電源ＶＤＤＡの電位（あるいは所望の電位）までチャージされる。

そして、コンデンサ７１のチャージが完了する時間が経過すると、プリチャージスイッチ７２は、オフ状態となる。
このとき、ＮチャネルＭＯＳトランジスタ６２は、ゲート端子に“Ｈ”レベルが印加されているため、オン状態（閉状態）となり、ひいては、ＮチャネルＭＯＳトランジスタ２２のゲート端子は“Ｌ”レベルとなり、ＮチャネルＭＯＳトランジスタ２２は、オフ状態（開状態）となっている。

続いて、ＮチャネルＭＯＳトランジスタ２２をオフ状態（開状態）からオン状態（閉状態）に遷移させるために、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとする。
この結果、第１ＰチャネルＭＯＳトランジスタ８５は、オン状態（閉状態）に遷移を開始し、ＮチャネルＭＯＳトランジスタ６２は、オフ状態（開状態）に遷移を開始する。

この場合において、第１ＰチャネルＭＯＳトランジスタ８５と第３ＰチャネルＭＯＳトランジスタ８７との間には、可変電流源として機能している第２ＰチャネルＭＯＳトランジスタ８６が設けられており、電荷の移動が制限、すなわち、第１ＰチャネルＭＯＳトランジスタ８５及び第２ＰチャネルＭＯＳトランジスタ８６は、実効的に駆動力可変のＰチャネルＭＯＳトランジスタ６１と同様に機能し、駆動力が制限されて、ＮチャネルＭＯＳトランジスタ２２のゲートの電位は、“Ｈ”レベルへ徐々に遷移する。

したがって、ＮチャネルＭＯＳトランジスタ２２が急激にオン状態（閉状態）に遷移することはない。ひいては、後段のパワートランジスタが急激に遷移することはなく、貫通電流が流れることもないので消費電力が無駄に大きくなることもない。

そして、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとなることにより、上記動作と並行して、ＮチャネルＭＯＳトランジスタ６２は、オフ状態（開状態）に遷移を開始する。

さらに、チャージスイッチ７３は、オン状態となり、コンデンサ７１にチャージされた電荷は、ＮチャネルＭＯＳトランジスタ２２のゲート端子に移動し、ＮチャネルＭＯＳトランジスタ２２のゲート端子の電位は、一気に上昇して、コンデンサ７１の容量とゲート端子の容量（ゲート容量）との比により、自然とＮチャネルＭＯＳトランジスタ２２の閾値電圧Ｖｔｈの付近の電位となる。

したがって、ＮチャネルＭＯＳトランジスタ２２のゲート電位ＶＧが０ボルトから閾値電圧Ｖｔｈの付近の電位となるまでの期間を短くしつつ、駆動力を制限したい駆動力制限期間（ＮチャネルＭＯＳトランジスタ２２の駆動力を制限したい期間）についてはフィードバック制御を行うこと無く、可変電流源で駆動力制御を行うことができる。
これらの結果、本第２実施形態によれば、第１実施形態の効果に加えて、ドレイン耐圧を向上させて信頼性の向上が図れる。

［２．１］第２実施形態の他の態様
図１３Ｂは、第２施形態の他の態様の要部回路構成図である。
図１３Ｂにおいて、図１３Ａの第２実施形態と同様の部分には同一の符号を付し、その詳細な説明を援用するものとする。
図１３Ｂの第２実施形態の他の態様が、図１３Ａの第２実施形態と異なる点は、チャージスイッチ７３に代えて、一端がコンデンサ７１の他端（高電位側）に接続され、他端が
第２ＰチャネルＭＯＳトランジスタ８６のドレイン端子と、第３ＰチャネルＭＯＳトランジスタ８７のソース端子との接続点に接続されたチャージスイッチ７３Ａを備えた点である。

次に第２実施形態の他の態様の動作を説明する。
この場合において、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとなるまでの動作及び効果は、第２実施形態と同じであるので、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＡ＝“Ｌ”レベルとなった以降の動作について説明する。

そして、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとなることにより、上記動作と並行して、ＮチャネルＭＯＳトランジスタ６２は、オフ状態（開状態）に遷移を開始する。

さらに、チャージスイッチ７３Ａは、オン状態となり、コンデンサ７１にチャージされた電荷は、第３ＰチャネルＭＯＳトランジスタ８７のソース端子及びドレイン端子を介して、ＮチャネルＭＯＳトランジスタ２２のゲート端子に移動し、ＮチャネルＭＯＳトランジスタ２２のゲート端子の電位は、一気に上昇して、コンデンサ７１の容量とゲート端子の容量（ゲート容量）との比により、自然とＮチャネルＭＯＳトランジスタ２２の閾値電圧Ｖｔｈの付近の電位となる。

したがって、ＮチャネルＭＯＳトランジスタ２２のゲート電位ＶＧが０ボルト～閾値電圧Ｖｔｈの付近の電位となるまでの期間を短くしつつ、駆動力を制限したい駆動力制限期間（ＮチャネルＭＯＳトランジスタ２２の駆動力を制限したい期間）についてはフィードバック制御を行うこと無く、可変電流源で駆動力制御を行うことができる。

以上の説明のように、本第２実施形態の他の態様によれば、第２実施形態の効果と同様に第１実施形態の効果に加えて、ドレイン耐圧を向上させて信頼性の向上が図れる。

［３］第３実施形態
図１４Ａは、第３施形態の要部回路構成図である。
図１４Ａにおいて、図３の第２基本構成説明図と同様の部分には同一の符号を付し、その詳細な説明を援用するものとする。
第３実施形態の構成が、第２基本構成と異なる点は、駆動力可変のＰチャネルＭＯＳトランジスタ６１に代えて、可変電流源として機能する第１ＰチャネルＭＯＳトランジスタ９１と、第１ＰチャネルＭＯＳトランジスタ９１に直列に接続された第２ＰチャネルＭＯＳトランジスタ９２と、第２ＰチャネルＭＯＳトランジスタ９２に直列に接続され、ソース端子がＮチャネルＭＯＳトランジスタ６２のドレイン端子に接続され、ゲート端子が低電位側電源ＶＳＳＡに接続された第３ＰチャネルＭＯＳトランジスタ９３を備えた点である。

この場合において、第３ＰチャネルＭＯＳトランジスタ９３は、ドレイン耐圧を向上させて信頼性を向上するために設けられているものであり、必ずしも設ける必要はない。

次に第３実施形態の動作を説明する。
第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｈ”レベルとなると、プリチャージスイッチ７２は、オン状態となり、高電位側電源ＶＤＤＡによりコンデンサ７１が高電位側電源ＶＤＤＡの電位（あるいは所望の電位）までチャージされる。

そして、コンデンサ７１のチャージが完了する時間が経過すると、プリチャージスイッチ７２は、オフ状態となる。

このとき、ＮチャネルＭＯＳトランジスタ６２は、ゲート端子に“Ｈ”レベルが印加されているため、オン状態（閉状態）となり、ひいては、ＮチャネルＭＯＳトランジスタ２２のゲート端子は“Ｌ”レベルとなり、ＮチャネルＭＯＳトランジスタ２２は、オフ状態（開状態）となっている。

続いて、ＮチャネルＭＯＳトランジスタ２２をオフ状態（開状態）からオン状態（閉状態）に遷移させるために、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとする。
この結果、第２ＰチャネルＭＯＳトランジスタ９２は、オン状態（閉開状態）に遷移を開始し、ＮチャネルＭＯＳトランジスタ６２は、オフ状態（開状態）に遷移を開始する。

この場合において、高電位側電源ＶＤＤＡと第２ＰチャネルＭＯＳトランジスタ９２との間には、可変電流源として機能している第１ＰチャネルＭＯＳトランジスタ９１が設けられており、電荷の移動が制限される。

すなわち、第１ＰチャネルＭＯＳトランジスタ９１及び第２ＰチャネルＭＯＳトランジスタ９２は、実効的に駆動力可変のＰチャネルＭＯＳトランジスタ６１と同様に機能し、駆動力が制限されて、ＮチャネルＭＯＳトランジスタ２２のゲートの電位は、“Ｈ”レベルへ徐々に遷移することとなる。

これにより、ＮチャネルＭＯＳトランジスタ２２が急激にオン状態（閉状態）に遷移することはない。ひいては、ＮチャネルＭＯＳトランジスタ２２の後段のパワートランジスタが急激に遷移することはなく、アッパーアーム及びロアアームを構成している二つのパワートランジスタが同時にオン状態（閉状態）となることがなく、貫通電流が流れることもないので消費電力が無駄に大きくなることもない。

そして、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとなることにより、上記動作と並行して、ＮチャネルＭＯＳトランジスタ６２は、オフ状態（開状態）に遷移を開始する。

さらに、チャージスイッチ７３は、オン状態となり、コンデンサ７１にチャージされた電荷は、ＮチャネルＭＯＳトランジスタ２２のゲート端子に移動し、ＮチャネルＭＯＳトランジスタ２２のゲート端子の電位は、一気に上昇して、コンデンサ７１の容量とゲート端子の容量（ゲート容量）との比により、自然とＮチャネルＭＯＳトランジスタ２２の閾値電圧Ｖｔｈの付近の電位となる。

したがって、ＮチャネルＭＯＳトランジスタ２２のゲート電位ＶＧが０ボルト～閾値電圧Ｖｔｈの付近の電位となるまでの期間を短くしつつ、駆動力を制限したい駆動力制限期間（ＮチャネルＭＯＳトランジスタ２２の駆動力を制限したい期間）についてはフィードバック制御を行うこと無く、可変電流源で駆動力制御を行うことができる。
以上の説明のように、本第３実施形態によれば、第２実施形態の効果と同様の効果が得られる。
［３．１］第３実施形態の他の態様
図１４Ｂは、第３施形態の他の態様の要部回路構成図である。
図１４Ｂにおいて、図１４Ａの第３実施形態と同様の部分には同一の符号を付し、その詳細な説明を援用するものとする。
図１４Ｂの第３実施形態の他の態様が、図１４Ａの第３実施形態と異なる点は、チャージスイッチ７３に代えて、一端がコンデンサ７１の他端（高電位側）に接続され、他端が第２ＰチャネルＭＯＳトランジスタ９２のドレイン端子と第３ＰチャネルＭＯＳトランジスタ９３のソース端子との接続点に接続されたチャージスイッチ７３Ｂを備えた点である。

次に第３実施形態の他の態様の動作を説明する。
この場合において、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとなるまでの動作及び効果は、第３実施形態と同じであるので、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとなった以降の動作について説明する。

そして、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとなることにより、上記動作と並行して、ＮチャネルＭＯＳトランジスタ６２は、オフ状態（開状態）に遷移を開始する。

さらに、チャージスイッチ７３Ｂは、オン状態となり、コンデンサ７１にチャージされた電荷は、第３ＰチャネルＭＯＳトランジスタ９３のソース端子及びドレイン端子を介して、ＮチャネルＭＯＳトランジスタ２２のゲート端子に移動し、ＮチャネルＭＯＳトランジスタ２２のゲート端子の電位は、一気に上昇して、コンデンサ７１の容量とゲート端子の容量（ゲート容量）との比により、自然とＮチャネルＭＯＳトランジスタ２２の閾値電圧Ｖｔｈの付近の電位となる。

したがって、ＮチャネルＭＯＳトランジスタ２２のゲート電位ＶＧが０ボルト～閾値電圧Ｖｔｈの付近の電位となるまでの期間を短くしつつ、駆動力を制限したい駆動力制限期間（ＮチャネルＭＯＳトランジスタ２２の駆動力を制限したい期間）についてはフィードバック制御を行うこと無く、可変電流源で駆動力制御を行うことができる。
以上の説明のように、本第３実施形態の他の態様によれば、第３実施形態と同様に第２実施形態の効果と同様の効果が得られる。

［３．２］第３実施形態のさらに他の態様
図１４Ｃは、第３施形態のさらに他の態様の要部回路構成図である。
図１４Ｃにおいて、図１４Ａの第３実施形態と同様の部分には同一の符号を付し、その詳細な説明を援用するものとする。
図１４Ｃの第３実施形態のさらに他の態様が、図１４Ａの第３実施形態と異なる点は、チャージスイッチ７３に代えて、一端がコンデンサ７１の他端（高電位側）に接続され、他端が第１ＰチャネルＭＯＳトランジスタ９１のドレイン端子と第２ＰチャネルＭＯＳトランジスタ９２のソース端子との接続点に接続されたチャージスイッチ７３Ｃを備えた点である。
この場合において、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとなるまでの動作及び効果は、第３実施形態と同じであるので、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとなった以降の動作について説明する。

第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとなることにより、上記動作と並行して、ＮチャネルＭＯＳトランジスタ６２は、オフ状態（開状態）に遷移を開始する。

さらに、チャージスイッチ７３Ｃは、オン状態となり、コンデンサ７１にチャージされた電荷は、第２ＰチャネルＭＯＳトランジスタ９２のソース端子、ドレイン端子、第３ＰチャネルＭＯＳトランジスタ９３のソース端子及びドレイン端子を介して、ＮチャネルＭＯＳトランジスタ２２のゲート端子に移動し、ＮチャネルＭＯＳトランジスタ２２のゲート端子の電位は、一気に上昇して、コンデンサ７１の容量とゲート端子の容量（ゲート容量）との比により、自然とＮチャネルＭＯＳトランジスタ２２の閾値電圧Ｖｔｈの付近の電位となる。

したがって、ＮチャネルＭＯＳトランジスタ２２のゲート電位ＶＧが０ボルト～閾値電圧Ｖｔｈの付近の電位となるまでの期間を短くしつつ、駆動力を制限したい駆動力制限期間（ＮチャネルＭＯＳトランジスタ２２の駆動力を制限したい期間）についてはフィードバック制御を行うこと無く、可変電流源で駆動力制御を行うことができる。
以上の説明のように、本第３実施形態のさらに他の態様によれば、第３実施形態と同様に第２実施形態の効果と同様の効果が得られる。

［４］第４実施形態
図１５Ａは、第４施形態の要部回路構成図である。
図１５Ａにおいて、図３の第２基本構成説明図と同様の部分には同一の符号を付し、その詳細な説明を援用するものとする。

第４実施形態の構成が、第２基本構成と異なる点は、駆動力可変のＰチャネルＭＯＳトランジスタ６１に代えて、ゲート端子に高電位側電源ＶＤＤＡあるいは低電位側電源ＶＳＳＡのいずれかが切り替え可能に接続され、切替式の可変電流源として機能する第１ＰチャネルＭＯＳトランジスタ９５と、第１ＰチャネルＭＯＳトランジスタ９５と並列に接続され、ゲート端子に高電位側電源ＶＤＤＡあるいは低電位側電源ＶＳＳＡのいずれかが切り替え可能に接続され、切替式の可変電流源として機能する第２ＰチャネルＭＯＳトランジスタ９６と、第１ＰチャネルＭＯＳトランジスタ９５のドレイン端子及び第２ＰチャネルＭＯＳトランジスタ９６のドレイン端子にソース端子が接続され、ドレイン端子がＮチャネルＭＯＳトランジスタ６２のドレイン端子に接続され、ゲート端子に第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢが入力される第３ＰチャネルＭＯＳトランジスタ９７を備えた点である。

以上の説明においては、切替式の可変電流源として機能する第１ＰチャネルＭＯＳトランジスタ９５と並列に第２ＰチャネルＭＯＳトランジスタ９６を設けていたが、これに代えて、３個以上のＰチャネルＭＯＳトランジスタ（少なくとも一つは、可変電流源として機能するＰチャネルＭＯＳトランジスタ）を並列に接続する構成を採ることも可能である。この構成によれば、より多段階に電荷移動を制限でき、駆動力制限をよりきめ細やかに制御することができる。

次に第４実施形態の動作を説明する。
この場合において、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｈ”レベルとなると、プリチャージスイッチ７２は、オン状態となり、高電位側電源ＶＤＤＡによりコンデンサ７１が高電位側電源ＶＤＤＡの電位（あるいは所望の電位）までチャージされる。
そして、コンデンサ７１のチャージが完了する時間が経過すると、プリチャージスイッチ７２は、オフ状態となる。

このとき、ＮチャネルＭＯＳトランジスタ６２は、ゲート端子に“Ｈ”レベルが印加されているため、オン状態（閉状態）となり、ひいては、ＮチャネルＭＯＳトランジスタ２２のゲート端子は“Ｌ”レベルとなり、ＮチャネルＭＯＳトランジスタ２２は、オフ状態（開状態）となっている。

続いて、ＮチャネルＭＯＳトランジスタ２２をオフ状態（開状態）からオン状態（閉状態）に遷移させるために、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとする。
この結果、第２ＰチャネルＭＯＳトランジスタ９６は、オン状態（閉状態）に遷移を開始し、ＮチャネルＭＯＳトランジスタ６２は、オフ状態（開状態）に遷移を開始する。

この場合において、高電位側電源ＶＤＤＡと第３ＰチャネルＭＯＳトランジスタ９７との間には、切替式の可変電流源として機能している第１ＰチャネルＭＯＳトランジスタ９５及び第２ＰチャネルＭＯＳトランジスタ９６が設けられており、第１ＰチャネルＭＯＳトランジスタ９５及び第２ＰチャネルＭＯＳトランジスタ９６のうち、いずれか一方のゲート端子に高電位側電源ＶＤＤＡが接続されて、ゲート端子が“Ｈ”レベルとなっているる場合には、当該ＰチャネルＭＯＳトランジスタは、オフ状態（開状態）となるので、第１ＰチャネルＭＯＳトランジスタ９５及び第２ＰチャネルＭＯＳトランジスタ９６の双方がオン状態（閉状態）とされる通常動作状態と比較して電荷の移動が制限される。

すなわち、第１ＰチャネルＭＯＳトランジスタ９５あるいは第２ＰチャネルＭＯＳトランジスタ９２のいずれか一方と、第３ＰチャネルＭＯＳトランジスタ９７とは、実効的に駆動力可変のＰチャネルＭＯＳトランジスタ６１と同様に機能する。
この結果、駆動力が制限されて、ＮチャネルＭＯＳトランジスタ２２のゲートの電位は、“Ｈ”レベルへ徐々に遷移することとなる。

これにより、ＮチャネルＭＯＳトランジスタ２２が急激にオン状態（閉状態）に遷移することはない。ひいては、ＮチャネルＭＯＳトランジスタ２２の後段のパワートランジスタが急激に遷移することはなく、アッパーアーム及びロアアームを構成している二つのパワートランジスタが同時にオン状態（閉状態）となることがなく、貫通電流が流れることもないので消費電力が無駄に大きくなることもない。

そして、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとなることにより、上記動作と並行して、ＮチャネルＭＯＳトランジスタ６２は、オフ状態（開状態）に遷移を開始する。

さらに、チャージスイッチ７３は、オン状態となり、コンデンサ７１にチャージされた電荷は、ＮチャネルＭＯＳトランジスタ２２のゲート端子に移動し、ＮチャネルＭＯＳトランジスタ２２のゲート端子の電位は、一気に上昇して、コンデンサ７１の容量とゲート端子の容量（ゲート容量）との比により、自然とＮチャネルＭＯＳトランジスタ２２の閾値電圧Ｖｔｈの付近の電位となる。

したがって、ＮチャネルＭＯＳトランジスタ２２のゲート電位ＶＧが０ボルトから閾値電圧Ｖｔｈの付近の電位となるまでの期間を短くしつつ、駆動力を制限したい駆動力制限期間（ＮチャネルＭＯＳトランジスタ２２の駆動力を制限したい期間）についてはフィードバック制御を行うこと無く、可変電流源で駆動力制御を行うことができる。
以上の説明のように、本第４実施形態によっても、第１実施形態の効果と同様の効果が得られる。

［４．１］第４施形態の他の態様
図１５Ｂは、第４施形態の他の態様の要部回路構成図である。
図１５Ｂにおいて、図１５Ａの第４実施形態と同様の部分には同一の符号を付し、その詳細な説明を援用するものとする。
図１５Ｂの第４実施形態の他の態様が、図１５Ａの第４実施形態と異なる点は、チャージスイッチ７３に代えて、一端がコンデンサ７１の他端（高電位側）に接続され、他端が第２ＰチャネルＭＯＳトランジスタ９６のドレイン端子と第３ＰチャネルＭＯＳトランジスタ９７のソース端子との接続点に接続されたチャージスイッチ７３Ｄを備えた点である。

次に第４実施形態の他の態様の動作を説明する。
この場合において、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとなるまでの動作及び効果は、第４実施形態と同じであるので、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとなった以降の動作について説明する。

第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとなることにより、上記動作と並行して、ＮチャネルＭＯＳトランジスタ６２は、オフ状態（開状態）に遷移を開始する。

さらに、チャージスイッチ７３Ｄは、オン状態となり、コンデンサ７１にチャージされた電荷は、第３ＰチャネルＭＯＳトランジスタ９７のソース端子及びドレイン端子を介して、ＮチャネルＭＯＳトランジスタ２２のゲート端子に移動し、ＮチャネルＭＯＳトランジスタ２２のゲート端子の電位は、一気に上昇して、コンデンサ７１の容量とゲート端子の容量（ゲート容量）との比により、自然とＮチャネルＭＯＳトランジスタ２２の閾値電圧Ｖｔｈの付近の電位となる。

したがって、ＮチャネルＭＯＳトランジスタ２２のゲート電位ＶＧが０ボルトから閾値電圧Ｖｔｈの付近の電位となるまでの期間を短くしつつ、駆動力を制限したい駆動力制限期間（ＮチャネルＭＯＳトランジスタ２２の駆動力を制限したい期間）についてはフィードバック制御を行うこと無く、可変電流源で駆動力制御を行うことができる。
したがって、本第４実施形態の他の態様によっても、第１実施形態の効果と同様の効果が得られる。

［５］第１実施形態～第４実施形態の変形例
［５．１］第１変形例
以上の説明においては、被制御対象のトランジスタのゲート電位ＶＧが０ボルトから閾値電圧Ｖｔｈに至るまでの時間ＴＤについては、調整することはしていなかったが、本第１変形例は、時間ＴＤを調整する場合のものである。

図１６は、実施形態の第１変形例の説明図である。
被制御対象のトランジスタのゲート電位ＶＧが０ボルトから閾値電圧Ｖｔｈに至るまでの時間ＴＤを可変とする手法としては、コンデンサにチャージする電荷Ｑを調整することが考えられ、例えば、以下の三つの手法が考えられる。

第１の手法としては、プリチャージ対象のコンデンサ７１にプリチャージスイッチ７２を介して接続する電源を可変電圧源で構成することが考えられる。
この構成によれば、可変電圧源の電圧を可能な範囲で高くすることにより、時間ＴＤをより短くすることができる。

また第２の手法としては、プリチャージ対象のコンデンサ７１を可変容量コンデンサで構成することが考えられる。
この構成によれば、可変容量コンデンサの容量を可能な範囲で大きくすることで時間ＴＤをより短くすることができる。

なお、図１６では、第１の手法及び第２の手法の双方を組み合わせているが、いずれか一方でも同様の効果が得られる。
また、第３の手法としては、プリチャージスイッチあるいはチャージスイッチの電流容量（電荷移動容量）を可変とし、電流容量を大きくすることで、時間ＴＤをより短くすることができる。

図１７は、第２の手法で時間ＴＤを調整する場合の第１具体例の説明図である。
図１７に示すように、一方の入力端子に第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢが入力され、他方の入力端子に対応するいずれかのコンデンサのイネーブル信号Ｅｎｘ（ｘ＝１，２，…）が入力され、“Ｈ”レベルの出力信号及び“Ｈ”レベルのイネーブル信号が入力された場合に対応するプリチャージスイッチ７２ｘ（ｘ＝１，２，…）をオン状態として、対応するコンデンサＣｘ（ｘ＝１，２，…）を高電位側電源ＶＤＤＢに接続させるＡＮＤ回路Ａｘ（ｘ＝１，２，…）を備えている。
この結果、高電位側電源ＶＤＤＢに同時に接続されたコンデンサの合成容量を変更することで複数の容量固定のコンデンサを可変容量コンデンサとして機能させている。
すなわち、可変容量コンデンサの容量を大きくすればするほど、時間ＴＤを短くすることが可能となる。
この場合において、各コンデンサＣｘ（ｘ＝１，２，…）に対応づけて、プリチャージスイッチ７２－ｘ（ｘ＝１，２，…）及びチャージスイッチ７３－ｘ（ｘ＝１，２，…）が設けられている。

図１８は、第２の手法で時間ＴＤを調整する場合の第２具体例の説明図である。
図１８に示すように、本第２具体例では、コンデンサ７１のチャージ電圧を基準電圧ＶＲＥＦと比較して、比較結果信号を出力するコンパレータ１５１と、一方の入力端子に第１レベルシフト回路２３の出力信号ＶＡが入力され、他方の入力端子にコンパレータ１５１の比較結果信号が入力されて両者の論理積をとるＡＮＤ回路１５２と、を備え、ＡＮＤ回路１５２の出力結果に基づいて、コンデンサ７１の電圧が設定した基準電圧ＶＲＥＦを超えたら、プリチャージスイッチ７２をオフにすることで、実効的にコンデンサの容量を基準電圧ＶＲＥＦに対応させ、基準電圧ＶＲＥＦを変更することでコンデンサの容量を実効的に可変としている。

図１９は、被制御対象のトランジスタのゲート電位ＶＧが０ボルトから閾値電圧Ｖｔｈに至るまでの時間ＴＤを可変とするための説明図である。
すなわち、実効的なコンデンサＣ１の容量を大きくすればするほど、図１９に示すように、時間ＴＤを短くすることが可能となる。

より詳細には、本第２具体例によれば、駆動力が小さい従来例と同様の波形ＷＬの場合の時間ＴＤと比較して、波形Ｗに示すように、時間ＴＤを短くすることができる。
さらに駆動力が大きい波形ＷＨの場合と比較して駆動力を確実に抑制して、後段の被制御トランジスタの動作を抑制して、消費電力の増加、信頼性の低下を抑制することができる。

図２０は、第２の手法で時間ＴＤを調整する場合の第３具体例の説明図である。
図２０に示すように、本第３具体例では、第２具体例のプリチャージスイッチを制御するＡＮＤ回路１５２に代えて、プリチャージスイッチを制御するタイマ１５５を備え、タイマ１５５の入力端子に第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢを入力し、出力信号ＶＢの立ち上がりを検出して、プリチャージスイッチ７２をオン状態とする。

そして、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢが“Ｈ”レベルの状態で設定した時間を超えるか、あるいは、出力信号ＶＢが“Ｌ”レベルとなった場合に、プリチャージスイッチ７２をオフとすることで、実効的にコンデンサＣ１を可変容量コンデンサとして機能させる。

本第３具体例においても、第２具体例において、図１９に示した様に、駆動力が小さい従来例と同様の波形ＷＬの場合の時間ＴＤと比較して、波形Ｗに示すように、時間ＴＤを短くすることができる。
さらに駆動力が大きい波形ＷＨの場合と比較して駆動力を確実に抑制して、後段の被制御トランジスタの動作を抑制して、消費電力の増加、信頼性の低下を抑制することができる。

図２１は、第３の手法で時間ＴＤを調整する場合の具体例の説明図である。
図２１に示すように、プリチャージスイッチ７２に代えて、電流容量可変のプリチャージスイッチ７２Ｘを設け、あるいは、チャージスイッチ７３に代えて電流容量可変のチャージスイッチ７３Ｘを設け、実効的なプリチャージ電圧あるいはチャージ電圧を可変とすることで時間ＴＤを可変とすることができる。

第３の手法で時間ＴＤを調整する具体例の場合も、第２具体例において、図１９に示した様に、駆動力が小さい従来例と同様の波形ＷＬの場合の時間ＴＤと比較して、波形Ｗに示すように、時間ＴＤを短くすることができる。
さらに駆動力が大きい波形ＷＨの場合と比較して駆動力を確実に抑制して、後段の被制御トランジスタの動作を抑制して、消費電力の増加、信頼性の低下を抑制することができる。

［５．２］第２変形例
以上の説明においては、被制御トランジスタがノーマリーオフ素子を用いた場合について説明したが、本第２変形例は、出力トランジスタである被制御トランジスタとしてノーマリーオン素子を用いた場合のものである。

図２２は、被制御トランジスタとして閾値電圧Ｖｔｈが負の値を有するノーマリーオンである素子が用いられ、かつ、ゲート耐圧がドレイン耐圧と等しい場合のＭＯＳＦＥＴを利用した場合の具体例の説明図である。

図２２の例においては、ＮチャネルＭＯＳトランジスタ２２に代えて、ノーマリーオン素子であるＮチャネルＭＯＳトランジスタ２２Ａが用いられている。この場合において、ドレイン端子が高電位側電源ＶＤＤＡに接続され、ドレイン端子がＮチャネルＭＯＳトランジスタ２２Ａのゲート端子に接続され、ゲート端子に第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢが入力され、駆動力可変のＰチャネルＭＯＳトランジスタ６１及びドレイン端子がＮチャネルＭＯＳトランジスタ２２Ａのゲート端子に接続され、ソース端子が低電位側電源ＶＳＳＡに接続され、ゲート端子に第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢが入力されたＮチャネルＭＯＳトランジスタ６２は、ゲート耐圧がドレイン耐圧と同等（等しい）トランジスタを用いているものとする。

そして、ＮチャネルＭＯＳトランジスタ２２Ａのソース端子には、低耐圧ＮチャネルＭＯＳトランジスタ１０１のドレイン端子が接続されている。
さらに低耐圧ＮチャネルＭＯＳトランジスタ１０１のソース端子には、高電位側電源ＶＤＤＡに基づいて駆動電力を供給する駆動電源Ｖが接続されている。
この場合において、低電位側電源ＶＳＳＡは、負電圧とされ、第２の高電位側電源ＶＤＤＢの電位は、ＮチャネルＭＯＳトランジスタ２２Ａの閾値電圧Ｖｔｈ（＜０Ｖ）より高い電位とされている。

ここで、第２変形例の動作を説明する。
第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｈ”レベルとなると、プリチャージスイッチ７２は、オン状態となり、第２の高電位側電源ＶＤＤＢによりコンデンサ７１が高電位側電源ＶＤＤＢの電位（あるいは所望の電位）までチャージされる。

そして、コンデンサ７１のチャージが完了する時間が経過すると、プリチャージスイッチ７２は、オフ状態となる。
このとき、ＮチャネルＭＯＳトランジスタ６２は、ゲート端子に“Ｈ”レベルが印加されているため、オン状態（閉状態）となり、ひいては、ＮチャネルＭＯＳトランジスタ２２Ａのゲート端子は“Ｌ”レベル（＝ＶＳＳＡ）となり、ＮチャネルＭＯＳトランジスタ２２Ａは、オフ状態（開状態）となっている。

続いて、ＮチャネルＭＯＳトランジスタ２２Ａをオフ状態（開状態）からオン状態（閉状態）に遷移させるために、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとする。

この結果、第２ＰチャネルＭＯＳトランジスタ９２は、オン状態（閉開状態）に遷移を開始し、ＮチャネルＭＯＳトランジスタ６２は、オフ状態（開状態）に遷移を開始する。
またＰチャネルＭＯＳトランジスタ６１は、オン状態に遷移を開始する。

この場合において、ＰチャネルＭＯＳトランジスタ６１は、可変電流源として機能しており、電荷の移動が制限される。
この結果、駆動力が制限されて、ＮチャネルＭＯＳトランジスタ２２Ａのゲートの電位は、“Ｈ”レベルへ徐々に遷移することとなる。

これにより、ＮチャネルＭＯＳトランジスタ２２Ａが急激にオン状態（閉状態）に遷移することはない。ひいては、ＮチャネルＭＯＳトランジスタ２２Ａの後段のパワートランジスタが急激に遷移することはなく、アッパーアーム及びロアアームを構成している二つのパワートランジスタが同時にオン状態（閉状態）となることがなく、貫通電流が流れることもないので消費電力が無駄に大きくなることもない。

そして、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとなることにより、上記動作と並行して、ＮチャネルＭＯＳトランジスタ６２は、オフ状態（開状態）に遷移を開始する。

さらに、チャージスイッチ７３は、オン状態となり、コンデンサ７１にチャージされた電荷は、ＮチャネルＭＯＳトランジスタ２２Ａのゲート端子に移動し、ＮチャネルＭＯＳトランジスタ２２Ａのゲート端子の電位は、一気に上昇して、コンデンサ７１の容量とゲート端子の容量（ゲート容量）との比により、自然とＮチャネルＭＯＳトランジスタ２２Ａの閾値電圧Ｖｔｈの付近の電位となる。

したがって、ＮチャネルＭＯＳトランジスタ２２Ａのゲート電位ＶＧが低電位側電源ＶＳＳＡの電位より高い閾値電圧Ｖｔｈの付近の電位となるまでの期間を短くしつつ、駆動力を制限したい駆動力制限期間（ＮチャネルＭＯＳトランジスタ２２Ａの駆動力を制限したい期間）についてはフィードバック制御を行うこと無く、可変電流源で駆動力制御を行うことができる。
そして、駆動力制限期間が経過すると、ＮチャネルＭＯＳトランジスタ２２Ａはオン状態に移行し、低耐圧ＮチャネルＭＯＳトランジスタ１０１のドレイン端子を介してソース端子に電流が流れ、出力端子ＯＵＴの電位は“Ｌ”レベルとなる。
したがって、本第２変形例によっても、第１実施形態の効果と同様の効果が得られる。

［５．３］第３変形例
上記第２変形例においては、被制御トランジスタとして閾値電圧Ｖｔｈが負の値を有するノーマリーオンである素子が用いられ、かつ、ゲート耐圧がドレイン耐圧と等しい場合のＭＯＳＦＥＴを利用した場合について説明したが、本第３変形例は、被制御トランジスタとして閾値電圧Ｖｔｈが負の値を有するノーマリーオンである素子が用いられ、かつ、ゲート耐圧がドレイン耐圧に対して非常に低い場合のものである。

図２３は、被制御トランジスタとしてノーマリーオンである素子が用いられ、かつ、ゲート耐圧がドレイン耐圧に対して非常に低い場合の具体例の説明図である。
図２３において、図２２の第２変形例と同様の部分には、同一の符号を付すものとする。

この場合において、駆動力可変のＰチャネルＭＯＳトランジスタ６１は、ソース端子が高電位側電源ＶＤＤＡに接続され、ドレイン端子がＮチャネルＭＯＳトランジスタ２２Ａのゲート端子に接続され、ゲート端子に第１レベルシフト回路２３の出力信号ＶＡに代えて、駆動力可変のＰチャネルＭＯＳトランジスタ６１のゲート端子にＮチャネルＭＯＳトランジスタ２２Ａのゲート端子の耐圧（ゲート耐圧）に相当する電位を印加するための高電位側電源ＰＷＭＨが接続されている。

同様にＮチャネルＭＯＳトランジスタ６２は、ドレイン端子がＮチャネルＭＯＳトランジスタ２２Ａのゲート端子に接続され、ソース端子が低電位側電源ＶＳＳＡに接続され、ゲート端子に第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢに代えて、ＮチャネルＭＯＳトランジスタ２２Ａのゲート端子の耐圧（ゲート耐圧）に相当する電位を印加するための低電位側電源ＰＷＭＬが接続されている。

本第３変形例の動作は、ＮチャネルＭＯＳトランジスタ２２Ａをオン状態に遷移させる場合に、高電位側電源ＰＷＭＨにより、ＰチャネルＭＯＳトランジスタ６１を介してＮチャネルＭＯＳトランジスタ２２Ａのゲート端子の耐圧（ゲート耐圧）に相当する電位（＝高電位側電源ＶＤＤＡの電位－高電位側電源ＰＷＭＨの電位）がゲート電位として印加され、ＮチャネルＭＯＳトランジスタ２２Ａをオフ状態に遷移させる場合に、低電位側電源ＰＷＭＬにより、ＮチャネルＭＯＳトランジスタ６２を介してＮチャネルＭＯＳトランジスタ２２Ａのゲート端子の耐圧（ゲート耐圧）に相当する電位（＝低電位側電源ＶＳＳＡの電位＋低電位側電源ＰＷＭＬの電位）がゲート電位として印加される以外は、第２変形例と同様である。
したがって、本第３変形例によっても、第１実施形態の効果と同様の効果が得られる。

［５．４］第４変形例
図２４は、第４変形例のトランジスタ駆動回路の概要構成ブロック図である。
図２４において、図１と同様の部分には、同一の符号を付すものとする。
トランジスタ駆動回路１０Ａが、図１のトランジスタ駆動回路と異なる点は、上記第２変形例及び第３変形例と同様に、ノーマリーオン素子として構成された高電位側スイッチＳＷＨ（＝出力トランジスタ）と、出力端子ＯＵＴとの間に高電位側低耐圧ＮチャネルＭＯＳトランジスタＬＶＨを設け、高電位側低耐圧ＮチャネルＭＯＳトランジスタＬＶＨのゲート端子に高電位側スイッチＳＷＨのゲート耐圧に対応する電位を印加するために、高電位側電源ＶＨの電位から所定の電位を生成する高電位側電源ＶＬＶＨと、高電位側電源ＶＬＶＨからの電力供給を受けて高電位側低耐圧ＮチャネルＭＯＳトランジスタＬＶＨを駆動する駆動アンプ１０５を備えている点及びノーマリーオン素子として構成された低電位側スイッチＳＷＬ（＝出力トランジスタ）と、出力端子ＯＵＴとの間に低電位側低耐圧ＮチャネルＭＯＳトランジスタＬＶＬを設け、低電位側低耐圧ＮチャネルＭＯＳトランジスタＬＶＬのゲート端子に低電位側スイッチＳＷＬのゲート耐圧に対応する電位を印加するために、低電位側電源ＶＬの電位から所定の電位を生成する低電位側電源ＶＬＶＬと、低電位側電源ＶＬＶＬからの電力供給を受けて低電位側低耐圧ＮチャネルＭＯＳトランジスタＬＶＬを駆動する駆動アンプ１０６を備えている点である。

動作については、第２変形例及び第３変形例と同様である。
したがって、本第４変形例によれば、出力トランジスタとして、ノーマリーオン素子として構成された高電位側スイッチＳＷＨ及び低電位側スイッチＳＷＬを用いた場合でも、第１実施形態の効果と同様の効果が得られる。

［５．５］第５変形例
上記各実施形態及び各変形例においては、遅延時間調整回路を出力トランジスタのゲート端子の電位の制御に用いていたが、出力トランジスタの後段に設けられた被制御トランジスタにおいても、出力トランジスタと同様の問題が生じる虞がある。

このため、本第５変形例は、出力トランジスタのゲート端子の電位制御に加えて、後段の被制御トランジスタのゲート端子の電位制御を行うために第２の遅延時間調整回路を設けたものである。

図２５は、第５変形例のトランジスタ駆動回路の概要構成ブロック図である。
図２５において、トランジスタ駆動回路１０Ｂは、出力トランジスタとしてのＰチャネルＭＯＳトランジスタ１１１と、ソース端子が高電位側電源ＶＤＤＣに接続され、ドレイン端子がＰチャネルＭＯＳトランジスタ１１１のゲート端子に接続され、ゲート端子に第１レベルシフト回路２３の出力信号ＶＡが入力されたＰチャネルＭＯＳトランジスタ１１２と、ドレイン端子がＰチャネルＭＯＳトランジスタ１１１のゲート端子に接続され、ソース端子が低電位側電源ＶＳＳＣに接続され、ゲート端子に第１レベルシフト回路２３の出力信号ＶＡが入力された駆動力可変のＮチャネルＭＯＳトランジスタ１１３と、第１遅延時間調整回路１１４と、を備えている。

ここで、第１遅延時間調整回路１１４は、一端が高電位側電源ＶＤＤＣに接続されたコンデンサ１２１と、一端がコンデンサ１２１の他端に接続され、他端が低電位側電源ＶＳＳＣに接続され、第１レベルシフト回路２３の出力信号ＶＡの反転信号である反転出力信号／ＶＡが制御信号として入力された第１プリチャージスイッチ１２２と、一端がコンデンサ１２１の他端に接続され、他端がＰチャネルＭＯＳトランジスタ１１１のゲート端子に接続され、第１レベルシフト回路２３の出力信号ＶＡが制御信号として入力された第１チャージスイッチ１２３と、入力端子に第１レベルシフト回路２３の出力信号ＶＡが入力され、出力信号ＶＡを反転して反転出力信号／ＶＡとして出力するインバータ１２４と、を備えている。

また、トランジスタ駆動回路１０Ｂは、出力トランジスタとしてのＮチャネルＭＯＳトランジスタ１３１と、ソース端子が高電位側電源ＶＤＤＡに接続され、ドレイン端子がＮチャネルＭＯＳトランジスタ１３１のゲート端子に接続され、ゲート端子に第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢが入力されたＰチャネルＭＯＳトランジスタ１３２と、ドレイン端子がＮチャネルＭＯＳトランジスタ１３１のゲート端子に接続され、ソース端子が低電位側電源ＶＳＳＡに接続され、ゲート端子に第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢが入力されたＮチャネルＭＯＳトランジスタ１３３と、第２遅延時間調整回路１３４と、を備えている。

ここで、第２遅延時間調整回路１３４は、一端が低電位側電源ＶＳＳＡに接続されたコンデンサ１４１と、一端がコンデンサ１４１の他端に接続され、他端が高電位側電源ＶＤＤＣに接続され、反転出力信号／ＶＡが制御信号として入力された第２プリチャージスイッチ１４２と、一端がコンデンサ１４１の他端に接続され、他端が、例えば、後段の被制御トランジスタであるＮチャネルＭＯＳトランジスタ１４５のゲート端子に接続され、第１レベルシフト回路２３の出力信号ＶＡが制御信号として入力された第２チャージスイッチ１４３と、を備えている。

次に第５変形例の動作を説明する。
第１レベルシフト回路２３の出力信号ＶＡ＝“Ｌ”レベルとなると、インバータ１２４は、出力信号ＶＡを反転して反転出力信号／ＶＡ＝“Ｈ”レベルとして第１プリチャージスイッチ１２２及び第２プリチャージスイッチ１４２に出力する。

これにより第１プリチャージスイッチ１２２は、オン状態となり、低電位側電源ＶＳＳＣによりコンデンサ１２１が低電位側電源ＶＳＳＣの電位（あるいは所望の電位）までチャージされる。

そして、コンデンサ１２１のチャージが完了すると、第１プリチャージスイッチ１２２は、オフ状態となる。
また、第２プリチャージスイッチ１４２は、オン状態となり、高電位側電源ＶＤＤＡによりコンデンサ１４１が高電位側電源ＶＤＤＡの電位（あるいは所望の電位）までチャージされる。

そして、コンデンサ１４１のチャージが完了すると、第２プリチャージスイッチ１４２は、オフ状態となる。

このとき、ＰチャネルＭＯＳトランジスタ１３２のゲート端子には、“Ｌ”レベルが印加されているためオン状態（閉状態）となり、ＮチャネルＭＯＳトランジスタ１３３のゲート端子には、“Ｌ”レベルが印加されているためオフ状態（開状態）となり、出力トランジスタとしてのＮチャネルＭＯＳトランジスタ１３１は、オン状態となっている。
これらの結果、後段の被制御トランジスタであるＮチャネルＭＯＳトランジスタ１４５はオフ状態（開状態）となっている。

続いて、ＰチャネルＭＯＳトランジスタ１１１をオフ状態（開状態）からオン状態（閉状態）に遷移させ、ひいては、後段の被制御トランジスタであるＮチャネルＭＯＳトランジスタ１４５をオフ状態（開状態）からオン状態（閉状態）に遷移させるために、第１レベルシフト回路２３の出力信号ＶＡ＝“Ｈ”レベルとし、同時に第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｈ”レベルとする。

この結果、ＰチャネルＭＯＳトランジスタ１１２は、オフ状態（開状態）に遷移を開始し、ＮチャネルＭＯＳトランジスタ１１３は、オン状態（閉状態）に遷移を開始する。
このときインバータ１２４の出力信号である反転出力信号／ＶＡは、“Ｌ”レベルとなり、第１プリチャージスイッチ１２２及び第２プリチャージスイッチ１４２は、オフ状態となる。

一方、第１レベルシフト回路２３の出力信号ＶＡ＝“Ｈ”レベルとなっているので、第１チャージスイッチ１２３及び第２チャージスイッチ１４３は、オン状態となる。

この場合において、低電位側電源ＶＳＳＣとＰチャネルＭＯＳトランジスタ１１１のゲート端子との間には、可変電流源として機能しているＮチャネルＭＯＳトランジスタ１１３が設けられているので、電荷の移動が制限される。
この結果、駆動力が制限されて、ＰチャネルＭＯＳトランジスタ１１１のゲートの電位は、“Ｌ”レベルへ徐々に遷移することとなる。

これにより、ＰチャネルＭＯＳトランジスタ１１１が急激にオン状態（閉状態）に遷移することはない。ひいては、ＰチャネルＭＯＳトランジスタ１１１の後段の被制御トランジスタ（パワートランジスタ）１４５が急激に遷移することはなく、アッパーアーム及びロアアームを構成している二つのパワートランジスタが同時にオン状態（閉状態）となることがなく、貫通電流が流れることもないので消費電力が無駄に大きくなることもない。

さらに、第１チャージスイッチ１２３は、オン状態となり、ＰチャネルＭＯＳトランジスタ１１１のゲート端子の電荷は、コンデンサ１２１にディスチャージされて移動し、ＰチャネルＭＯＳトランジスタ１１１のゲート端子の電位は、一気に低下して、コンデンサ１２１の容量とゲート端子の容量（ゲート容量）との比により、自然とＰチャネルＭＯＳトランジスタ１１１の閾値電圧Ｖｔｈの付近の電位となる。

したがって、ＰチャネルＭＯＳトランジスタ１１１のゲート電位ＶＧが高電位側電源ＶＤＤＣから閾値電圧Ｖｔｈの付近の電位となるまでの期間を短くしつつ、駆動力を制限したい駆動力制限期間（ＰチャネルＭＯＳトランジスタ１１１の駆動力を制限したい期間）についてはフィードバック制御を行うこと無く、可変電流源で駆動力制御を行うことができる。

同様に、第１レベルシフト回路２３の出力信号ＶＡ＝“Ｈ”レベルなっているので、第２チャージスイッチ１４３は、オン状態となり、コンデンサ１４１の電荷がＮチャネルＭＯＳトランジスタ１４５のゲート端子に移動し、ＮチャネルＭＯＳトランジスタ１４５のゲート端子の電位は、一気に上昇して、コンデンサ１４１の容量とゲート端子の容量（ゲート容量）との比により、自然とＮチャネルＭＯＳトランジスタ１５１の閾値電圧Ｖｔｈの付近の電位となる。

したがって、ＮチャネルＭＯＳトランジスタ１４５のゲート電位ＶＧが低電位側電源ＶＳＳＡから閾値電圧Ｖｔｈの付近の電位となるまでの期間を短くしつつ、駆動力を制限したい駆動力制限期間（ＮチャネルＭＯＳトランジスタ１５１の駆動力を制限したい期間）についてはフィードバック制御を行うこと無く、可変電流源で駆動力制御を行うことができる。

したがって、ＮチャネルＭＯＳトランジスタ１５１のゲート電位ＶＧが低電位側電源ＶＳＳＡの電圧から閾値電圧Ｖｔｈの付近の電位となるまでの期間を短くしつつ、駆動力を制限したい駆動力制限期間（ＮチャネルＭＯＳトランジスタ１５１の駆動力を制限してさらに後段のトランジスタの動作を抑制したい期間）についてはフィードバック制御を行うこと無く、駆動力制御を行うことができる。
したがって、本第５変形例によっても第１実施形態の効果と同様の効果を、出力トランジスタのみならず、後段の被制御トランジスタについても得られる。

［５．６］第６変形例
上記各実施形態及び各変形例においては、遅延時間調整回路として、プリチャージスイッチ及びチャージスイッチを用いた場合について説明したが、本第６変形例は、プリチャージスイッチ及びチャージスイッチに代えて、チャージポンプを用いた場合のものである。

図２６は、第６変形例のチャージポンプを用いたトランジスタ駆動回路の概要構成ブロック図である。
図２６において、図３の実施形態の第２基本構成説明図と同様の部分には、同一の符号を付すものとする。

図２６において、第１可変増幅器２４は、ソース端子が高電位側電源ＶＤＤＡに接続され、ドレイン端子がＮチャネルＭＯＳトランジスタ２２のゲート端子に接続され、ゲート端子に第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢが入力され、駆動力可変のＰチャネルＭＯＳトランジスタ６１と、ドレイン端子がＮチャネルＭＯＳトランジスタ２２のゲート端子に接続され、ソース端子が低電位側電源ＶＳＳＡに接続され、ゲート端子に第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢが入力されたＮチャネルＭＯＳトランジスタ６２と、を備えている。

また、遅延時間調整回路１６１は、チャージポンプ回路として構成されており、中間電位電源ＶＤＤＥ（＜高電位側電源ＶＤＤＡ）が高電位側電源として接続され、低電位側電源ＶＳＳＥが接続され、入力端子に第３レベルシフト回路１７５の出力信号ＶＣが入力され、出力信号ＶＣを反転して反転出力信号／ＶＣを出力するインバータ１７１と、一端にインバータ１７１の出力端子が接続されたコンデンサ１７２と、アノード端子が中間電位電源ＶＤＤＥが接続され、カソード端子がコンデンサ１７２の他端に接続されたプリチャージダイオード１７３と、アノード端子がプリチャージダイオード１７３のカソード端子に接続され、カソード端子がＮチャネルＭＯＳトランジスタ２２のゲート端子に接続されたチャージダイオード１７４と、を備えている。

次に第６変形例の動作を説明する。
まず、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｈ”レベルとする。
この結果、ＰチャネルＭＯＳトランジスタ６１は、オフ状態（開状態）に遷移を開始し、ＮチャネルＭＯＳトランジスタ６２は、オン状態（閉状態）に遷移を開始する。

上記動作と並行して、インバータ１７１は、出力信号ＶＣを反転して反転出力信号／ＶＣを出力する。

このときのインバータ１７１の出力端子の電位は、低電位側電源ＶＳＳＥの電位となるので、プリチャージダイオード１７３を介してコンデンサ１７２は中間電位電源ＶＤＤＥの電位までチャージされる。
そして、コンデンサ１７２の電位が中間電位電源ＶＤＤＥの電位となると、プリチャージは終了する。

続いて、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとなると、ＰチャネルＭＯＳトランジスタ６１は、オン状態（閉状態）に遷移を開始し、ＮチャネルＭＯＳトランジスタ６２は、オフ状態（開状態）に遷移を開始する。この場合において、ＰチャネルＭＯＳトランジスタ６１は、駆動力が制限されているため、ＮチャネルＭＯＳトランジスタ２２のゲートの電位は、“Ｈ”レベルへ徐々に遷移する。

したがって、ＮチャネルＭＯＳトランジスタ２２が急激にオン状態（閉状態）に遷移することはない。ひいては、後段のパワートランジスタが急激に遷移することはない。

このときのインバータ１７１の出力端子の電位は、中間電位電源ＶＤＤＥの電位とほぼ等しくなる。
一方、コンデンサ１７２の他端の電位は、中間電位電源ＶＤＤＥに、中間電位電源ＶＤＤＥの電位と低電位側電源ＶＳＳＡの電位の差に等しい電圧を加算した電位とほぼ等しくなる。すなわち、コンデンサ１７２の他端の電位≒ＶＤＤＥ＋（ＶＤＤＥ－ＶＳＳＡ）となる。
したがって、コンデンサ１７２にチャージされた電荷は、ＮチャネルＭＯＳトランジスタ２２のゲート端子に供給され、ＮチャネルＭＯＳトランジスタ２２のゲート端子の電位は、一気に上昇し、コンデンサ１７２の容量とＮチャネルＭＯＳトランジスタ２２のゲート端子の容量（ゲート容量）との比により、自然とＮチャネルＭＯＳトランジスタ２２の閾値電圧Ｖｔｈの付近の電位となる。

したがって、ＮチャネルＭＯＳトランジスタ２２のゲート電位ＶＧが低電位側電源ＶＳＳＡの電位から閾値電圧Ｖｔｈの付近の電位となるまでの期間が高速駆動となり、駆動力を制限したい駆動力制限期間（ＮチャネルＭＯＳトランジスタ２２の駆動力を制限したい期間についてはフィードバック制御を行うこと無く、電流源で駆動力制御を行うことができる。

すなわち、本第６変形例によれば、第１実施形態の効果と同様の効果を得ることができる。

［５．７］第７変形例
本第７変形例は、第６変形例と同様に、プリチャージスイッチ及びチャージスイッチに代えて、チャージポンプを用いた場合のものである。

図２７は、第７変形例のチャージポンプを用いたトランジスタ駆動回路の概要構成ブロック図である。
図２７において、図２５の第６変形例と同様の部分には、同一の符号を付すものとする。

図２７において、遅延時間調整回路１６２は、チャージポンプ回路として構成されており、高電位側電源として低電位側電源ＶＳＳＡが接続され、低電位側電源として低電位側電源ＶＳＳＥ（＜低電位側電源ＶＳＳＡ）が接続され、入力端子に第３レベルシフト回路１７５の出力信号ＶＣが入力され、出力信号ＶＣを反転して反転出力信号／ＶＣを出力するインバータ１７１と、一端にインバータ１７１の出力端子が接続されたコンデンサ１７２と、アノード端子が中間電位電源ＶＤＤＥが接続され、カソード端子がコンデンサ１７２の他端に接続されたプリチャージダイオード１８１と、アノード端子がプリチャージダイオード１７３のカソード端子に接続され、カソード端子がＮチャネルＭＯＳトランジスタ２２のゲート端子に接続されたチャージダイオード１８２と、を備えている。

次に第７変形例の動作を説明する。
まず、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｈ”レベルとする。
この結果、ＰチャネルＭＯＳトランジスタ６１は、オフ状態（開状態）に遷移を開始し、ＮチャネルＭＯＳトランジスタ６２は、オン状態（閉状態）に遷移を開始する。

上記動作と並行して、インバータ１７１は、出力信号ＶＣを反転して反転出力信号／ＶＣを出力する。
このときのインバータ１７１の出力端子の電位は、低電位側電源ＶＳＳＥの電位となるので、プリチャージダイオード１８１を介してコンデンサ１７２は高電位側電源としての低電位側電源ＶＳＳＡの電位までチャージされる。

そして、コンデンサ１７２の電位が低電位側電源ＶＳＳＡの電位となると、プリチャージは終了する。

続いて、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとなると、ＰチャネルＭＯＳトランジスタ６１は、オン状態（閉状態）に遷移を開始し、ＮチャネルＭＯＳトランジスタ６２は、オフ状態（開状態）に遷移を開始する。この場合において、ＰチャネルＭＯＳトランジスタ６１は、駆動力が制限されているため、ＮチャネルＭＯＳトランジスタ２２のゲートの電位は、“Ｈ”レベルへ徐々に遷移する。

したがって、ＮチャネルＭＯＳトランジスタ２２が急激にオン状態（閉状態）に遷移することはない。ひいては、後段のパワートランジスタが急激に遷移することはない。

このときのコンデンサ１７２の他端の電位は、低電位側電源ＶＳＳＡの電位に低電位側電源ＶＳＳＡの電位と低電位側電源ＶＳＳＥの電位との差に等しい電圧を加算した電位とほぼ等しくなる。
すなわち、コンデンサ１７２の他端の電位≒ＶＳＳＡ＋（ＶＳＳＡ－ＶＳＳＥ）となる。
したがって、ＮチャネルＭＯＳトランジスタ２２のゲート端子の電位は、一気に上昇し、コンデンサ１７２の容量とＮチャネルＭＯＳトランジスタ２２のゲート端子の容量（ゲート容量）との比により、自然とＮチャネルＭＯＳトランジスタ２２の閾値電圧Ｖｔｈの付近の電位となる。

したがって、ＮチャネルＭＯＳトランジスタ２２のゲート電位ＶＧが低電位側電源ＶＳＳＡの電位から閾値電圧Ｖｔｈの付近の電位となるまでの期間が高速駆動となり、駆動力を制限したい駆動力制限期間（ＮチャネルＭＯＳトランジスタ２２の駆動力を制限したい期間についてはフィードバック制御を行うこと無く、電流源で駆動力制御を行うことができる。

すなわち、本第７変形例によっても、第１実施形態の効果と同様の効果を得ることができる。

［６］第５実施形態
上記各実施形態のゲートドライバの駆動力制限回路においては、容量比で決まる電圧まで高速にチャージし、伝搬遅延を低減することで、ドライバ最終段の高速化に有効であった。
しかしながら駆動する負荷容量（負荷ゲート容量）が大きい場合には、大きな容量を用いる必要があった。
例えば、パワー素子のゲート容量は、１０ｎＦ程度である。
このような場合に外付け容量を用いる方法も考えられるが、外付け部品点数を削減するとともに、外付け容量の寄生インダクタンスを抑制することが望ましく、内蔵可能な部品で構成することが望まれる。

そこで、本第５実施形態においては、大容量の外付け容量に代えて、内蔵可能な容量の放電電力をカレントミラー回路により増幅する構成を採っている。

図２８は、第５実施形態の基本構成説明図である。
図２８において、図３と同様の部分には、同一の符号を付すものとする。
図２８において、第１可変増幅器２４は、ソース端子が高電位側電源ＶＤＤＡに接続され、ドレイン端子がＮチャネルＭＯＳトランジスタ２２のゲート端子に接続され、ゲート端子に第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢが入力され、駆動力可変のＰチャネルＭＯＳトランジスタ６１と、ドレイン端子がＮチャネルＭＯＳトランジスタ２２のゲート端子に接続され、ソース端子が低電位側電源ＶＳＳＡに接続され、ゲート端子に第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢが入力されたＮチャネルＭＯＳトランジスタ６２と、を備えている。

図２８において、遅延時間調整回路１９１は、一端が高電位側電源ＶＤＤＡが接続されたコンデンサ１９２と、一端がコンデンサ１９２の他端に接続され、他端が低電位側電源ＶＳＳＡに接続されたプリチャージスイッチ１９３と、一端がコンデンサ１９２の他端に接続されたチャージスイッチ１９４と、カレントミラー回路１９５と、を備えている。

上記構成において、カレントミラー回路１９５は、ソース端子が高電位側電源ＶＤＤＡに接続され、ドレイン端子がチャージスイッチ１９４の他端に接続され、ゲート端子がドレイン端子に接続されたＰチャネルＭＯＳトランジスタ１９５Ａと、ソース端子が高電位側電源ＶＤＤＡに接続され、ドレイン端子がＮチャネルＭＯＳトランジスタ２２のゲート端子に接続され、ゲート端子がＰチャネルＭＯＳトランジスタ１９５Ａのゲート端子に接続されたＰチャネルＭＯＳトランジスタ１９５Ｂと、一端が高電位側電源ＶＤＤＡに接続され、他端がＰチャネルＭＯＳトランジスタ１９５Ａのゲート端子及びＰチャネルＭＯＳトランジスタ１９５Ｂのゲート端子に接続されたスイッチ１９５Ｃと、を備えている。

この場合において、ＰチャネルＭＯＳトランジスタ１９５Ｂを一つのＭＯＳトランジスタとして図示しているが、ＰチャネルＭＯＳトランジスタ１９５Ｂをｍ（ｍは、２以上の整数）個のＰチャネルＭＯＳトランジスタを並列に接続した構成、あるいは、ＰチャネルＭＯＳトランジスタ１９５Ｂのゲート面積を、ＰチャネルＭＯＳトランジスタ１９５Ａのゲート面積のｍ倍として、ＰチャネルＭＯＳトランジスタ１９５Ａのソース端子－ドレイン端子間を流れる電流のｍ倍の電流を流すことができるようにされている。なお、ｍはカレントミラーのミラー比であり整数以外の値も取りうる。

上記構成において、プリチャージスイッチ１９３は、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢが“Ｈ”レベルの期間の全て、あるいは、一部のみオン状態となる。すなわち、コンデンサ１９２が所定の電圧となるまでオン状態となる。

またチャージスイッチ１９４は、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢが“Ｌ”レベルの期間の全て、あるいは、一部のみオン状態となる。すなわち、ＮチャネルＭＯＳトランジスタ２２のゲート端子の電位が所定の電圧（理想的には、ＮチャネルＭＯＳトランジスタ２２の閾値電圧）となるまでオン状態となる。

次に第５実施形態の動作を説明する。
図２９は、第５実施形態の動作説明図（その１）である。
ＮチャネルＭＯＳトランジスタ２２をオフ状態（開状態）からオン状態（閉状態）に遷移させる場合には、まず、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｈ”レベルとする。

この結果、ＰチャネルＭＯＳトランジスタ６１は、オフ状態（開状態）に遷移を開始し、ＮチャネルＭＯＳトランジスタ６２は、オン状態（閉状態）に遷移を開始する。

上記動作と並行して、出力信号ＶＢ＝“Ｈ”レベルであるのでプリチャージスイッチ１９３は、オン状態となり、高電位側電源ＶＤＤＡによりコンデンサ１９２が、図２８中、矢印で示すように、充電電流が流れる。これにより、コンデンサ１９２が高電位側電源ＶＤＤＡの電位までチャージされる。

このとき、カレントミラー回路１９５のスイッチ１９５Ｃは、オン状態とされるため、ＰチャネルＭＯＳトランジスタ１９５Ａ及びＰチャネルＭＯＳトランジスタ１９５Ｂは、ソース端子－ゲート端子間の電位が同電位となるため、カレントミラー回路として機能することはない。

そして、コンデンサ１９２のチャージが完了する時間が経過すると、プリチャージスイッチ１９３は、オフ状態となる。

図３０は、第５実施形態の動作説明図（その２）である。
続いて、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとなると、ＰチャネルＭＯＳトランジスタ６１は、オン状態（閉状態）に遷移を開始し、ＮチャネルＭＯＳトランジスタ６２は、オフ状態（開状態）に遷移を開始する。この場合において、ＰチャネルＭＯＳトランジスタ６１は、駆動力が制限されているため、ＮチャネルＭＯＳトランジスタ２２のゲートの電位は、“Ｈ”レベルへ徐々に遷移する。

したがって、ＮチャネルＭＯＳトランジスタ２２が急激にオン状態（閉状態）に遷移することはない。ひいては、後段のパワートランジスタが急激に遷移することはない。

これと並行して、カレントミラー回路１９５のスイッチ１９５Ｃは、オフ状態とされ、チャージスイッチ１９４は、オン状態となる。
この結果、コンデンサ１９２にチャージされた電荷は、カレントミラー回路１９５を構成するＰチャネルＭＯＳトランジスタ１９５Ａのソース端子－ドレイン端子間を流れて、カレントミラー動作がなされる。

すなわち、カレントミラー回路１９５を構成するＰチャネルＭＯＳトランジスタ１９５Ｂのソース端子－ドレイン端子間をＰチャネルＭＯＳトランジスタ１９５Ａのソース端子－ドレイン端子間の電流のｍ倍の電流が流れることとなり、ＮチャネルＭＯＳトランジスタ２２のゲート端子の電位は、一気にＮチャネルＭＯＳトランジスタ２２の閾値電圧Ｖｔｈに対応する電圧の付近の電位となる。

したがって、ＮチャネルＭＯＳトランジスタ２２のゲート電位ＶＧが０ボルトから閾値電圧Ｖｔｈの付近の電位となるまでの期間が高速駆動となり、駆動力を制限したい駆動力制限期間（ＮチャネルＭＯＳトランジスタ２２の駆動力を制限したい期間）についてはフィードバック制御を行うこと無く、駆動力制御を行うことができる。

［７］第６実施形態
図３１は、第６実施形態の基本構成説明図である。
図３１において、図３と同様の部分には、同一の符号を付すものとする。

図３１において、第１可変増幅器２４は、ソース端子が高電位側電源ＶＤＤＡに接続され、駆動力可変のＰチャネルＭＯＳトランジスタ６１と、ソース端子がＰチャネルＭＯＳトランジスタ６１のドレイン端子に接続され、ドレイン端子がＮチャネルＭＯＳトランジスタ２２のゲート端子に接続され、ゲート端子に第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢが入力されたＰチャネル（ＬＤ）ＭＯＳトランジスタ２０１と、ドレイン端子がＰチャネル（ＬＤ）ＭＯＳトランジスタ２０１のドレイン端子に接続され、ソース端子が低電位側電源ＶＳＳＡに接続され、ゲート端子がＰチャネル（ＬＤ）ＭＯＳトランジスタ２０１のゲート端子に接続されたＮチャネル（ＬＤ）ＭＯＳトランジスタ６２と、を備えている。

図３１において、遅延時間調整回路２００は、ソース端子が高電位側電源ＶＤＤＡに接続され、ゲート端子に第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢが入力されたＰチャネルＭＯＳトランジスタ２０２と、ドレイン端子がＰチャネルＭＯＳトランジスタ２０２のドレイン端子に接続され、ソース端子が低電位側電源ＶＳＳＡに接続され、ゲート端子がＰチャネルＭＯＳトランジスタ２０２のゲート端子に接続されたＮチャネルＭＯＳトランジスタ２０３と、一端がＰチャネルＭＯＳトランジスタ２０１のドレイン端子とＮチャネルＭＯＳトランジスタ６２のドレイン端子との接続点に接続され、他端がＰチャネルＭＯＳトランジスタ２０２のドレイン端子とＮチャネルＭＯＳトランジスタ２０３のドレイン端子の接続点に接続されたコンデンサ２０４と、を備えている。

上記構成において、ＰチャネルＭＯＳトランジスタ２０２及びＮチャネルＭＯＳトランジスタ２０３は、協働して、ＮチャネルＭＯＳトランジスタ２２のオフ状態（開状態）からオン状態（閉状態）に遷移させるターンオン時には、コンデンサ２０４の充電経路を構成する。

また、ＰチャネルＭＯＳトランジスタ２０２及びＮチャネルＭＯＳトランジスタ２０３は、インバータ回路として機能し、協働して、ＮチャネルＭＯＳトランジスタ２２をオン状態（閉状態）からオフ状態（開状態）に遷移させるターンオフ時には、コンデンサ２０４の放電経路を構成している。

次に第６実施形態の動作を説明する。
図３２は、第６実施形態の動作説明図（その１）である。
ＮチャネルＭＯＳトランジスタ２２をオフ状態（開状態）からオン状態（閉状態）に遷移させる場合には、まず、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｌ”レベルとする。

この結果、Ｐチャネル（ＬＤ）ＭＯＳトランジスタ２０１は、オン状態（閉状態）に遷移し、ＮチャネルＭＯＳトランジスタ６２は、オフ状態（開状態）に遷移する。この場合において、ＰチャネルＭＯＳトランジスタ６１は、駆動力が制限されているため、ＮチャネルＭＯＳトランジスタ２２のゲートの電位は、“Ｈ”レベルへ徐々に遷移する。

これと並行して、ＰチャネルＭＯＳトランジスタ２０２は、オン状態に遷移し、ＮチャネルＭＯＳトランジスタ２０３は、オフ状態に遷移する。
したがって、ＰチャネルＭＯＳトランジスタ２０２は、コンデンサ２０４に対する充電経路を構成し、コンデンサ２０４は、徐々に充電される。

したがって、ＮチャネルＭＯＳトランジスタ２２が急激にオン状態（閉状態）に遷移することはない。ひいては、後段のパワートランジスタが急激に遷移することはない。

その後、コンデンサ２０４において充電が完了し、コンデンサ２０４が高電位側電源ＶＤＤＡの近傍の電位までチャージされることにより、ＮチャネルＭＯＳトランジスタ２２はオン状態（閉状態）となる。

図３３は、第６実施形態の動作説明図（その２）である。
ＮチャネルＭＯＳトランジスタ２２をオン状態（閉状態）からオフ状態（開態）に遷移させる場合には、まず、第１ＰＷＭ用電源ＶＰＷＭＨの出力信号ＶＢ＝“Ｈ”レベルとする。

この結果、Ｐチャネル（ＬＤ）ＭＯＳトランジスタ２０１は、オフ状態（開状態）に遷移し、ＮチャネルＭＯＳトランジスタ６２は、オン状態（閉状態）に遷移する。
これと並行して、ＰチャネルＭＯＳトランジスタ２０２は、オフ状態に遷移し、ＮチャネルＭＯＳトランジスタ２０３は、オン状態に遷移する。
したがって、ＮチャネルＭＯＳトランジスタ２０３は、コンデンサ２０４に対する放電経路を構成し、コンデンサ２０４は、迅速に放電される。

したがって、ＮチャネルＭＯＳトランジスタ２２は迅速にオフ状態（閉状態）に遷移する。ひいては、後段のパワートランジスタを迅速に遷移させることができる。
その後、コンデンサ２０４において放電が進行すると、ＮチャネルＭＯＳトランジスタ２２はオフ状態（閉状態）となる。

以上の説明のように、第６実施形態によれば、動作遅延を少なくしつつ、ＮチャネルＭＯＳトランジスタ２２のゲート電位ＶＧが０ボルトから閾値電圧Ｖｔｈの付近の電位となるまでの期間が高速に駆動することが可能となり、駆動力を制限したい駆動力制限期間（ＮチャネルＭＯＳトランジスタ２２の駆動力を制限したい期間）についてはフィードバック制御を行うこと無く、駆動力制御を行うことができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０、１０Ａ、１０Ｂ トランジスタ駆動回路
１１ 高電位側ゲート駆動回路
１２ 低電位側ゲート駆動回路
２０ 第１ゲートドライバＩＣ
２１ ＰチャネルＭＯＳトランジスタ
２２ ＮチャネルＭＯＳトランジスタ
２２Ａ ＮチャネルＭＯＳトランジスタ（ノーマリーオン）
２３ 第１レベルシフト回路
２４ 第１可変増幅器
２５ 第１遅延時間調整回路
２６ 第１増幅器
２７ 第２遅延時間調整回路
３０ 第２ゲートドライバＩＣ
３１ ＰチャネルＭＯＳトランジスタ
３２ ＮチャネルＭＯＳトランジスタ
３３ 第２レベルシフト回路
３４ 第２可変増幅器
３５ 第３遅延時間調整回路
３６ 第２増幅器
３７ 第４遅延時間調整回路
４１ ＰチャネルＭＯＳトランジスタ
４２ ＮチャネルＭＯＳトランジスタ
５１ コンデンサ
５２ プリチャージスイッチ
５３ チャージスイッチ
６１ コンデンサ
６１ ＰチャネルＭＯＳトランジスタ
６２ ＮチャネルＭＯＳトランジスタ
７１ コンデンサ
７２、７２Ｘ プリチャージスイッチ
７２Ａ インバータ
７２Ｂ ＰチャネルＭＯＳトランジスタ
７２Ｃ ＮチャネルＭＯＳトランジスタ
７３、７３Ｘ チャージスイッチ
７３Ａ インバータ
７３Ｂ ＰチャネルＭＯＳトランジスタ
７３Ｃ ＮチャネルＭＯＳトランジスタ
７４ インバータ
７５ ノンオーバラップクロック発生回路
７５Ａ 第１ＮＯＲ回路
７５Ｂ 第１遅延回路
７５Ｃ インバータ
７５Ｄ 第２ＮＯＲ回路
７５Ｅ 第２遅延回路
８１ 第１ＰチャネルＭＯＳトランジスタ
８２ 第２ＰチャネルＭＯＳトランジスタ
８３ 第２ＰチャネルＭＯＳトランジスタ
８５ 第１ＰチャネルＭＯＳトランジスタ
８６ 第２ＰチャネルＭＯＳトランジスタ
８７ 第３ＰチャネルＭＯＳトランジスタ
９１ 第１ＰチャネルＭＯＳトランジスタ
９２ 第２ＰチャネルＭＯＳトランジスタ
９３ 第３ＰチャネルＭＯＳトランジスタ
９５ 第１ＰチャネルＭＯＳトランジスタ
９６ 第２ＰチャネルＭＯＳトランジスタ
９７ 第３ＰチャネルＭＯＳトランジスタ
１０１ 低耐圧ＮチャネルＭＯＳトランジスタ
１０５、１０６ 駆動アンプ
１１１ ＰチャネルＭＯＳトランジスタ
１１２ ＰチャネルＭＯＳトランジスタ
１１３ ＮチャネルＭＯＳトランジスタ
１１４ 第１遅延時間調整回路
１２１ コンデンサ
１２２ 第１プリチャージスイッチ
１２３ 第１チャージスイッチ
１２４ インバータ
１３１ ＮチャネルＭＯＳトランジスタ
１３２ ＰチャネルＭＯＳトランジスタ
１３３ ＮチャネルＭＯＳトランジスタ
１３４ 第２遅延時間調整回路
１４１ コンデンサ
１４２ 第２プリチャージスイッチ
１４３ 第２チャージスイッチ
１４５ ＮチャネルＭＯＳトランジスタ
１５１ コンパレータ
１５２ ＡＮＤ回路
１５５ タイマ
１６１、１６２ 遅延時間調整回路
１７１ インバータ
１７２ コンデンサ
１７３、１８１ プリチャージダイオード
１７４、１８２ チャージダイオード
Ｃ１、Ｃ２ コンデンサ
ｄφ１ 第１遅延クロック信号
ｄφ２ 第２遅延クロック信号
Ｅｎ１、Ｅｎ２、 イネーブル信号
ＬＶＨ 高電位側低耐圧ＮチャネルＭＯＳトランジスタ
ＬＶＬ 低電位側低耐圧ＮチャネルＭＯＳトランジスタ
ＯＵＴ、ＯＵＴＮ 出力端子
ＰＷＭＨ 高電位側電源
ＰＷＭＬ 低電位側電源
ＳＷＨ 高電位側スイッチ
ＳＷＬ 低電位側スイッチ
ＴＤ 時間
Ｖ 駆動電源
ＶＡ 出力信号
Ｖｔｈ 閾値電圧
Ｖｖａｒ 制御信号
φ１ 第１クロック信号
φ２ 第２クロック信号

Claims (15)

1. 被駆動トランジスタの駆動時に、前記被駆動トランジスタのゲート電位を前記被駆動トランジスタの閾値電圧に対応する所定の駆動力制限電位に維持する駆動力制限回路と、
   前記駆動力制限回路の動作時に前記ゲート電位を、前記駆動力制限電位まで遷移させる遅延時間調整回路と、
   を備えたトランジスタ駆動回路。
2. 前記遅延時間調整回路は、前記駆動力制限電位に対応する電荷を蓄えるコンデンサと、
   前記ゲート電位を前記駆動力制限電位まで遷移させるのに先だって、電源からの電荷を前記コンデンサに供給し、あるいは、前記コンデンサの電荷を前記電源に供給するプリチャージスイッチと、
   前記ゲート電位を前記駆動力制限電位まで遷移させる場合に、前記コンデンサを前記被駆動トランジスタのゲートに電気的に接続するチャージスイッチと、
   を備えた請求項１に記載のトランジスタ駆動回路。
3. 前記遅延時間調整回路は、前記駆動力制限電位に対応する電荷を蓄えるコンデンサと、
   前記ゲート電位を前記駆動力制限電位まで遷移させるのに先だって、電源からの電荷を前記コンデンサに転送し、あるいは、前記コンデンサの電荷を前記電源に転送するプリチャージポンプ回路と、
   を備えた請求項１に記載のトランジスタ駆動回路。
4. 前記コンデンサとして、可変容量コンデンサを用いる、
   請求項２または請求項３に記載のトランジスタ駆動回路。
5. 前記コンデンサとして、並列接続された複数のコンデンサから一又は複数のコンデンサを選択して用いることにより可変容量コンデンサとして機能させる、
   請求項２または請求項３に記載のトランジスタ駆動回路。
6. 前記コンデンサの電位と、所定の基準電位と、の比較結果に基づいて、前記電源からの電荷を前記コンデンサに供給する期間、あるいは、前記コンデンサの電荷を前記電源に供給する期間を制御する、
   請求項２または請求項３に記載のトランジスタ駆動回路。
7. 前記電源からの電荷を前記コンデンサに供給する時間、あるいは、前記コンデンサの電荷を前記電源に供給する時間を設定して、前記コンデンサを可変容量コンデンサとして機能させるタイマを備えた、
   請求項２または請求項３に記載のトランジスタ駆動回路。
8. 前記駆動力制限回路は、駆動力可変のＭＯＳトランジスタとして構成されている、
   請求項１乃至請求項３のいずれか一項に記載のトランジスタ駆動回路。
9. 前記駆動力制限回路は、駆動力可変の第１ＭＯＳトランジスタと、
   前記第１ＭＯＳトランジスタに直列接続された駆動力一定の第２ＭＯＳトランジスタと、
   を備えて構成されている、
   請求項１乃至請求項３のいずれか一項に記載のトランジスタ駆動回路。
10. 前記プリチャージスイッチとして、電流容量可変のスイッチを用いた、
    請求項２に記載のトランジスタ駆動回路。
11. 前記プリチャージスイッチ及び前記チャージスイッチの制御回路として、インバータを用いた、
    請求項２に記載のトランジスタ駆動回路。
12. 前記プリチャージスイッチ及び前記チャージスイッチの制御回路として、ノンオーバラップクロック発生回路を用いた、
    請求項２に記載のトランジスタ駆動回路。
13. 前記遅延時間調整回路は、前記駆動力制限電位に対応する電荷を蓄えるコンデンサと、
    前記ゲート電位を前記駆動力制限電位まで遷移させるのに先だって、電源からの電荷を前記コンデンサに供給し、あるいは、前記コンデンサの電荷を前記電源に供給するプリチャージスイッチと、
    前記コンデンサからの電流が参照電流として入力され、前記参照電流のｍ（ｍは、１より大きい任意の数）倍の出力電流を被駆動トランジスタのゲートに電気的に出力するカレントミラー回路と、
    前記ゲート電位を前記駆動力制限電位まで遷移させる場合に、前記コンデンサからの電流を前記参照電流として前記カレントミラー回路に供給するチャージスイッチと、
    を備えた請求項１に記載のトランジスタ駆動回路。
14. 前記遅延時間調整回路は、前記駆動力制限電位に対応する電荷を蓄えるコンデンサと、
    前記ゲート電位を前記駆動力制限電位まで遷移させるのに先だって、電源からの電荷を前記コンデンサに供給し、あるいは、前記コンデンサの電荷を前記電源に供給するインバータ回路と
    を備えた請求項１に記載のトランジスタ駆動回路。
15. 被駆動トランジスタを駆動するトランジスタ駆動回路において実行されるトランジスタ駆動方法であって、
    前記被駆動トランジスタの駆動時に前記被駆動トランジスタのゲート電位を前記被駆動トランジスタの閾値電圧に対応する所定の駆動力制限電位に維持するステップと、
    前記駆動力制限電位に維持するに先だって、前記ゲート電位を、前記駆動力制限電位まで遷移させるステップと、
    を備えたトランジスタ駆動方法。

Images