TW202324933A - 預驅動自舉式驅動器 - Google Patents

Abstract

一種自舉式閘極驅動電路，其中自舉式電容器之尺寸減小。在自舉式電容器釋放電荷將高側FET之閘極對源極電壓向上充電之前，高側(拉升) FET之閘極對源極電壓係受預驅動至一初始電壓(預驅動電壓)。此預驅動電壓係透過一預驅動FET來施加，該FET允許電流從供應電壓流出，用以將高側FET之閘極充電至預驅動電壓。預驅動FET係藉由在自舉式電容器釋放電荷之前出現之一接通信號來接通。預驅動週期(且從而預驅動電壓)係從預驅動FET開始接通之時間到自舉式電容器開始釋放電荷之時間確定。

Description

預驅動自舉式驅動器

典型高側FET閘極驅動器依賴一自舉式電路向高側FET之一閘極端子提供一提升電壓。自舉式閘極驅動器將能量以電荷之形式儲存在電容器中，同時一相關聯高側FET受阻斷，並且使用儲存之電荷將大於一供應電壓之一電壓施加至高側FET之閘極端子，儘管高側FET之一源極端子上電壓提升仍使其保持接通。

圖1係用於一高側功率FET之一習知自舉式閘極驅動器的一示意圖。在圖1中，系統100包括一自舉式閘極驅動器170、一高側FET 194、一低側FET 192及一輸出。自舉式閘極驅動器170係耦接至高側FET 194之閘極端子。FET 194之汲極端子係耦接至一供應電壓源V _dd，並且高側FET 194之源極端子係於輸出處耦接至一負載(圖未示)。自舉式閘極驅動器170於輸入處接收一控制信號，並且基於輸入來驅動高側FET 194。一邏輯高輸入指出高側FET 194要阻斷，而一邏輯低輸入指出FET 194要接通。當FET 194接通時(基於來自自舉式閘極驅動器170之輸出，其進而係基於輸入)，會當作一閉合開關，將輸出處之一負載連接至供應電壓V _dd。

自舉式閘極驅動器170包括FET 120及135、電阻器145、及電容器150。FET 120之閘極端子接收輸入，並且FET 120之源極端子係耦接至接地。FET 120之汲極端子在節點155處耦接至電阻器145。電阻器145係進一步在節點140處耦接至FET 135之源極端子。FET 135之閘極端子與汲極端子係短接在一起，將FET 135組配為一二極體，並且耦接至供應電壓V _dd。替代地，FET 135可替換為一二極體，並且其陰極連接至V _dd且其陽極連接至節點140。

電容器150係耦接於節點140與輸出之間。FET 194之閘極端子係耦接至節點155。

回應於一邏輯高輸入，FET 120當作將節點155連接至接地之一閉合開關，致使高側FET 194阻斷，並且當作一斷開開關及將輸出與供應電壓V _dd斷接。電容器150係經由FET 135及FET 192從供應電壓V _dd充電。

回應於處於邏輯低之輸入，FET 120當作一斷開開關，將節點155與接地斷接。二極體組配式FET 135及拉升電阻器145將節點155上之電壓提升到高於FET 194之臨界電壓V _TH並將其接通。FET 194接著當作一閉合開關，並且將輸出連接至供應電壓V _dd。隨著輸出上之電壓提升，儲存在電容器150中之能量透過節點140、拉升電阻器145、及節點155放電，這使節點140及155上之電壓提升。隨著輸出上之電壓趨近供應電壓V _dd，節點155上之電壓提升至大約輸出上之電壓加上跨越電容器150之電壓，高於供應電壓V _dd。節點155上高於V _dd之提升電壓及FET 194之低導通電阻隨著其源極端子上之電壓提升至大約V _dd而使功率FET 194保持接通。

將一阻斷FET 192併入閘極驅動器裡。FET 192之閘極端子接收輸入，並且FET 192之源極端子係耦接至接地。FET 192之汲極端子係耦接至輸出。回應於輸入處於邏輯高，FET 192當作一閉合開關，將輸出連接至接地，並且將輸出處之電壓從大約V _dd快速降低至接地。

自舉式閘極驅動器170使用電阻器145有助益地使FET 194阻斷期間之靜態電流與接通時間之長度達到平衡。電阻器145之一較大電阻使自舉式閘極驅動器170中之靜態電流下降，並且使自舉式閘極驅動器170之總功率消耗降低，但亦減緩FET 194之接通。

對於一邏輯高輸入，FET 120及192導通。因此，節點155處之電壓及輸出處之電壓處於接地。自舉式電容器150係充電至V _dd– V _{GS_135}，其中V _{GS_135}係FET 135之閘極對源極電壓。如果V _{GS_135}假設為零，則自舉式電容器將充電至V _dd。題為「Active Bootstrapping Drivers」(BR案號200371-00384)之共同待決申請案第111146874號中揭示用於消除V _{GS_135}之電路系統。

對於一邏輯低輸入，FET 120及192關斷。自舉式電容器150上之電壓係經由電阻器145施加至FET 194之V _GS(V _{GS_194})，以及節點140處之電壓等於節點155處之電壓，並且接通FET 194。當節點140處之電壓及節點155處之電壓高於V _dd時，輸出將提升至V _dd。原因在於儲存於自舉式電容器150上之電壓。

就具有電容C _BS之一給定自舉式電容器150及具有一閘極對源極電容C _{GS_194}之一高側FET 194而言，對於一邏輯低輸入，FET 194上之閘極對源極電壓(V _{GS_194})將等於V _dd．C _BS/(C _BS+ C _{GS_194})。當輸入為一邏輯低時之一較低V _{GS_194}導致拉「出」至V _dd會更慢。

圖1之先前技術自舉式電路具有以下缺點：

1.  自舉式電容器150必須具有比FET 194之閘極對源極電壓(C _{GS_194})大很多之一電容，才能使FET 194上之一閘極對源極電壓(V _{GS_194})接近V _dd。舉例而言，如果C _BS比C _{GS_194}大九倍，則高側FET 194上之閘極對源極電壓(V _{GS_194})對於一邏輯低輸入將會是0.9．V _dd。因此，自舉式電容器150 _{需要一大面積。}

2.  同樣地，圖1之電路需要一小電阻器145才能在輸入處於一邏輯低時實現對V _{GS_194}之快速安定，這會在輸入處於一邏輯高時導致高靜態功率消散。

上述第二缺點可使用如圖2所示之一經級聯自舉式驅動器電路290來緩解至一程度。美國專利第10,790,811號中說明經級聯自舉式驅動器電路。在圖2之自舉式驅動器電路290之末級285中，自舉式電阻器145係替換為一FET 265，其中FET 265之尺寸遠小於高側FET 294之尺寸。

FET 265係由一居前(初始)自舉級250來驅動。對於一邏輯低輸入(0伏特)，FET 265之閘極電壓比節點260上之電壓高大約V _dd，並且當節點260上之電壓因為FET 265接通而提升電壓時會使電壓提升。節點260處之電壓提升將高側FET 294接通，並且輸出電壓亦提升。節點240及270處之電壓受到驅動而高於V _dd，使得輸出將受驅動至約V _dd。

對於一邏輯高輸入，FET 265及294兩者都關斷，並且靜態電流係僅透過電阻器230、FET 235及FET 220汲取。

由於FET 265之尺寸遠小於高側FET294之尺寸，自舉式電容器245可有所助益地遠小於自舉式電容器280。

圖2之經級聯自舉式電路與圖1之自舉式電路相比具有以下附加優點：

1.  FET 265之通道電阻(R _{DS_ON})遠小於圖1之電路中之電阻器145之電阻，使得高側FET 194可在一短很多之時間內接通。

2.   電阻器230可大很多以降低電流消耗，而且由於FET 265之尺寸更小，對FET 265 (還有FET 294)接通時間之一不利現象低很多。

然而，圖2之經級聯自舉式電路仍然蒙受與圖1之自舉式電路相同之兩個缺點，差別在於靜態消散功耗因自舉式電阻器230更大而降低。

本發明提供一種預驅動自舉式閘極驅動器電路，其克服先前技術之上述缺陷。為了減小自舉式電容器之尺寸，在自舉式電容器為了將高側FET之閘極對源極電壓向上充電而釋放電荷之前，高側(拉升) FET之閘極對源極電壓係受預驅動至一初始電壓(預驅動電壓)。此預驅動電壓係透過一預驅動FET來施加，該FET允許電流從供應電壓流出，用以將高側FET之閘極充電至預驅動電壓。預驅動FET係藉由在自舉式電容器釋放電荷之前出現之一接通信號來接通。預驅動週期(且從而預驅動電壓)係從預驅動FET開始接通之時間到自舉式電容器開始釋放電荷之時間確定。

本發明之預驅動自舉式閘極驅動電路可用在一經級聯自舉式閘極驅動電路拓樸結構中、及/或用在一多電壓自舉式閘極驅動器電路拓樸結構中，以包括那些電路之附加特徵及優點。

在以下詳細說明中，引用某些實施例。這些實施例係經充分詳細說明而使得所屬技術領域中具有通常知識者能夠加以實踐。要瞭解可運用其他實施例，並且要瞭解可施作各種結構化、邏輯性、及電氣變更。以下詳細說明中所揭示之特徵之組合對於實踐最廣義之教示可非必要，反而係僅為了具體說明本教示之代表性實例而教示。

圖3根據本發明之一第一實施例，展示一預驅動自舉式閘極驅動器電路。

為了降低圖1之自舉式閘極驅動器電路中所需之總電容，高側(拉升) FET 394之閘極對源極電壓V _{GS_394}初始係受預驅動至一預驅動電壓V _GPD，使得將高側FET之閘極對源極電壓(V _{GS_394})向上充電至最終所欲電壓從自舉式電容器380所需之電荷更少。

舉例而言，如果高側FET 394之閘極對源極電容係C _{GS_394}，自舉式電容器380係初始充電至於V _dd，並且V _{GS_394}之初始閘極對源極電壓係V _GPD，則給定為V _{GS_394}(F)之最終閘極對源極電壓V _{GS_394}將會是：

V _{GS_394}(F) = (V _dd．C _BS380+ V ₃₅₅．C _{GS_394})/(C ₃₈₀+ C _{GS_394})

如果所欲V _{GS_394}(F)係0.9．V _dd，並且V _GBD約為0.3．V _dd，則所需C _BS394可計算為6．C _{GS_394}，比圖1中之所需C _BS394減少33.3% (~9．C _{GS_394})。

為了預驅動FET 394之閘極對源極電壓(V _{GS_394})，將預驅動FET 385新增並耦接至高側FET 394之閘極。預驅動FET 385係由輸入b'驅動，其係輸入之邏輯反轉，但如圖所示稍更早發生。

如圖4之時序圖所示，當輸入b'在預驅動週期開頭處變高時，圖3中之預驅動FET 385將開始對節點355處之電壓進行充電。當輸入在預驅動週期末端處轉至大約0V時，節點355處之電壓將充電至預驅動電壓V _GPD，其高於0V。接著，FET 394之閘極對源極電容(C _{GS_394})將繼續由自舉式電容器380充電。同時，預驅動FET 385將接通，並且輸出將受驅動至V _dd。由於輸出受驅動至V _dd，節點370處之電壓(且從而節點355處之電壓)將受驅動到高於V _dd。

取決於預驅動週期之長度，節點355處之最大電壓受限於大約(V _dd– V _T)，其中V _T係圖3中預驅動FET 385之臨界電壓。預驅動電流I ₃₈₅將在節點355處之電壓提升至大約(V _dd– V _T)時逐漸下降至零。

當圖3中節點355處之電壓係大約(V _dd– V _T)時，預驅動FET 385受阻斷。因此，當節點355處之電壓由於自舉式電容器380上之電壓而變得更高時，自舉式電容器380上之電荷將不會由預驅動FET 385放電至V _dd。

如果圖3中節點355處之電壓在預驅動週期末端稍微大於V _T，則預驅動FET 385將剛開始接通。對於節點355處在預驅動週期末端之一更高電壓，預驅動FET 385將更早開始接通，但預驅動FET 385可不具有一大閘極對源極電壓。結果是，預驅動FET 385可能無法用一更大輸出電流完全接通。因此，輸出可蒙受一慢速初始上升時間。

如果圖3中節點355處之電壓在預驅動週期末端係大約等於V _T，則I ₃₈₅仍將為非零。連同從自舉式電容器380釋放之電荷，節點355處之電壓將更快向上充電，導致預驅動FET 385之一更短接通時間，並且因此導致輸出處之一總體更快上升時間。

當輸入b'及輸入分別回到低及高時，節點355之電壓及輸出將受驅動至邏輯低。接著，自舉式電容器380將再充電至V _dd，為輸出之下一個週期從低轉至高做好準備。

圖3中之FET 320、335、375、392及394較佳為增強模式GaN FET半導體裝置，其係與系統300之其他組件單塊地整合到一單一半導體晶粒上。GaN FET比習知FET切換更快速，並且允許自舉式閘極驅動器390比實施諸如MOSFET等其他電晶體之一類似系統使高側FET 394導通及關斷更快速。

現請參照圖5，預驅動技巧可應用於圖2之經級聯自舉式驅動器電路系統。在本發明之這項第二實施例中，圖4之500中之相似參考數字符號代表圖3之300及圖2之200中之對應元件，預驅動FET 585係耦接至最終驅動FET之閘極，即高側FET 594之閘極。

雖然圖5中僅示出經級聯驅動器590之一個級聯級550，亦可將附加預驅動FET級新增至該(等)居前之經級聯級。

預驅動週期大致係由反相器535之高至低延遲定義。反相器可使用類似於圖1及2之一自舉級來實施。

請參照圖6，本發明之預驅動自舉式閘極驅動器電路系統亦可應用於共同待決申請案第111146979號(Blank Rome案號200371-0389)中所述之多電壓自舉式驅動器拓撲結構，其中最終高側(拉升) FET 694及介於自舉式電容器680與645之間的開關FET 665兩者都係由預驅動FET 685預驅動，使得自舉式電容器之尺寸可進一步縮減。

本發明之預驅動自舉式驅動器具有以下特徵及優點：

自舉式電容器之面積通常是採用GaN技術實施之自舉式驅動器之主宰面積。本發明之預驅動自舉式驅動器電路系統允許自舉式電容器之尺寸縮減。

本發明之預驅動自舉式驅動器電路系統可搭配其他自舉式驅動器電路使用，包括經級聯自舉式驅動器電路及多電壓自舉式驅動器電路，分別如搭配圖5及6所述。

當預驅動電壓係藉由調整預驅動週期來調整至約FET之臨界電壓(大約等於0.3∙V _dd至0.4 ∙V _dd)時，自舉式電容器之尺寸可縮減33.3%至44.4%。

由於圖6之多電壓自舉式驅動器電路可將自舉式電容器尺寸縮減大約50%，當本發明之預驅動電路系統及多電壓自舉式驅動器電路係組合在一單一自舉式驅動器中時，總電容器尺寸縮減係66.7%至72.2%。

由於經級聯自舉式驅動器之最終高側(拉升) FET之自舉式電容器尺寸縮減，可使居前之經級聯級中用於切換自舉式電容器之FET縮減。結果是，各經級聯級中之自舉式電容器亦可具有一更小尺寸。這導致驅動器尺寸之再一總體縮減。

更小之自舉式電容器尺寸亦可導致所有經級聯自舉級更快安定。因此，所提技巧亦改善驅動器之總體上升時間。

以上說明與圖式僅視為說明達到本文中所述特徵與優點之特定實施例。可對特定程序條件施作修改及替代。因此，本說明之實施例並非視為受前述說明與圖式所限制。

100,200,300,500:系統 120,135,220,235,265,294,320,375,392,394:FET 140,155,240,260,270,355,370:節點 145,230,345:電阻器 150:電容器 170:自舉式閘極驅動器 192:低側FET 194,594:高側FET 245,280,380,645,680:自舉式電容器 250:自舉級 285:末級 290:自舉式驅動器電路 385,585,685:預驅動FET 535:反相器 550:級聯級 590:經級聯驅動器 665:開關FET 694:最終高側(拉升)FET

本揭露之以上特徵、目的及優點在搭配圖式取用時，將從下文所提之詳細說明而變得更加顯而易見，在圖式中，相似之參考字元在各處對應地作識別，並且其中：

圖1係一習知自舉式閘極驅動器電路的一示意圖。

圖2係一習知經級聯自舉式閘極驅動器電路的一示意圖。

圖3根據本發明之一第一實施例，係一預驅動自舉式閘極驅動器電路的一示意圖。

圖4係圖3之預驅動閘極驅動器電路的一時序圖。

圖5根據本發明之一第二實施例，係一經級聯預驅動自舉式閘極驅動器電路的一示意圖。

圖6係預驅動自舉式閘極驅動器電路應用於多電壓自舉式閘極驅動器電路的一示意圖。

300:系統

320,375,392,394:FET

345:電阻器

355,370:節點

380:自舉式電容器

385:預驅動FET

V_dd:電壓

I₃₈₅:電流

Claims (8)

1. 一種用於一高側FET之自舉式閘極驅動器，該高側FET具有連接至一供應電壓之一汲極端子、連接至一輸出之一源極端子、及一閘極端子，該自舉式閘極驅動器包含： 一輸入，其用於接收一控制信號；以及 一自舉式電容器，其在該控制信號對應於一充電階段時電氣式連接於電壓源與接地之間，從而將該電容器充電至一充電電壓，該電容器係電氣式連接至該高側FET之該閘極端子，使得在該控制信號對應於一驅動級且該自舉式電容器係與接地電氣式斷接時，該自舉式電容器上之該充電電壓係施加至該高側FET之該閘極以在該輸出處提供一輸出電壓； 一預驅動充電電路，其包含一預驅動FET，該預驅動FET具有連接至該供應電壓之一汲極端子、連接至該高側FET之該閘極端子的一源極端子、及一閘極，其中在該輸入處之該控制信號對應於該充電階段之前的一預驅動週期內，該預驅動FET之該閘極比該輸入先接收該控制信號之一邏輯反轉以供為該自舉式電容器預充電。
2. 如請求項1之自舉式閘極驅動器，其進一步包含電氣式連接於該電壓源與該高側FET的該閘極之間以降低靜態電流消耗之一電阻器。
3. 如請求項1之自舉式閘極驅動器，其進一步包含用於阻斷該高側FET之一低側FET，該低側FET具有連接至該高側FET之該源極及該輸出的一汲極端子、連接至該輸入之一閘極端子、以及連接至接地之一源極端子。
4. 如請求項1之自舉式閘極驅動器，其中該自舉式閘極驅動器係經級聯且包含至少一個附加充電電路系統級，其包括一充電FET及一附加自舉式電容器。
5. 如請求項4之自舉式閘極驅動器，其中該充電FET係小於該高側功率FET，並且其中該自舉式電容器係小於該附加充電電路系統級之該附加自舉式電容器。
6. 如請求項5之自舉式閘極驅動器，其進一步包含附加級，各附加級具有藉由該預驅動FET來預驅動之一相應充電FET。
7. 如請求項1之自舉式閘極驅動器，其進一步包含至少一個附加自舉式電容器，其在該控制信號對應於一充電階段時與該自舉式電容器以並聯方式電氣式連接於該電壓源與接地之間，從而為並聯之該自舉式電容器及該至少一個附加自舉式電容器充電，在該控制信號對應於一驅動級時，該自舉式電容器與該至少一附加自舉式電容器係以串聯方式電氣式連接於該高側FET之該閘極與該源極之間。
8. 如請求項1之自舉式閘極驅動器，其中該自舉式閘極驅動器之該等FET係氮化鎵(GaN) FET。

Images