TW202324895A - 多電壓自舉式驅動器 - Google Patents

Abstract

一種自舉式電路，其利用多個預充電之電容器電壓，並且將該等電容器電壓施加至一GaN自舉式驅動器之高側FET。在自舉式驅動器之預充電階段期間，多個電容器係並聯充電至供應電壓。在自舉式驅動器之驅動階段期間，電容器係透過若干FET串聯連接，並且係連接至自舉式驅動器之高側FET之閘極端子。結果是，在驅動階段期間，高側FET之閘極對源極電壓等於或大於供應電壓，使高側FET之驅動能力提升，並且使自舉式驅動器之總所需電容及晶粒面積減小。

Description

多電壓自舉式驅動器

典型FET閘極驅動器依賴一自舉式電路向高側FET之一閘極端子提供一提升電壓。自舉式閘極驅動器將能量儲存在電容器中，同時一相關聯高側FET受阻斷，並且使用儲存之能量將大於一供應電壓之一電壓施加至高側FET之閘極端子，儘管高側FET之一源極端子上電壓提升仍使其保持接通。

圖1係用於一高側功率FET之一習知自舉式閘極驅動器的一示意圖。在圖1中，系統100包括一自舉式閘極驅動器170、一高側FET 185、一低側FET 192及一輸出。自舉式閘極驅動器170係耦接至高側FET 185之閘極端子。FET 185之汲極端子係耦接至一供應電壓源V _dd，並且高側FET 185之源極端子係於輸出處耦接至一負載(圖未示)。自舉式閘極驅動器170於輸入處接收一控制信號，並且基於輸入來驅動高側FET 185。一邏輯高輸入指出高側FET 185要阻斷，而一邏輯低輸入指出FET 185要接通。FET 185當作一閉合開關，基於來自自舉式閘極驅動器170之輸出及輸入，將輸出處之一負載連接至供應電壓V _dd。

自舉式閘極驅動器170包括FET 120及二極體連接式FET 135、電阻器145、及電容器150。FET 120之閘極端子接收輸入，並且FET 120之源極端子係耦接至接地。FET 120之汲極端子在節點155處耦接至電阻器145。電阻器145係進一步在節點140處耦接至FET 135之源極端子。FET 135之閘極端子及汲極端子係短接在一起，將FET 135組配為一二極體，並且耦接至供應電壓V _dd。替代地，二極體連接式FET 135可替換為一二極體，並且其陰極連接至V _dd且其陽極連接至節點140。

電容器150係耦接於節點140與輸出之間。高側FET 185之閘極端子係耦接至節點155。

回應於一邏輯高輸入，FET 120當作將節點155連接至接地之一閉合開關，致使高側FET 185阻斷，並且當作一斷開開關及將輸出與供應電壓V _dd斷接。電容器150係經由二極體連接式FET 135及FET 192從供應電壓V _dd充電。

回應於處於邏輯低之輸入，FET 120當作一斷開開關，將節點155與接地斷接。二極體組配式FET 135及拉升電阻器145將節點155上之電壓提升到高於高側FET 185之臨界電壓V _Th並將其接通。高側FET 185接著當作一閉合開關，並且將輸出連接至供應電壓V _dd。隨著輸出上之電壓提升，儲存在電容器150中之能量透過節點140、拉升電阻器145、及節點155放電，這使節點140及155上之電壓提升。隨著輸出上之電壓趨近供應電壓V _dd，節點155上之電壓提升至大約輸出上之電壓加上跨越電容器150之電壓，高於供應電壓V _dd。節點155上高於V _dd之提升電壓及高側FET 185之低導通電阻隨著其源極端子上之電壓提升至大約V _dd而使高側FET 185保持接通。

一阻斷FET 192係併入系統中。FET 192之閘極端子接收輸入，並且FET 192之源極端子係耦接至接地。FET 192之汲極端子係耦接至輸出。回應於輸入處於邏輯高，FET 192當作一閉合開關，將輸出連接至接地，並且將輸出處之電壓從大約V _dd快速降低至接地。

自舉式閘極驅動器170使用電阻器145有利於在高側FET 185阻斷期間平衡靜態電流與接通時間長度。電阻器145之一較大電阻降低自舉式閘極驅動器170中之靜態電流，並且降低自舉式閘極驅動器170之總功率消耗，但亦減緩高側FET 185之接通。

對於一邏輯高輸入，FET 120及192導通。因此，節點155處之電壓及輸出處之電壓處於接地。自舉式電容器150係充電至V _dd– V _{GS_135}，其中V _{GS_135}係FET 135之閘極對源極電壓。如果V _{GS_135}假設為零，則自舉式電容器將充電至V _dd。題為「Active Bootstrapping Drivers」(Blank Rome案號200371-00384)之共同待決申請案第111146874號中揭示用於消除V _{GS_135}之電路系統。

對於一邏輯低輸入，FET 120及192關斷。自舉式電容器150上之電壓係經由電阻器145施加至高側FET 185之V _GS(V _{GS_185})，以及節點140處之電壓等於節點155處之電壓，並且接通高側FET 185。當節點140處之電壓及節點155處之電壓高於V _dd時，輸出將提升至V _dd。原因在於儲存於自舉式電容器150上之電壓。

就具有電容C _BS之一給定自舉式電容器150及具有一閘極對源極電容C _{GS_185}之一高側FET 185而言，對於一邏輯低輸入，高側FET 185上之閘極對源極電壓(V _{GS_185})將等於V _dd．C _BS/(C _BS+ C _{GS_185})。當輸入為一邏輯低時之一較低V _{GS_185}導致拉「出」至V _dd會更慢。

圖1之先前技術自舉式電路具有以下缺點：

1.  自舉式電容器150必須具有比高側FET 185之閘極對源極電壓(C _{GS_185})大很多之一電容，才能使高側FET 185上之一閘極對源極電壓(V _{GS_185})接近V _dd。舉例而言，如果C _BS比C _{GS_185}大九倍，則高側FET 185上之閘極對源極電壓(V _{GS_185})對於一邏輯低輸入將會是0.9．V _dd。因此，自舉式電容器150需要一大面積 _。

2 .  同樣地，圖1之電路需要一小電阻器145才能在輸入處於一邏輯低時實現對V _{GS_185}之快速安定，這會在輸入處於一邏輯高時導致高靜態功率消散。

上述第二缺點可使用如圖2所示之一經級聯自舉式驅動器電路290來緩解至一程度。在圖2之自舉式驅動器電路290之末級285中，自舉式電阻器145係替換為一FET 265，其中FET 265之尺寸遠小於高側FET 294之尺寸。

FET 265係由一居前(初始)自舉級250來驅動。對於一邏輯低輸入(0伏特)，FET 265之閘極電壓比節點260上之電壓高大約V _dd，並且當節點260上之電壓因為FET 265接通而提升電壓時會使電壓提升。節點260處之電壓提升將高側FET 294接通，並且輸出電壓亦提升。節點240及270處之電壓受到驅動而高於V _dd，使得輸出將受驅動至約V _dd。

對於一邏輯高輸入，FET 265及294兩者都關斷，並且靜態電流係僅透過電阻器230、FET 235及FET 220汲取。

由於FET 265之尺寸遠小於高側FET294之尺寸，自舉式電容器245可有所助益地遠小於自舉式電容器280。

圖2之經級聯自舉式電路與圖1之自舉式電路相比具有以下附加優點：

1.  FET 265之通道電阻(R _{DS_on})遠小於圖1之電路中之電阻器145之電阻，使得高側FET 185可在一短很多之時間內接通。

2.   電阻器230可大很多以降低電流消耗，而且由於FET 265之尺寸更小，對FET 265 (還有FET 294)接通時間之一不利現象低很多。

然而，圖2之經級聯自舉式電路仍然蒙受與圖1之自舉式電路相同之兩個缺點，差別在於靜態消散功耗因自舉式電阻器230更大而降低。

本發明提供一種用於高側FET之多電壓自舉式閘極驅動器電路，其克服先前技術之上述缺陷。具體而言，本發明包含複數個自舉級，各自舉級具有一自舉式電容器。當輸入上之邏輯階對應於一充電階段時，自舉式電容器係從一供應電壓並聯充電。當輸入上之邏輯階變為一驅動階段時，自舉式閘極驅動器電路系統之FET開關致使自舉式電容器串聯電氣連接，並且將附加電容器電壓施加至高側FET。結果是，在驅動階段期間，高側FET之閘極對源極電壓等於或大於供應電壓，使高側FET之驅動能力提升，並且使自舉式驅動器之總所需電容及晶粒面積減小。

可在一經級聯自舉實施例中提供本發明以實現低功率消耗。

在以下詳細說明中，引用某些實施例。這些實施例係經充分詳細說明而使得所屬技術領域中具有通常知識者能夠加以實踐。要瞭解可運用其他實施例，並且要瞭解可施作各種結構化、邏輯性、及電氣變更。以下詳細說明中所揭示之特徵之組合對於實踐最廣義之教示可非必要，反而係僅為了具體說明本教示之代表性實例而教示。

圖3根據本發明之一第一實施例，繪示一自舉式閘極驅動器390。系統300包括自舉式閘極驅動器390、一高側(拉升) FET 394、一低側(阻斷) FET 392、以及連接至一負載(圖未示)之一輸出。阻斷FET 392及高壓側FET 394 (以及下文所述之電路中之所有FET)較佳為增強模式氮化鎵(GaN) FET，其與經級聯自舉式閘極驅動器390係單塊地整合到一單一半導體晶粒上。因為GaN FET能夠攜載大電流、支援高電壓、以及比習知FET切換更快速，閘極驅動器電路300提供比實施諸如MOSFET等其他電晶體之一類似電路更快之接通及阻斷時間。

自舉式閘極驅動器390係耦接至高側FET 394之一閘極端子。高側FET 394之汲極端子係耦接至提供一供應電壓V _dd之一供應電壓源310，並且高側FET 394之源極端子係在輸出節點398處耦接至負載396。自舉式閘極驅動器390經由輸入接收一控制信號，並且基於輸入(邏輯低或邏輯高)驅動高側FET 394。一邏輯高輸入指出高側FET 394要阻斷，而一邏輯低輸入指出高側FET 394要接通。

在一驅動模式中，當輸入處於一邏輯低時，高側FET 394當作一閉合開關，基於來自自舉式閘極驅動器390之輸出，將輸出(及一相關聯負載，圖未示)連接至供應電壓V _dd。阻斷FET 392之汲極端子係耦接至輸出，並且阻斷FET 392之源極端子係耦接至接地。阻斷FET 392之閘極端子在輸入處接收一控制信號。回應於處於邏輯高之輸入，阻斷FET 392當作一閉合開關，將輸出連接至接地，加速輸出上之一電壓從大約V _dd下降至接地。

自舉式閘極驅動器390包括一初始自舉級350及一二次自舉級385。初始自舉級350包括FET 320及335、一電阻器330、以及一電容器345。二次自舉級385包括FET 355、365及375以及電容器380。FET 320、335、355、365、及375較佳為增強模式GaN FET半導體裝置，其係與系統300之其他組件單塊地整合到一單一半導體晶粒上。如先前在本文中參照阻斷FET 392及高側FET 394所述，GaN FET比習知FET切換更快速，並且允許自舉式閘極驅動器390比實施諸如MOSFET等其他電晶體之一類似系統使高側FET 394導通及關斷更快速。

在初始自舉級350中，FET 320之閘極端子接收輸入控制信號，並且FET 320之源極端子係耦接至接地。FET 320之汲極端子在節點325處耦接至電阻器330。電阻器330係進一步在節點340處耦接至FET 335之源極端子。FET 335之閘極端子及汲極端子係耦接至供應電壓V _dd，將FET 335組配為一二極體。電容器345係耦接至節點340及二次自舉級385中之節點360。

二次自舉級385類似於初始自舉級350，但以FET 365替代電阻器330。FET 365小於高側FET 394，並且FET 365之閘極端子係由初始自舉級350驅動。FET 355之閘極端接收輸入控制信號，並且FET 355之源極端子係耦接至接地。FET 355之汲極端子係在節點360處耦接至FET 365之源極端子。FET 365之閘極端子係在初始自舉級350中耦接至節點325，並且FET 365之汲極端子係在節點370處耦接至FET 375之源極端子。FET 375之閘極端子及汲極端子係耦接至供應電壓源310，將FET 375組配為一二極體。電容器380係耦接至輸出節點398。高側FET 394之閘極端子係耦接至節點360。

回應於處於邏輯高之輸入，FET 320、355及392當作閉合開關。FET 320當作一閉合開關，將節點325連接至接地，使節點325上之電壓降低。FET 355當作一閉合開關，將節點360連接至接地，使節點360上之電壓降低。FET 365之閘極端子處之節點325上、及FET 365之源極端子處之節點360上電壓降低會阻斷FET 365。阻斷FET 392當作一閉合開關，將輸出連接至接地，使輸出上之電壓降低。高側FET 394之閘極端子處之節點325上、及高側FET 394之源極端子處之輸出上電壓降低會阻斷高側FET 394，將輸出與供應電壓源310斷接。電荷係透過二極體連接式FET 335及FET 355從供應電壓V _dd儲存在電容器345中。類似的是，電荷係透過二極體連接式FET 375及阻斷FET 392從供應電壓V _dd儲存在電容器380中。跨越電容器345及380之電壓提升至大約V _dd−V _Th，分別導因於跨越二極體連接式FET 335或375之臨界電壓降。靜態電流係僅透過電阻器330以及FET 335及320汲取。

回應於處於邏輯低之輸入，FET 320、355及392當作斷開開關。FET 392當作一斷開開關，將輸出與接地斷接，允許輸出上之電壓提升。FET 320當作一斷開開關，將節點325與接地斷接。節點340上之初始電壓大約等於V _dd−V _Th，由於跨越FET 335之臨界電壓降，並且透過電阻器330提升節點325上之電壓。隨著節點325上之電壓提升到高於V _Th，FET 365及394接通。FET 355當作一斷開開關，將節點360與接地斷接，允許節點360上之電壓隨著FET 365接通且電流從供應電壓V _dd透過FET 375及365流動至節點360而提升。高側FET 394當作一閉合開關，並且將輸出連接至供應電壓源V _dd。隨著輸出上電壓提升，儲存在電容器380中之電荷按比例提升節點370上之電壓，使得節點370上之電壓大約等於輸出上之電壓加上V _dd−V _Th。因為FET 365導通，節點360上之電壓實質等於節點370上之電壓，並且與輸出上之電壓提升成比例地提升。隨著節點360上之電壓提升，儲存在電容器345中之能量按比例提升節點340上之電壓，使得節點340上之電壓大約等於儲存在電容器380上之電壓加上儲存在電容器345上之電壓，其係串聯連接。節點340上之電壓提升透過電阻器330提升節點325上之電壓。電氣連接至FET 365之閘極端子並連接至高側FET 394之閘極端子的節點325上之電壓提升使那些FET保持導通。保持FET 365接通使節點370與節點360保持電氣連接在一起，使得高壓側FET 394之V _GS實質等於跨越電容器380之電壓加上跨越電容器345之電壓，並且高壓側FET 394保持接通。未汲取靜態電流。

回應於輸入處於邏輯低，並且FET 365當作將節點370與節點360電氣連接之一閉合開關，電容器380上之電荷及電容器345上之電荷在電容器380、345與高側FET 394之閘極對源極電容之間重新分布。高側FET 394之所產生V _GS等於跨越電容器380之電壓加上跨越電容器340之電壓。

藉由配合多個自舉式電容器使用自舉式驅動器，圖1之自舉式驅動器電路中所需之總電容有助益地降低，並且高側FET 394之閘極對源極電壓等於甚至高於V _dd，正常會等於或小於V _d，如下述。

對於一邏輯高輸入(即自舉式驅動器之充電階段)，輸出、節點360及節點325處於接地，因為FET 320、355及392導通。如果FET 335及375之臨界電壓V _TH近似於零，自舉式電容器345及380兩者分別透過FET 375與392及FET 335與355都充電至約V _dd。

對於自舉式驅動器之一邏輯低輸入驅動階段，節點325係經由電阻器330拉升至節點340，並且因此FET 365及394開始接通。高壓側FET 394上之閘極對源極電壓將由跨越自舉式電容器380之電壓加上跨越自舉式電容器345之電壓充電。高側FET 394上之閘極對源極電壓可推導為：

V _{GS_394}= 3V _dd．C ₃₈₀．C ₃₄₅/ [(C ₃₈₀+ C ₃₄₅)(C _{GS_394}+ C ₃₄₅)]

總所需自舉式電容C _T等於C ₃₈₀+ C ₃₄₅

如果高側FET 394上之閘極對源極電壓(V _{GS_394})期望等於V _dd，且自舉式電容器具有相同之電容(C ₃₈₀= C ₃₄₅= C _Bootstrap)，則C _Bootstrap將等於高側FET 394之閘極對源極電容之兩倍(C _{GS_394})，並且總自舉式電容C _T將等於4･C _{GS_394}，其在圖1之自舉式驅動器電路中比總所需電容(9･C _{GS_394}，用以實現V _{GS_394}= 0.9･V _dd)小55%。另外，高側FET 394之所產生閘極對源極電容V _{GS_394}(= V _dd)甚至比圖1中之(V _{GS_394}= 0.9･V _dd)更高，進一步改善拉升速度。

一般來說，可使用整數N個自舉式電容器。接著，V _{GS_394}= N．V _dd．C _Bootstrap/(C _Bootstrap+ N．C _{GS_394})，並且可推導C _T= N．C _Bootstrap。

不過，要實現V _{GS_394}= V _dd且最小總所需電容為C _T，N = 2為最佳。如果期望V _{GS_394}= 1.5･V _dd，則最佳N將等於3且帶有9･C _{GS_394}之一最小C _T。

圖4根據本發明之一第二實施例，繪示一系統400，其包括經級聯自舉式閘極驅動器490、一高側FET 494、一低側(阻斷) FET 492、以及連接至一負載之一輸出(圖未示)。

為了實現低功率消散，在本發明之第二實施例中，將圖2之經級聯自舉技巧組合成圖3之多電壓自舉式驅動器，如所示，其中圖4之400中相似之參考數字符號代表圖3之300中之對應元件，並且加上字尾以代表多電壓自舉級中兩個自舉級裡面之元件。更具體而言，由於圖3之閘極驅動器中用於FET 365及高側FET 394之組合式電容可相當大，需要一非常小之電阻器330才能在電路中將節點325處之電壓拉升至節點340處之電壓，並且因此，當輸入處於邏輯高時會導致高直流功率消散。

在圖4之經級聯自舉式閘極驅動器中，圖3之電阻器330係替換為FET 465B以因應上述邏輯高輸入問題。FET 465B具有比高側FET494及FET 465A小很多之一尺寸。(在圖4之電路之一替代實施例中，FET 465A之閘極可連接至FET 465B之閘極)。自舉級485B之FET 465B係由居前級450之電路系統驅動。由於FET 465B之尺寸遠小於高側FET494及FET 465A之尺寸，自舉式電容器445可遠小於自舉式電容器480A及480B。電阻器430因此可比電阻器330大很多以降低電流消耗，而且由於FET 465B之尺寸更小，對FET 465B接通時間之一不利現象低很多。附加經級聯級可採用美國專利第10,790,811號中所述之方式來使用。換句話說，使用多自舉式電容器之相同概念亦可施用於取代各經級聯級中之一單一自舉式電容器，使得經級聯級之總電容要求亦可降低。

總之，本發明之多電壓自舉式驅動器具有以下勝於先前技術之特徵及優點： l 對於一習知自舉式驅動器，拉升FET之閘極對源極電壓僅可等於或小於供應電壓。其還需要大自舉式電容器。 l 在本發明之自舉式驅動器中，拉升FET之閘極對源極電壓係設定為等於或高於供應電壓。 l 根據本發明，將多個自舉式電容器並聯充電及串聯連接，以實現為邏輯高輸出對拉升驅動FET之閘極及源極端子施加之多個電壓。 l 為了實現等於供應電壓之一閘極對源極電壓，總所需電容比僅可在閘極對源極電壓上實現90%供應電壓之習知自舉式驅動器小55%。因此，本發明顯著縮減整體晶粒面積。 l 本發明可與美國專利第10,790,811號所揭示並訴求保護之經級聯自舉技巧組合，以實現低功率消耗。

所提出之技巧可進一步與共同待決申請案第 111146874號(Blank Rome案號200371-00384)之主動自舉式電路系統組合(另外還有經級聯自舉式電路系統之組合)，進一步使儲存在自舉式電容器上之電壓達到最大，用來為不同製程、電壓及溫度變化提升總體自舉式驅動器之穩健性。

以上說明與圖式僅視為說明達到本文中所述特徵與優點之特定實施例。可對特定程序條件施作修改及替代。因此，本說明之實施例並非視為受前述說明與圖式所限制。

100,300,400:系統 120,220,235,265,294,320,335,355,365,375,465A,465B:FET 135:二極體連接式FET 140,155,240,260,270,325,340,360,370:節點 145,230,330,150,345,380:電容器 170,390,490:自舉式閘極驅動器 185,394,494:高側FET 192:低側FET 245,280,445,480A,480B:自舉式電容器 250:居前(初始)自舉級 285:末級 290:自舉式驅動器電路 350:初始自舉級 385:二次自舉級 392:阻斷FET 430:電阻器 450:居前級 485B:自舉級 492:低側(阻斷) FET

本揭露之以上特徵、目的及優點在搭配圖式取用時，將從下文所提之詳細說明而變得更加顯而易見，在圖式中，相似之參考字元在各處對應地作識別，並且其中：

圖1係一習知自舉式閘極驅動器電路的一示意圖。

圖2係一習知經級聯自舉式閘極驅動器電路的一示意圖。

圖3根據本發明之一第一實施例，係一多電壓自舉式閘極驅動器電路的一示意圖。

圖4根據本發明之一第二實施例，係一經級聯多電壓自舉式閘極驅動器電路的一示意圖。

300:系統

320,335,355,365,375:FET

325,340,360,370:節點

330:電阻器

345,380:電容器

350:初始自舉級

385:二次自舉級

390:自舉式閘極驅動器

392:阻斷FET

394:高側FET

V_dd:電壓

Claims (7)

1. 一種用於一高側FET之自舉式閘極驅動器，該高側FET具有連接至一供應電壓之一汲極端子、連接至一輸出之一源極端子、及一閘極端子，該自舉式閘極驅動器包含： 一輸入，其用於接收一控制信號；以及 複數個自舉式電容器，其在該控制信號對應於一充電階段時以並聯方式電氣式連接於電壓源與接地之間，從而為該等電容器充電，該等複數個自舉式電容器在該控制信號對應於一驅動級時以串聯方式電氣式連接於該高側FET之該閘極與該源極之間； 藉此，當該控制信號對應於該驅動階段時，該高側FET之該閘極與該汲極之間的電壓係等於或大於該供應電壓。
2. 如請求項1之自舉式閘極驅動器，其進一步包含電氣式連接於該電壓源與該高側FET的該閘極之間以降低靜態電流消耗之一電阻器。
3. 如請求項1之自舉式閘極驅動器，其進一步包含用於阻斷該高側FET之一低側FET，該低側FET具有連接至該高側FET之該源極及該輸出的一汲極端子、連接至該輸入之一閘極端子、以及連接至接地之一源極端子。
4. 如請求項2之自舉式閘極驅動器，其包含一初級及一次級，其中該初級包括該等複數個自舉式電容器中之一第一者及該電阻器，而該次級包括該等複數個自舉式電容器中之一第二者及一FET。
5. 如請求項4之自舉式閘極驅動器，其中該自舉式閘極驅動器係經級聯並且包含一第二次級，該第二次級包含實質類似於該次級之電路系統，其包括該等複數個自舉式電容器中之一第三者。
6. 如請求項5之自舉式閘極驅動器，其中經級聯之該自舉式驅動器之該第二次級包含小於該高側FET之一FET，且該次級包含比該第二次級之該FET更小之一FET，並且其中該初級之該自舉式電容器係小於該次級及該第二次級之該等自舉式電容器。
7. 如請求項6之自舉式閘極驅動器，其中該自舉式閘極驅動器之該等FET係氮化鎵(GaN) FET。

Images