JP7509781B2 - カスケード接続されたブートストラップＧａＮ電源スイッチおよびドライバ - Google Patents

Description

本発明は、一般に、ハイサイド電界効果トランジスタ(FET)ゲートドライバに関し、より詳細には、より速いターンオン時間およびより良好な効率を有するブートストラップゲートドライバに関する。

典型的なハイサイドFETゲートドライバは、チャージポンプ回路またはブートストラップ回路に依拠して、ハイサイドFETのゲート端子に高めた電圧を提供する。チャージポンプゲートドライバおよびブートストラップゲートドライバは、関連するハイサイドFETがオフにされる間コンデンサにエネルギーを蓄積し、蓄積したエネルギーを使用して、ハイサイドFETのゲート端子に供給電圧より高い電圧を印加して、ハイサイドFETのソース端子上の電圧が増加するにもかかわらず、ハイサイドFETをオンにし続ける。

図1A～図1Bは、ハイサイド電源スイッチのための従来型チャージポンプゲートドライバの概略図を図示する。図1Aでは、システム100は、チャージポンプゲートドライバ170、ハイサイド電源スイッチトランジスタ185、および負荷190を含む。チャージポンプゲートドライバ170は、電源スイッチトランジスタ185のゲート端子に結合される。電源スイッチトランジスタ185のドレイン端子は、供給電圧V_ddを提供する供給電圧源110に結合され、電源スイッチトランジスタ185のソース端子は、出力ノード195において負荷190に結合される。チャージポンプゲートドライバ170は、制御信号CTL105を受け取って、CTL105に基づいて電源スイッチトランジスタ185を駆動する。論理ハイであるCTL105は、電源スイッチトランジスタ185がオフにされるべきであることを示し、論理ローであるCTL105は、電源スイッチトランジスタ185がオンにされるべきであることを示す。電源スイッチトランジスタ185は、チャージポンプゲートドライバ170およびCTL105からの出力に基づいて、負荷190と供給電圧源110を接続する閉スイッチとして働く。

チャージポンプゲートドライバ170は、トランジスタ120、135、および165、抵抗器130および145、ならびにコンデンサ150を含む。トランジスタ120のゲート端子がCTL105を受け取り、トランジスタ120のソース端子がグランドノード115に結合される。トランジスタ120のドレイン端子がノード125において抵抗器130に結合される。抵抗器130は、供給電圧源110にさらに結合される。トランジスタ120および抵抗器130がインバータ155を構成する。コンデンサ150は、ノード125と、ノード140においてトランジスタ135のソース端子とに結合される。トランジスタ135のゲート端子およびドレイン端子は供給電圧源110に結合され、トランジスタ135をダイオードとして構成する。抵抗器145は、ノード140においてトランジスタ135およびコンデンサ150に、ノード160においてトランジスタ165のドレイン端子に結合される。トランジスタ165のゲート端子がCTL105を受け取り、トランジスタ165のソース端子がグランドノード115に結合される。電源スイッチトランジスタ185のゲート端子はノード160に結合される。

論理ハイであるCTL105に応じて、トランジスタ120および165は閉スイッチとして働く。トランジスタ165は電源スイッチトランジスタ185のゲート端子をグランドに接続し、電源スイッチトランジスタ185を開スイッチとして働かせて、負荷190を供給電圧源110から切断する。コンデンサ150は、トランジスタ135および120を介して供給電圧源110から充電される。論理ローであるCTL105に応じて、トランジスタ120および165は開スイッチとして働く。開スイッチとして働くトランジスタ165は、電源スイッチトランジスタ185をグランド115から切断し、このことによって、ノード160上の電圧が、電源スイッチトランジスタ185の閾値電圧V_Thより上に増加することが可能になり、電源スイッチトランジスタ185をオンにする。

電源スイッチトランジスタ185は、次いで、閉スイッチとして働いて、負荷190を供給電圧源110に接続する。プルアップ抵抗器130は、ノード125上の電圧を、およそ供給電圧V_ddに増加させる。コンデンサ150に蓄積されるエネルギーは、ノード140を通して放電され、ノード140上の電圧、そしてさらにはノード160上の電圧を供給電圧V_ddより上に上昇させる。電源スイッチトランジスタ185のソース端子上の電圧がおよそV_ddに上昇すると、ノード160上でV_ddより上に上昇した電圧および電源スイッチトランジスタ185の低いオン抵抗が、電源スイッチトランジスタ185をオンにし続ける。

図1Bでは、図1Aに示されるシステム100の中にターンオフトランジスタ180が組み込まれる。トランジスタ180のゲート端子がCTL105を受け取り、トランジスタ180のソース端子がグランドノード115に結合される。トランジスタ180のドレイン端子は、出力ノード195に結合される。論理ハイであるCTL105に応じて、トランジスタ180は閉スイッチとして働いて、ノード195をグランド115に接続し、ノード195上の電圧をおよそV_ddからグランドへと迅速に低下させる。抵抗器130および145は、ターンオン時間の長さを有する電源スイッチトランジスタ185のターンオフ期間中に、図1A～図1Bに示されるチャージポンプゲートドライバ170中の静電流を平衡させるために使用することができる。抵抗器130および145がより大きい抵抗値になると、チャージポンプゲートドライバ170中の静電流が減少し、チャージポンプゲートドライバ170の全電力消費を減少させるが、電源スイッチトランジスタ185のターンオンが遅くもなる。

図2A～図2Bは、ハイサイド電源スイッチのための従来型ブートストラップゲートドライバの概略図を図示する。図2Aでは、システム200は、ブートストラップゲートドライバ270、ハイサイド電源スイッチトランジスタ285、および負荷290を含む。ブートストラップゲートドライバ270は、電源スイッチトランジスタ285のゲート端子に結合される。電源スイッチトランジスタ285のドレイン端子は、供給電圧V_ddを提供する供給電圧源210に結合され、電源スイッチトランジスタ285のソース端子は、出力ノード295において負荷290に結合される。ブートストラップゲートドライバ270は、制御信号CTL205を受け取って、CTL205に基づいて電源スイッチトランジスタ285を駆動する。論理ハイであるCTL205は、電源スイッチトランジスタ285がオフにされるべきであることを示し、論理ローであるCTL205は、電源スイッチトランジスタ285がオンにされるべきであることを示す。電源スイッチトランジスタ285は、ブートストラップゲートドライバ270およびCTL205からの出力に基づいて、負荷290を供給電圧源210に接続する閉スイッチとして働く。

ブートストラップゲートドライバ270は、トランジスタ220、および235、抵抗器245、ならびにコンデンサ250を含む。トランジスタ220のゲート端子がCTL205を受け取り、トランジスタ220のソース端子がグランドノード215に結合される。トランジスタ220のドレイン端子がノード255において抵抗器245に結合される。抵抗器245は、ノード240においてトランジスタ235のソース端子にさらに結合される。トランジスタ235のゲート端子およびドレイン端子は供給電圧源210に結合され、トランジスタ235をダイオードとして構成する。コンデンサ250は、ノード240と出力ノード295との間に結合される。電源スイッチトランジスタ285のゲート端子はノード255に結合される。

論理ハイであるCTL205に応じて、トランジスタ220は閉スイッチとして働いて、ノード255をグランドノード215に接続し、電源スイッチトランジスタ285をオフにして開スイッチとして働かせて、負荷290を供給電圧源210から切断する。コンデンサ250は、トランジスタ235およびトランジスタ220を介して供給電圧源210から充電される。論理ローであるCTL205に応じて、トランジスタ220は開スイッチとして働き、ノード255をグランド215から切断する。ダイオード構成のトランジスタ235およびプルアップ抵抗器245は、ノード255の電圧を、電源スイッチトランジスタ185の閾値電圧V_Thより上に増加させ、電源スイッチトランジスタ185をオンにする。

電源スイッチトランジスタ285は、次いで、閉スイッチとして働いて、負荷290を供給電圧源210に接続する。出力ノード295上の電圧が増加すると、コンデンサ250に蓄積されたエネルギーがノード240、プルアップ抵抗器245、およびノード255を通して放電し、このことによって、ノード240および255上の電圧が増加する。出力ノード295上の電圧が供給電圧V_ddに達すると、ノード255上の電圧は、供給電圧V_ddより上の、およそ、出力ノード295上の電圧にコンデンサ250にわたる電圧を加えた電圧へと増加する。電源スイッチトランジスタ285のソース端子上の電圧がおよそV_ddに上昇すると、ノード255上でV_ddより上に上昇した電圧および電源スイッチトランジスタ285の低いオン抵抗が、電源スイッチトランジスタ285をオンにし続ける。

図2Bでは、図2Aに示されるシステム200の中にターンオフトランジスタ280が組み込まれる。トランジスタ280のゲート端子がCTL205を受け取り、トランジスタ280のソース端子がグランドノード215に結合される。トランジスタ280のドレイン端子は、出力ノード295に結合される。論理ハイであるCTL205に応じて、トランジスタ280は閉スイッチとして働いて、出力ノード295をグランド215に接続し、ノード295における電圧をおよそV_ddからグランドへと迅速に低下させる。図1A～図1Bに示されるチャージポンプゲートドライバ170と同様に、抵抗器245を使用して、ターンオン時間の長さを有する電源スイッチトランジスタ285のターンオフ期間中に、図2A～図2Bに示されるブートストラップゲートドライバ270が静電流を平衡させる。抵抗器245がより大きい抵抗値になると、ブートストラップゲートドライバ270中の静電流が減少し、ブートストラップゲートドライバ270の全電力消費を減少させるが、電源スイッチトランジスタ285のターンオンが遅くもなる。

本発明は、上で議論した従来型ブートストラップゲートドライバの欠点を、カスケード接続されたブートストラップゲートドライバの抵抗値を減少させてカスケード接続されたブートストラップゲートドライバによって駆動される関連する電源スイッチのターンオンを速くする、窒化ガリウム(GaN)FETトランジスタスイッチを組み込んだカスケード接続されたブートストラップゲートドライバを設けることによって対処する。

より詳細には、本発明は、本明細書に記載されるように、ハイサイドパワートランジスタのためのカスケード接続されたブートストラップゲートドライバであり、静電流消費を減少させるための抵抗器を含む回路を備える1次ブートストラップステージと、1次ブートストラップステージの回路と同様であるが1次ブートストラップステージの抵抗器の代わりにトランジスタを含む少なくとも1つの2次ブートストラップステージとを含む。1次ブートストラップステージは、2次ブートストラップステージに第1の駆動電圧を提供し、2次ブートストラップステージがハイサイドパワートランジスタのゲート端子に第2の駆動電圧を提供し、第2の駆動電圧が第1の駆動電圧よりも大きい。

本発明のカスケード接続されたブートストラップゲートドライバ中のGaN FETは、ハイサイドパワートランジスタより小さく、第1のコンデンサが第2のコンデンサよりも小さい容量を有することを可能にする。GaN FETのオン抵抗を減らすことによって、ターンオン時間を速くし、抵抗器がより大きい抵抗値を有して静電流消費を減らして、ターンオン時間に影響を及ぼすことなくカスケード接続されたブートストラップゲートドライバの効率を改善することが可能になる。本発明のカスケード接続されたブートストラップゲートドライバは、複数の2次ブートストラップステージを含むことができる。

実装の様々な新規の詳細および要素の組合せを含む、本明細書に記載される上記および他の好ましい特徴は、ここで、添付図面を参照してより詳細に記載され、請求項に指摘されることになる。具体的な方法および装置は例としてのみ示されており、特許請求の制限としてではないことを理解するべきである。当業者には理解されるように、本明細書の教示の原理および特徴は、特許請求の範囲から逸脱することなく様々な多数の実施形態で採用することができる。

本開示の特徴、目的、および利点は、同様の参照記号が全体を通して対応して特定する図面と一緒に考えると、下に記載される詳細な説明からより明らかとなろう。

ハイサイド電源スイッチのための従来型チャージポンプゲートドライバを図示する概略図である。 ハイサイド電源スイッチのための従来型チャージポンプゲートドライバを図示する概略図である。 ハイサイド電源スイッチのための従来型ブートストラップゲートドライバを図示する概略図である。 ハイサイド電源スイッチのための従来型ブートストラップゲートドライバを図示する概略図である。 本発明の第1の実施形態による、ハイサイド電源スイッチのためのカスケード接続されたブートストラップゲートドライバを図示する図である。 N個のブートストラップステージを含む、本発明の第1の実施形態による、ハイサイド電源スイッチのためのカスケード接続されたブートストラップゲートドライバを図示する図である。 供給電圧がハイサイド電源スイッチの最大ゲート-ソース間電圧定格より大きい、本発明の第2の実施形態による、ハイサイド電源スイッチのためのカスケード接続されたブートストラップゲートドライバを図示する図である。 N個のブートストラップステージを含む、本発明の第2の実施形態による、ハイサイド電源スイッチのためのカスケード接続されたブートストラップゲートドライバを図示する図である。

以下の詳細な説明では、いくつかの実施形態へ参照が行われる。これらの実施形態は、当業者が実施形態を実行することが可能になるよう十分詳細に記載される。他の実施形態を採用することができ、様々な構造的、論理的、および電気的変更を行うことができるということが理解されるべきである。以下の詳細な説明に開示される特徴の組合せは、最も広い意味で、教示を実行するために必要があるわけではない場合があり、その代わりに、単に、本教示の特に代表的な例を記載するために教示されている。

図3は、本発明の第1の実施形態による、ハイサイド電源スイッチのためのカスケード接続されたブートストラップゲートドライバ390を図示する。システム300は、カスケード接続されたブートストラップゲートドライバ390、ターンオフトランジスタ392、ハイサイド電源スイッチトランジスタ394、および負荷396を含む。ターンオフトランジスタ392および電源スイッチトランジスタ394は、好ましくは、単一の半導体ダイ上にカスケード接続されたブートストラップゲートドライバ390とモノリシックに集積化される、エンハンスメントモードGaN FET半導体デバイスである。GaN FETが従来型トランジスタよりも大電流を伝達し、高電圧をサポートし、より迅速に切り換えることが可能であるために、ターンオフトランジスタ392および電源スイッチトランジスタ394は、システム300が、MOSFETなどといった他のトランジスタを実装する同様のシステムよりもより迅速なターンオンおよびターンオフ時間を実現することを可能にする。

カスケード接続されたブートストラップゲートドライバ390は、電源スイッチトランジスタ394のゲート端子に結合される。電源スイッチトランジスタ394のドレイン端子は、供給電圧V_ddを提供する供給電圧源310に結合され、電源スイッチトランジスタ394のソース端子は、出力ノード398で負荷396に結合される。カスケード接続されたブートストラップゲートドライバ390は、制御信号CTL305を受け取って、CTL305に基づいて電源スイッチトランジスタ394を駆動する。論理ハイであるCTL305は、電源スイッチトランジスタ394がオフにされるべきであることを示し、論理ローであるCTL305は、電源スイッチトランジスタ394がオンにされるべきであることを示す。

電源スイッチトランジスタ394は、カスケード接続されたブートストラップゲートドライバ390およびCTL305からの出力に基づいて、負荷396を供給電圧源310に接続する閉スイッチとして働く。ターンオフトランジスタ392のドレイン端子は出力ノード398に結合され、ターンオフトランジスタ392のソース端子はグランドノード315に結合される。ターンオフトランジスタ392のゲート端子が制御信号CTL305を受け取る。論理ハイであるCTL305に応じて、ターンオフトランジスタ392は閉スイッチとして働いて、出力ノード398をグランド315に接続し、出力ノード398上の電圧の低下をおよそV_ddからグランドへと加速する。

カスケード接続されたブートストラップゲートドライバ390は、1次ブートストラップステージ350および2次ブートストラップステージ385を含む。1次ブートストラップステージ350は、トランジスタ320および335、抵抗器330、ならびにコンデンサ345を含む。2次ブートストラップステージ385は、トランジスタ355、365、および375、ならびにコンデンサ380を含む。トランジスタ320、335、355、365、および375は、好ましくは、システム300の他の構成要素と一緒に単一の半導体ダイ上にモノリシックに集積化される、エンハンスメントモードGaN FET半導体デバイスである。ターンオフトランジスタ392および電源スイッチトランジスタ394を参照して本明細書で以前に記載したように、GaN FETは、従来型トランジスタよりも迅速に切り換わり、MOSFETなどといった他のトランジスタを実装する同様のシステムよりも、カスケード接続されたブートストラップゲートドライバ390が電源スイッチトランジスタ394をより迅速にオンオフすることを可能にする。トランジスタ320、335、355、365、375、392、および394は、およそ同じ閾値電圧V_Th、およびV_dd-V_Thより大きい、およそ同じ最大ゲート-ソース間電圧V_GS(MAX)を有する。

1次ブートストラップステージ350においては、トランジスタ320のゲート端子がCTL305を受け取り、トランジスタ320のソース端子がグランドノード315に結合される。トランジスタ320のドレイン端子がノード325において抵抗器330に結合される。抵抗器330は、ノード340においてトランジスタ335のソース端子にさらに結合される。トランジスタ335のゲート端子およびドレイン端子は供給電圧源310に結合され、トランジスタ335をダイオードとして構成する。コンデンサ345は、2次ブートストラップステージ385において、ノード340とノード360とに結合される。

2次ブートストラップステージ385は、1次ブートストラップステージ350と同様であるが、抵抗器330がトランジスタ365で置き換えられる。トランジスタ365は、電源スイッチトランジスタ394より小さいように選ばれ、トランジスタ365のゲート端子は1次ブートストラップステージ350によって駆動される。トランジスタ355のゲート端子がCTL305を受け取り、トランジスタ355のソース端子がグランドノード315に結合される。トランジスタ355のドレイン端子は、ノード360においてトランジスタ365のソース端子に結合される。トランジスタ365のゲート端子は1次ブートストラップステージ350中のノード325に結合され、トランジスタ365のドレイン端子はノード370においてトランジスタ375のソース端子に結合される。トランジスタ375のゲート端子およびドレイン端子は供給電圧源310に結合され、トランジスタ375をダイオードとして構成する。コンデンサ380は出力ノード398に結合される。電源スイッチトランジスタ394のゲート端子はノード360に結合される。

論理ハイであるCTL305に応じて、トランジスタ320、355および392は閉スイッチとして働く。トランジスタ320は閉スイッチとして働いて、ノード325をグランド315に接続し、ノード325上の電圧を低下させる。トランジスタ355は閉スイッチとして働いて、ノード360をグランド315に接続し、ノード360上の電圧を低下させる。トランジスタ365のゲート端子におけるノード325、およびトランジスタ365のソース端子におけるノード360上の電圧が低下したことによって、トランジスタ365がオフになる。ターンオフトランジスタ392は閉スイッチとして働いて、出力ノード398をグランド315に接続し、出力ノード398上の電圧を低下させる。電源スイッチトランジスタ394のゲート端子におけるノード360、および電源スイッチトランジスタ394のソース端子における出力ノード398上の電圧が低下したことによって、電源スイッチトランジスタ394がオフになり、負荷396を供給電圧源310から切断する。エネルギーは、供給電圧源310からダイオード接続されたトランジスタ335およびトランジスタ355を通して、コンデンサ345に蓄積される。同様に、エネルギーは、供給電圧源310からダイオード接続されたトランジスタ375およびターンオフトランジスタ392を通して、コンデンサ380に蓄積される。コンデンサ345および380にわたる電圧は、それぞれ、ダイオード接続されたトランジスタ335または375にわたる閾値電圧低下に起因して、およそV_dd-V_Thに増加する。静電流は、抵抗器330ならびにトランジスタ335および320を通してのみ引き出される。

論理ローであるCTL305に応じて、トランジスタ320、355および392は開スイッチとして働く。トランジスタ392は、開スイッチとして働いて、出力ノード398をグランド315から切断し、ノード398上の電圧が増加することを可能にする。トランジスタ320は、開スイッチとして働いて、ノード325をグランド315から切断する。ノード340上の最初の電圧は、トランジスタ335にわたる閾値電圧低下に起因して、およそV_dd-V_Thに等しく、抵抗器330を通してノード325上の電圧を増加させる。ノード325上の電圧がV_Thより上に増加すると、トランジスタ365がオンになる。トランジスタ355は、開スイッチとして働いて、ノード360をグランド315から切断し、トランジスタ365がオンになり電流が供給電圧源310からトランジスタ375および365を通ってノード360に流れると、ノード360上の電圧が増加することを可能にする。ノード360上の電圧がV_Thより上に増加すると、電源スイッチトランジスタ394がオンになる。電源スイッチトランジスタ394は、次いで、閉スイッチとして働いて、負荷396を供給電圧源310に接続する。出力ノード398上の電圧が増加すると、ノード370上の電圧が出力ノード398上の電圧にV_dd-V_Thを加えた電圧にほぼ等しいように、コンデンサ380に蓄積されるエネルギーがノード370上の電圧を比例して増加させる。トランジスタ365がオンであるために、ノード360上の電圧は、ノード370上の電圧にほぼ等しく、出力ノード398上の電圧の増加に比例して増加する。ノード360上の電圧が増加すると、ノード340上の電圧がノード340上の電圧にV_dd-V_Thを加えた電圧にほぼ等しいように、コンデンサ345に蓄積されるエネルギーがノード340上の電圧を比例して増加させる。ノード340上の電圧が増加すると、ノード325上の電圧が抵抗器330を通して増加する。トランジスタ365のゲート端子におけるノード325上の電圧が増加したことによって、トランジスタ365のソース端子におけるノード360上の電圧が増加するので、トランジスタ365がオンのままに保たれる。トランジスタ365をオンにしたままにすることによってノード370とノード360が一緒に結合されたままとなり、それによって、電源スイッチトランジスタ394のソース端子における出力ノード398上の電圧が供給電圧V_ddへと増加すると、電源スイッチトランジスタ394のV_GSがコンデンサ380にわたる電圧にほぼ等しくなり、電源スイッチトランジスタ394はオンになったままとなる。静電流は、引き出されない。

論理ローであるCTL305およびノード370とノード360を一緒に結合する閉スイッチとして働くトランジスタ365に応じて、コンデンサ380上の電荷は、コンデンサ380とトランジスタ394のゲート-ソース容量との間で再分配され、コンデンサ380にわたる電圧を低下させる。結果として、トランジスタ394のV_GSは、論理ハイであるCTL305に応じて、コンデンサ380にわたる最初の電圧より小さくなる。いくつかの実施形態では、十分なV_GSがトランジスタ394に印可されるように、コンデンサ380は、コンデンサ380上に最初に充電された電圧のほぼ90%を維持するために、トランジスタ394のゲート-ソース容量よりもほぼ9倍大きい容量を有する。トランジスタ365が電源スイッチトランジスタ394より小さいために、2次ブートストラップステージ385がハイサイド電源スイッチトランジスタ394のゲート端子に提供するものよりも、1次ブートストラップステージ350は、トランジスタ365により小さい駆動電圧を提供し、コンデンサ345はコンデンサ380よりも小さくすることができる。2次ブートストラップステージ385のトランジスタ365は、電源スイッチトランジスタ394のターンオンを加速する。というのは、トランジスタ365のターンオン抵抗は、図2A～図2Bに示されるブートストラップゲートドライバ270中の抵抗器245の抵抗よりはるかに小さいためである。1次ブートストラップステージ350からのより小さい駆動電圧によって、抵抗器330をより大きくすること、およびより静電流を低下させてトランジスタ365のターンオン時間への影響を小さくさせること、そしてさらには、トランジスタ365のより小さいサイズに起因して、電源スイッチトランジスタ394のターンオン時間への影響を小さくさせることが可能になる。

図4は、複数、N個のブートストラップステージを含む、本発明の第1の実施形態による、ハイサイド電源スイッチのためのカスケード接続されたブートストラップゲートドライバ490を図示する。カスケード接続されたブートストラップゲートドライバ490は、図3に示されたカスケード接続されたブートストラップゲートドライバ390と同様であるが、N-1個の2次ブートストラップステージ485A～485N-1を含む。各トランジスタ465は前のブートストラップステージによって駆動され、たとえば、トランジスタ465Aは、ブートストラップステージ485Bによって駆動される。電源スイッチトランジスタ494をオンにするための遅延時間は、ブートストラップステージの数Nとともに増加する。

各トランジスタ465は、後続のブートストラップステージ485中のトランジスタ465よりも小さく、より低いオン抵抗を有する。たとえば、トランジスタ465Bはトランジスタ465Aよりも小さく、その両方は、電源スイッチトランジスタ494より小さい。同様に、各コンデンサ480は、後続のブートストラップステージ485中のコンデンサ480より小さい。たとえば、コンデンサ480Bは、コンデンサ480Aより小さい容量を有する。1次ブートストラップステージ450は、ただ1つの抵抗器430を含むことができ、抵抗器430は、論理ハイであるCTL405およびオフにされている電源スイッチトランジスタ494に応じて静電流を減らすために、非常に大きくすることができる。

図5は、供給電圧V_ddHがトランジスタの最大ゲート-ソース間電圧定格V_GS(MAX)より大きい、本発明の第2の実施形態による、ハイサイド電源スイッチのためのカスケード接続されたブートストラップゲートドライバ590を図示する。この例では、V_ddHは、トランジスタの閾値電圧V_Thの3倍より大きく、2V_GS(MAX)+V_Thより小さい。デバイス500は、カスケード接続されたブートストラップゲートドライバ590、ハイサイド電源スイッチトランジスタ594、ターンオフトランジスタ592、および負荷596を含む。ターンオフトランジスタ592および電源スイッチトランジスタ594は、好ましくは、単一の半導体ダイ上にカスケード接続されたブートストラップゲートドライバ590とモノリシックに集積化される、エンハンスメントモードGaN FET半導体デバイスである。GaN FETが従来型トランジスタよりも大電流を伝達し、高電圧をサポートし、より迅速に切り換えることが可能であるために、ターンオフトランジスタ592および電源スイッチトランジスタ594は、システム500が、MOSFETなどといった他のトランジスタを実装する同様のシステムよりもより迅速なターンオンおよびターンオフ時間を実現することを可能にする。ターンオフトランジスタ592、電源スイッチトランジスタ594、およびカスケード接続されたブートストラップゲートドライバ590中のトランジスタは、ほぼ同じ閾値電圧V_Thおよびほぼ同じV_GS(MAX)を有する。

カスケード接続されたブートストラップゲートドライバ590は、図3に示されたカスケード接続されたブートストラップゲートドライバ390と同様であるが、ノード340とノード360との間に結合されるコンデンサ345とは異なり、コンデンサ545がノード540と出力ノード598との間に結合される。コンデンサ545がノード560ではなく出力ノード598に結合されるために、ノード540上の電圧は、ノード560上の電圧ではなく出力ノード598上の電圧に依存する。したがって、ノード540上の電圧は、ノード598上の電圧および電源スイッチトランジスタ594のソース端子上の電圧に基づいて増加する。論理ハイであるCTL505に応じてコンデンサ545にわたる最初の電圧は、コンデンサ545と、トランジスタ565およびトランジスタ594の直列ゲート-ソース間容量との間で再分配される。ノード525と出力ノード598との間にもたらされる電圧は、ただ1つではなく、2つのゲート-ソース間電圧、すなわち、トランジスタ565のゲート-ソース間電圧と電源スイッチトランジスタ594のゲート-ソース間電圧にわたって分割される。さらなる電圧分割によって、ノード560上の電圧とノード598上の電圧との間の差異がV_GS(MAX)を超えないことが確実になる。さらに、ノード560とコンデンサ545は一緒に結合されていないために、ノード560上の電圧は、電源スイッチトランジスタ594を駆動するソースフォロワとして働くトランジスタ565によって駆動され、出力ノード598上の電圧がほぼV_ddHへと増加する。

論理ハイであるCTL505に応じて、トランジスタ520、555および592は閉スイッチとして働く。トランジスタ520は閉スイッチとして働いて、ノード525をグランド515に接続し、ノード525上の電圧を低下させる。トランジスタ555は閉スイッチとして働いて、ノード560をグランド515に接続し、ノード560上の電圧を低下させる。トランジスタ565のゲート端子におけるノード525、およびトランジスタ565のソース端子におけるノード560上の電圧が低下したことによって、トランジスタ565がオフになる。ターンオフトランジスタ592は閉スイッチとして働いて、出力ノード598をグランド515に接続し、出力ノード598上の電圧を低下させる。電源スイッチトランジスタ594のゲート端子におけるノード560、および電源スイッチトランジスタ594のソース端子における出力ノード598上の電圧が低下したことによって、電源スイッチトランジスタ594がオフになり、負荷596を供給電圧源510から切断する。エネルギーは、供給電圧源510からダイオード接続されたトランジスタ535およびトランジスタ592を通して、コンデンサ545に蓄積される。同様に、エネルギーは、供給電圧源510からダイオード接続されたトランジスタ575およびトランジスタ592を通して、コンデンサ580に蓄積される。コンデンサ545および580にわたる電圧は、それぞれ、ダイオード接続されたトランジスタ535または575にわたる閾値電圧低下に起因して、およそV_ddH-V_Thに増加する。静電流は、抵抗器530ならびにトランジスタ535および520を通してのみ引き出される。

論理ローであるCTL505に応じて、トランジスタ520、555および592は開スイッチとして働く。トランジスタ592は、開スイッチとして働いて、出力ノード598をグランド515から切断し、ノード598上の電圧が増加することを可能にする。トランジスタ520は、開スイッチとして働いて、ノード525をグランド515から切断する。ノード540上の最初の電圧は、トランジスタ535にわたる閾値電圧低下に起因して、およそV_ddH-V_Thに等しく、抵抗器530を通してノード525上の電圧を増加させる。ノード525上の電圧がV_Thより上に増加すると、トランジスタ565がオンになる。トランジスタ555は、開スイッチとして働いて、ノード560をグランド515から切断し、トランジスタ565がオンになり電流が供給電圧源510からトランジスタ575および565を通ってノード560に流れると、ノード560上の電圧が増加することを可能にする。ノード560上の電圧がV_Thより上に増加すると、電源スイッチトランジスタ594がオンになる。電源スイッチトランジスタ594は、次いで、閉スイッチとして働いて、負荷596を供給電圧源510に接続する。出力ノード598上の電圧が増加すると、ノード570および540上の電圧が出力ノード598上の電圧にV_ddH-V_Thを加えた電圧にほぼ等しいように、コンデンサ580および545に蓄積されるエネルギーがノード570および540上の電圧を比例して増加させる。ノード540上の電圧が増加すると、ノード525上の電圧が抵抗器530を通して増加する。コンデンサ545にわたる電圧は、トランジスタ565のV_GSにトランジスタ594のV_GSを加えた電圧にほぼ等しい。結果として、コンデンサ545にわたる最初の電圧は、論理ハイであるCTL505に応じてV_ddH-V_Thにほぼ等しく、2つのゲート-ソース間電圧、すなわちトランジスタ565および594のゲート-ソース間電圧にわたって分割され、それによって、トランジスタ565および594のゲート-ソース間電圧はV_GS(MAX)を超えない。トランジスタ565のゲート端子におけるノード525上の電圧が増加したことによって、トランジスタ565のソース端子におけるノード560上の電圧が増加するので、トランジスタがオンのままに保たれ、そのことによって、トランジスタ565をソースフォロワとして働かせて、コンデンサ580に蓄積される電荷がノード560上の電圧が増加することを可能にする。ノード560上の電圧がノード525上の電圧に比例して増加すると、それによって、出力ノード598上の電圧に比例して増加し、トランジスタ594のソース端子における出力ノード598上の電圧がほぼV_ddHへと増加して負荷596が供給電圧源510に接続されるとき、トランジスタ594をオンに保つ。

トランジスタ520、535、555、565、および575は、好ましくは、システム500の他の構成要素と一緒に単一の半導体ダイ上にモノリシックに集積化される、エンハンスメントモードGaN FET半導体デバイスである。ターンオフトランジスタ592および電源スイッチトランジスタ594を参照して本明細書で以前に記載したように、GaN FETは、従来型トランジスタよりも迅速に切り換わり、MOSFETなどといった他のトランジスタを実装する同様のシステムよりも、カスケード接続されたブートストラップゲートドライバ590が電源スイッチトランジスタ594をより迅速にオンオフすることを可能にする。トランジスタ565が電源スイッチトランジスタ594より小さいオン抵抗を有するために、2次ブートストラップステージ585がハイサイド電源スイッチトランジスタ594のゲート端子に提供するものよりも、1次ブートストラップステージ550は、トランジスタ565により小さい駆動電圧を提供し、図3に示されるカスケード接続されたブートストラップゲートドライバ390中の抵抗器330のように、カスケード接続されたブートストラップゲートドライバ590中の抵抗器530は、より大きい抵抗値を有して、より静電流を低下させてトランジスタ565のターンオン時間への影響を小さくさせること、そしてさらには、電源スイッチトランジスタ594と比較してトランジスタ565がより小さいサイズであることに起因して、電源スイッチトランジスタ594のターンオン時間への影響を小さくさせることが可能になる。

図6は、複数、N個のブートストラップステージを含む、本発明の第2の実施形態による、ハイサイド電源スイッチのためのカスケード接続されたブートストラップゲートドライバ690を図示する。カスケード接続されたブートストラップゲートドライバ690は、図5に示されたカスケード接続されたブートストラップゲートドライバ590と同様であるが、N-1個の2次ブートストラップステージ685A～685N-1を含む。この例では、供給電圧V_ddHがシステム600中のトランジスタの最大ゲート-ソース間電圧定格V_GS(MAX)より大きい。V_ddHは、(N+1)V_Thより大きく、NV_GS(MAX)+V_Thより小さい。電源スイッチトランジスタ694をオンにするための遅延時間は、ブートストラップステージの数Nとともに増加する。

各トランジスタ665は前のブートストラップステージによって駆動される。たとえば、トランジスタ665Aは、ブートストラップステージ685Bによって駆動される。各トランジスタ665は、後続のブートストラップステージ685中のトランジスタ665よりも小さく、低いオン抵抗を有する。たとえば、トランジスタ665Bはトランジスタ665Aよりも小さく、その両方は、電源スイッチトランジスタ694より小さい。同様に、各コンデンサ680は、後続のブートストラップステージ685中のコンデンサ680より小さい。たとえば、コンデンサ680Bはコンデンサ680Aより小さい。1次ブートストラップステージ650は、ただ1つの抵抗器630を含むことができ、抵抗器630は、論理ハイであるCTL605およびオフにされている電源スイッチトランジスタ694に応じて静電流を減らすために、非常に大きくすることができる。

上の記載および図面は、単に、本明細書に記載される特徴および利点を実現する、特定の実施形態を例示すると考えるべきである。特定のプロセス条件に対する変更および代替を行うことができる。したがって、本発明の実施形態は、上記の記載および図面によって限定されると考えられない。

100 システム
105 制御信号CTL
110 供給電圧源
115 グランドノード、グランド
120 トランジスタ
125 ノード
130 抵抗器、プルアップ抵抗器
135 トランジスタ
140 ノード
145 抵抗器
150 コンデンサ
155 インバータ
160 ノード
165 トランジスタ
170 チャージポンプゲートドライバ
180 ターンオフトランジスタ、トランジスタ
185 ハイサイド電源スイッチトランジスタ、電源スイッチトランジスタ
190 負荷
195 出力ノード
200 システム
205 制御信号CTL
210 供給電圧源
215 グランドノード、グランド
220 トランジスタ
235 トランジスタ
240 ノード
245 抵抗器、プルアップ抵抗器
250 コンデンサ
255 ノード
270 ブートストラップゲートドライバ
280 ターンオフトランジスタ、トランジスタ
285 ハイサイド電源スイッチトランジスタ、電源スイッチトランジスタ
290 負荷
295 出力ノード
300 システム
305 制御信号CTL
310 供給電圧源
315 グランドノード、グランド
320 トランジスタ
325 ノード
330 抵抗器
335 トランジスタ
340 ノード
345 コンデンサ
350 1次ブートストラップステージ
355 トランジスタ
360 ノード
365 トランジスタ
370 ノード
375 トランジスタ
380 コンデンサ
385 2次ブートストラップステージ
390 ブートストラップゲートドライバ
392 ターンオフトランジスタ
394 ハイサイド電源スイッチトランジスタ、電源スイッチトランジスタ、トランジスタ
396 負荷
398 出力ノード
405 CTL
430 抵抗器
450 1次ブートストラップステージ
465 トランジスタ
465A トランジスタ
465B トランジスタ
480 コンデンサ
480A コンデンサ
480B コンデンサ
485 ブートストラップステージ
485A 2次ブートストラップステージ
485B ブートストラップステージ
485N-1 2次ブートストラップステージ
490 ブートストラップゲートドライバ
494 電源スイッチトランジスタ
500 デバイス、システム
505 CTL
510 供給電圧源
515 グランド
520 トランジスタ
525 ノード
530 抵抗器
535 トランジスタ
540 ノード
545 コンデンサ
550 1次ブートストラップステージ
555 トランジスタ
560 ノード
565 トランジスタ
570 ノード
575 トランジスタ
580 コンデンサ
585 2次ブートストラップステージ
590 ブートストラップゲートドライバ
592 ターンオフトランジスタ、トランジスタ
594 ハイサイド電源スイッチトランジスタ、電源スイッチトランジスタ、トランジスタ
596 負荷
598 出力ノード、ノード
600 システム
605 CTL
630 抵抗器
650 1次ブートストラップステージ
665 トランジスタ
665A トランジスタ
665B トランジスタ
680 コンデンサ
680A コンデンサ
680B コンデンサ
685 ブートストラップステージ
685A 2次ブートストラップステージ
685B ブートストラップステージ
685N-1 2次ブートストラップステージ
690 ブートストラップゲートドライバ
694 電源スイッチトランジスタ

Claims (15)

1. 供給電圧に接続されたドレイン端子、出力に接続されたソース端子、およびゲート端子を有するハイサイドパワートランジスタのためのカスケード接続されたブートストラップゲートドライバであって、
   静電流消費を減少させるための抵抗器を含む回路を備える1次ブートストラップステージと、
   前記1次ブートストラップステージの前記回路を備えるが、前記1次ブートストラップステージの前記抵抗器の代わりにトランジスタを含む、2次ブートストラップステージと、
   前記2次ブートストラップステージと前記ハイサイドパワートランジスタとの間に接続されるさらなる2次ブートストラップステージと
   を備え、
   前記1次ブートストラップステージが、前記2次ブートストラップステージに第1の駆動電圧を提供し、前記2次ブートストラップステージが前記ハイサイドパワートランジスタの前記ゲート端子に第2の駆動電圧を提供し、前記第2の駆動電圧が前記第1の駆動電圧よりも大きく、
   前記2次ブートストラップステージが、前記さらなる2次ブートストラップステージに前記第2の駆動電圧を提供し、前記さらなる2次ブートストラップステージが前記ハイサイドパワートランジスタの前記ゲート端子にさらなる第2の駆動電圧を提供し、前記さらなる第2の駆動電圧が前記第2の駆動電圧よりも大きい、カスケード接続されたブートストラップゲートドライバ。
2. 前記1次ブートストラップステージが、
   入力ノードに接続されたゲート端子、グランドに接続されたソース端子、および第1のノードに接続されたドレイン端子を有する第1の窒化ガリウム(GaN)電界効果トランジスタ(FET)と、
   前記第1のノードに接続された第1の端子および第2のノードに接続された第2の端子を有する抵抗器と、
   前記第2のノードに接続されたソース端子、ならびに前記供給電圧に一緒に接続されたゲート端子およびドレイン端子を有する第2のGaN FETと、
   前記第2のノードに接続された第1の端子および前記ハイサイドパワートランジスタの前記ゲート端子に接続された第2の端子を有する第1のコンデンサと
   を備え、
   前記2次ブートストラップステージが、
   前記入力ノードに接続されたゲート端子、グランドに接続されたソース端子、および前記ハイサイドパワートランジスタの前記ゲート端子に接続されたドレイン端子を有する第3のGaN FETと、
   前記第1のノードに接続されたゲート端子、前記ハイサイドパワートランジスタの前記ゲート端子に接続されたソース端子、および第3のノードに接続されたドレイン端子を有する第4のGaN FETと、
   前記第3のノードに接続されたソース端子、ならびに前記供給電圧に一緒に接続されたゲート端子およびドレイン端子を有する第5のGaN FETと、
   前記第3のノードに接続された第1の端子および前記出力に接続された第2の端子を有する第2のコンデンサと
   を備える、請求項1に記載のカスケード接続されたブートストラップゲートドライバ。
3. 前記第1、第2、第3、第4、および第5のGaN FETがエンハンスメントモードGaN FETである、請求項2に記載のカスケード接続されたブートストラップゲートドライバ。
4. 前記供給電圧が前記第1、第2、第3、第4、および第5のGaN FETの最大ゲート-ソース間電圧定格に前記GaN FETの閾値電圧を加えた電圧より小さい、請求項2に記載のカスケード接続されたブートストラップゲートドライバ。
5. 前記第4のGaN FETが前記ハイサイドパワートランジスタより小さい、請求項2に記載のカスケード接続されたブートストラップゲートドライバ。
6. 前記さらなる2次ブートストラップステージが、
   入力ノードに接続されたゲート端子、グランドに接続されたソース端子、および前記ハイサイドパワートランジスタの前記ゲート端子に接続されたドレイン端子を有するさらなる第3のGaN FETと、
   前記第3のGaN FETの前記ドレイン端子および前記第4のGaN FETの前記ソース端子に接続されたゲート端子、前記ハイサイドパワートランジスタの前記ゲート端子に接続されたソース端子、ならびに第4のノードに接続されたドレイン端子を有するさらなる第4のGaN FETと、
   前記第4のノードに接続されたソース端子、ならびに前記供給電圧に一緒に接続されたゲート端子およびドレイン端子を有するさらなる第5のGaN FETと、
   前記第4のノードに接続された第1の端子および前記出力に接続された第2の端子を有するさらなる第2のコンデンサと
   を備える、請求項2に記載のカスケード接続されたブートストラップゲートドライバ。
7. 前記さらなる第4のGaN FETが前記ハイサイドパワートランジスタより小さく、前記第4のGaN FETが前記さらなる第4のGaN FETより小さく、前記第2のコンデンサが前記さらなる第2のコンデンサより小さい、請求項6に記載のカスケード接続されたブートストラップゲートドライバ。
8. 供給電圧に接続されたドレイン端子、出力に接続されたソース端子、およびゲート端子を有するハイサイドパワートランジスタのためのカスケード接続されたブートストラップゲートドライバであって、
   静電流消費を減少させるための抵抗器を含む回路を備える1次ブートストラップステージと、
   前記1次ブートストラップステージの前記回路を備えるが、前記1次ブートストラップステージの前記抵抗器の代わりにトランジスタを含む、少なくとも1つの2次ブートストラップステージと
   を備え、
   前記1次ブートストラップステージが、前記2次ブートストラップステージに第1の駆動電圧を提供し、前記2次ブートストラップステージが前記ハイサイドパワートランジスタの前記ゲート端子に第2の駆動電圧を提供し、前記第2の駆動電圧が前記第1の駆動電圧よりも大きく、
   前記1次ブートストラップステージが、
   入力ノードに接続されたゲート端子、グランドに接続されたソース端子、および第1のノードに接続されたドレイン端子を有する第1の窒化ガリウム(GaN)電界効果トランジスタ(FET)と、
   前記第1のノードに接続された第1の端子および第2のノードに接続された第2の端子を有する抵抗器と、
   前記第2のノードに接続されたソース端子、ならびに前記供給電圧において一緒に接続されたゲート端子およびドレイン端子を有する第2のGaN FETと、
   前記第2のノードに接続された第1の端子および前記出力に接続された第2の端子を有する第1のコンデンサと
   を備え、
   前記2次ブートストラップステージが、
   前記入力ノードに接続されたゲート端子、グランドに接続されたソース端子、および前記ハイサイドパワートランジスタの前記ゲート端子に接続されたドレイン端子を有する第3のGaN FETと、
   前記第1のノードに接続されたゲート端子、前記ハイサイドパワートランジスタの前記ゲート端子に接続されたソース端子、および第3のノードに接続されたドレイン端子を有する第4のGaN FETと、
   前記第3のノードに接続されたソース端子、ならびに前記供給電圧に一緒に接続されたゲート端子およびドレイン端子を有する第5のGaN FETと、
   前記第3のノードに接続された第1の端子および前記出力に接続された第2の端子を有する第2のコンデンサと
   を備える、カスケード接続されたブートストラップゲートドライバ。
9. 前記第1、第2、第3、第4、および第5のGaN FETがエンハンスメントモードGaN FETである、請求項8に記載のカスケード接続されたブートストラップゲートドライバ。
10. 前記供給電圧が前記GaN FETの最大ゲート-ソース間電圧定格に前記GaN FETの閾値電圧を加えた電圧のN倍より小さくて前記GaN FETの前記閾値電圧の(N+1)倍より大きく、Nが前記カスケード接続されたブートストラップゲートドライバ中のステージの数を表す、請求項8に記載のカスケード接続されたブートストラップゲートドライバ。
11. 前記第1のコンデンサにわたる電圧が前記第4のGaN FETのゲート-ソース間電圧と前記ハイサイドパワートランジスタのゲート-ソース間電圧にわたって分割される、請求項8に記載のカスケード接続されたブートストラップゲートドライバ。
12. 前記第4のGaN FETが前記ハイサイドパワートランジスタより小さい、請求項8に記載のカスケード接続されたブートストラップゲートドライバ。
13. 前記2次ブートストラップステージと前記ハイサイドパワートランジスタとの間に接続されるさらなる2次ブートストラップステージをさらに備え、前記2次ブートストラップステージが、前記さらなる2次ブートストラップステージに前記第2の駆動電圧を提供し、前記さらなる2次ブートストラップステージが前記ハイサイドパワートランジスタの前記ゲート端子にさらなる第2の駆動電圧を提供し、前記さらなる第2の駆動電圧が前記第2の駆動電圧よりも大きい、請求項8に記載のカスケード接続されたブートストラップゲートドライバ。
14. 前記さらなる2次ブートストラップステージが、
    前記入力ノードに接続されたゲート端子、グランドに接続されたソース端子、および前記ハイサイドパワートランジスタの前記ゲート端子に接続されたドレイン端子を有するさらなる第3のGaN FETと、
    前記第3のGaN FETの前記ドレイン端子および前記第4のGaN FETの前記ソース端子に接続されたゲート端子、前記ハイサイドパワートランジスタの前記ゲート端子に接続されたソース端子、ならびに第4のノードに接続されたドレイン端子を有するさらなる第4のGaN FETと、
    前記第4のノードに接続されたソース端子、ならびに前記供給電圧に一緒に接続されたゲート端子およびドレイン端子を有するさらなる第5のGaN FETと、
    前記第4のノードに接続された第1の端子および前記出力に接続された第2の端子を有するさらなる第2のコンデンサと
    を備える、請求項13に記載のカスケード接続されたブートストラップゲートドライバ。
15. 前記さらなる第4のGaN FETが前記ハイサイドパワートランジスタより小さく、前記第4のGaN FETが前記さらなる第4のGaN FETより小さく、前記第2のコンデンサが前記さらなる第2のコンデンサより小さい、請求項14に記載のカスケード接続されたブートストラップゲートドライバ。

Images