JP2023069532A - 半導体装置 - Google Patents

Abstract

【課題】放熱能力の改善を図る。【解決手段】ＮＭＯＳトランジスタＭ１は、誘導性負荷Ｌ１に接続し、スイッチングにより誘導性負荷Ｌ１を作動する。電流センス回路１２ｃ１は、ＮＭＯＳトランジスタＭ１がオンした場合に、電源からＧＮＤに向かう経路Ｋ１（第１の経路）を流れる誘導性負荷Ｌ１の第１の負荷電流を検出し、第１の負荷電流に応じた電圧信号を出力する。ダイオードＤ１は、誘導性負荷Ｌ１に対して並列に接続され、ＮＭＯＳトランジスタＭ１がオンからオフに遷移した場合に、誘導性負荷Ｌ１の逆起電圧により生じる第２の負荷電流を経路Ｋ２（第２の経路）に還流させる。シャント抵抗Ｒｓは、経路Ｋ２上に配置され、ダイオードＤ１に対して直列に接続されて第２の負荷電流の検出素子となる。アンプ回路１２ｂは、シャント抵抗Ｒｓの両端電圧を入力して増幅し、第２の負荷電流に応じた電圧信号を出力する。【選択図】図２

Description

本発明は、誘導性負荷を流れる電流を検出する半導体装置に関する。

近年、自動車分野では車体の軽量化、走行燃費の向上等を狙いとした機構部品の電子化に伴う電子制御ユニット（ＥＣＵ：Electronic Control Unit）の開発が進んでいる。ＥＣＵでは、誘導性負荷をスイッチング素子により駆動する。また、誘導性負荷に流れる電流（負荷電流）をモニタし、負荷電流の変化にもとづいて、誘導性負荷の状態を判定する制御が行われる。

図８は従来のＥＣＵの構成を示す図である。ＥＣＵ１００は、端子Ｔ１、Ｔ２を介して誘導性負荷Ｌ１に接続される。ＥＣＵ１００は、マイコン１１０、半導体素子１２０、ダイオードｄ１およびシャント抵抗Ｒｓを備える。

半導体素子１２０は、制御回路１２１ａ、出力段ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であるＮＭＯＳトランジスタ（ＮチャネルＭＯＳトランジスタ）ｍ１およびアンプ回路１２１ｂを含み、１パッケージで構成される。

ＥＣＵ１００には、バッテリ＋ＢおよびＧＮＤ（グランド）が接続されて、ＥＣＵ１００内の所定の構成素子に電源電圧が供給される。また、半導体素子１２０のＶＣＣ端子はバッテリ＋Ｂに接続され、半導体素子１２０のＧＮＤ端子はＧＮＤに接続されて、半導体素子１２０内の構成素子に電源電圧が供給される。

ＥＣＵ１００では、誘導性負荷Ｌ１とシャント抵抗Ｒｓは、直列に接続され、ダイオードｄ１は、誘導性負荷Ｌ１とシャント抵抗Ｒｓに対して並列に接続されている。また、シャント抵抗Ｒｓの両端電圧が、半導体素子１２０内のアンプ回路１２１ｂに入力される構成となっている。

各構成素子の接続関係において、半導体素子１２０の入力端子ＩＮは、マイコン１１０の出力端子および制御回路１２１ａの入力端子に接続される。制御回路１２１ａの出力端子は、ＮＭＯＳトランジスタｍ１のゲートに接続される。ＮＭＯＳトランジスタｍ１のドレインは、ＶＣＣ端子に接続される。

半導体素子１２０の負荷側出力端子ＯＵＴは、ＮＭＯＳトランジスタｍ１のソース、ダイオードｄ１のカソードおよび端子Ｔ１に接続され、端子Ｔ１は誘導性負荷Ｌ１の一端に接続される。半導体素子１２０の正側フィードバック入力端子ＩＮ＋は、アンプ回路１２１ｂの第１の入力端子、シャント抵抗Ｒｓの一端および端子Ｔ２に接続され、端子Ｔ２は誘導性負荷Ｌ１の他端に接続される。

半導体素子１２０の負側フィードバック入力端子ＩＮ－は、アンプ回路１２１ｂの第２の入力端子、ダイオードｄ１のアノード、シャント抵抗Ｒｓの他端、マイコン１１０の接地端子およびＧＮＤ端子に接続される。半導体素子１２０のアンプ側出力端子ＡＭＰは、アンプ回路１２１ｂの出力端子およびマイコン１１０の入力端子に接続される。

ここで、ＥＣＵ１００では、誘導性負荷Ｌ１に流れる負荷電流を制御するため電流値のモニタが行われる。このため、半導体素子１２０に対して外付けされ、かつ誘導性負荷Ｌ１と直列に接続される電流検出用のシャント抵抗Ｒｓに対し、シャント抵抗Ｒｓの両端電圧を、半導体素子１２０に内蔵したアンプ回路１２１ｂで増幅してマイコン１１０にフィードバックしている。このような制御により、誘導性負荷Ｌ１に流れる負荷電流の電流値のモニタが行われる。

関連技術としては、例えば、第一の電流検出部と第一の電流検出部の電流よりも小さい領域の電流を検出する第二の電流検出部とを備え、負荷電流が小さい場合には第二の電流検出部で負荷電流を検出し、負荷電流が大きい場合には第二の電流検出部をショートさせて、第一の電流検出部で負荷電流を検出する技術が提案されている。

特開２０１３－１５２１８１号公報

図９は負荷電流が流れる経路を示す図である。ＥＣＵ１００に負荷電流が流れる経路において、太実線矢印は、ＮＭＯＳトランジスタｍ１がオンした場合に負荷電流が流れる経路ｋ１１を示し、細点線矢印は、ＮＭＯＳトランジスタｍ１がオンからオフに遷移した場合に負荷電流が流れる経路ｋ１２を示している。

（ＮＭＯＳトランジスタｍ１がオンの場合）
マイコン１１０は、半導体素子１２０に対して、ＮＭＯＳトランジスタｍ１の駆動指示を送信する。制御回路１２１ａは、入力端子ＩＮを介して駆動指示を受信すると、ＮＭＯＳトランジスタｍ１をオンさせるに要するレベルまで昇圧した駆動信号を生成し、ＮＭＯＳトランジスタｍ１のゲートに印加する。

制御回路１２１ａから送信された駆動信号により、ＮＭＯＳトランジスタｍ１がオンする。このとき、負荷電流は、電源、ＮＭＯＳトランジスタｍ１、負荷側出力端子ＯＵＴ、誘導性負荷Ｌ１、シャント抵抗Ｒｓ、ＧＮＤの順の経路ｋ１１を流れる。

（ＮＭＯＳトランジスタｍ１がオンからオフに遷移した場合）
マイコン１１０は、ＮＭＯＳトランジスタｍ１の駆動指示の送信を停止する。制御回路１２１ａは、駆動指示が未受信になるとＮＭＯＳトランジスタｍ１に対する駆動信号の印加を停止し、ＮＭＯＳトランジスタｍ１をオフする。

ＮＭＯＳトランジスタｍ１がオフすると、誘導性負荷Ｌ１に対して電源側からの電圧供給が無くなるため、誘導性負荷Ｌ１のインダクタに蓄積されたエネルギによって、誘導性負荷Ｌ１から同じ方向に電流を流そうとする逆起電圧が発生する。

また、逆起電圧は、ダイオードｄ１の順方向電圧Ｖｆでクランプされるため、負荷側出力端子ＯＵＴの電位が－０．６Ｖ位になる。このため、負荷電流は、ＧＮＤには流れず、誘導性負荷Ｌ１、シャント抵抗Ｒｓ、ダイオードｄ１のアノード、ダイオードｄ１のカソード、誘導性負荷Ｌ１の順の経路ｋ１２をループすることになる。

このように、従来のＥＣＵ１００の構成では、ＮＭＯＳトランジスタｍ１がオンの場合、またはオフの場合のいずれにおいても、シャント抵抗Ｒｓには負荷電流が常時流れてしまう。このため、シャント抵抗Ｒｓの素子発熱が大きくなり、放熱能力の不足が問題となっている。

１つの側面では、本発明は、放熱能力の改善を図った半導体装置を提供することを目的とする。

上記課題を解決するために、半導体装置が提供される。半導体装置は、出力段スイッチ、電流センス回路、ダイオード、およびシャント抵抗を有する。出力段スイッチは、誘導性負荷に接続し、スイッチングにより誘導性負荷を作動する。電流センス回路は、出力段スイッチがオンした場合に、電源からグランドに向かう第１の経路を流れる誘導性負荷の第１の負荷電流を検出し、第１の負荷電流に応じた電圧信号を出力する。ダイオードは、出力段スイッチがオンからオフに遷移した場合に、誘導性負荷の逆起電圧により生じる第２の負荷電流を第２の経路に還流させ、誘導性負荷に対して並列に接続される。シャント抵抗は、第２の経路上に配置され、ダイオードに対して直列に接続されて第２の負荷電流の検出素子となる。

１側面によれば、放熱能力を改善することが可能になる。

本発明の半導体装置の一例を説明するための図である。 負荷電流が流れる経路を示す図である。 入力電圧と負荷電流との対応関係を示す図である。 変形例の半導体装置の構成の一例を示す図である。 変形例の半導体装置の構成の一例を示す図である。 負荷電流が流れる経路を示す図である。 変形例の半導体装置の構成の一例を示す図である。 従来のＥＣＵの構成を示す図である。 負荷電流が流れる経路を示す図である。

以下、本実施の形態について図面を参照して説明する。
図１は本発明の半導体装置の一例を説明するための図である。本発明の半導体装置であるＥＣＵ１０－１は、端子Ｔ１、Ｔ２を介して誘導性負荷Ｌ１に接続される。ＥＣＵ１０－１は、マイコン１１、半導体素子１２－１およびダイオードＤ１を備える。

半導体素子１２－１は、制御回路１２ａ、出力段スイッチであるＮＭＯＳトランジスタＭ１（第１のＮＭＯＳトランジスタ）、アンプ回路１２ｂ、シャント抵抗Ｒｓおよび電流センス回路１２ｃ１を含み、１パッケージで構成される。また、電流センス回路１２ｃ１は、センスＭＯＳＦＥＴとして機能するＮＭＯＳトランジスタＭ２（第２のＮＭＯＳトランジスタ）および抵抗Ｒ１を含む。

ＥＣＵ１０－１には、電源のバッテリ＋ＢおよびＧＮＤが接続されて、ＥＣＵ１０－１内の各構成素子に電源電圧が供給される。また、半導体素子１２－１のＶＣＣ端子はバッテリ＋Ｂに接続され、半導体素子１２－１のＧＮＤ端子はＧＮＤに接続されて、半導体素子１２－１内の各構成素子に電源電圧が供給される。

制御回路１２ａは、マイコン１１からの駆動指示にもとづき、ＮＭＯＳトランジスタＭ１のスイッチングを制御する。ＮＭＯＳトランジスタＭ１は、誘導性負荷Ｌ１に接続し、スイッチングにより誘導性負荷Ｌ１を作動する。

電流センス回路１２ｃ１は、ＮＭＯＳトランジスタＭ１がオンした場合に、電源からＧＮＤに向かう第１の経路を流れる誘導性負荷Ｌ１の第１の負荷電流を検出し、第１の負荷電流に応じた電圧信号をマイコン１１に向けて出力する。

ダイオードＤ１は、誘導性負荷Ｌ１に対して並列に接続され、ＮＭＯＳトランジスタＭ１がオンからオフに遷移した場合に、誘導性負荷Ｌ１の逆起電圧により生じる第２の負荷電流を第２の経路に還流させる。

シャント抵抗Ｒｓは、第２の経路上に配置され、ダイオードＤ１に対して直列に接続されて第２の負荷電流の検出素子となる。アンプ回路１２ｂは、シャント抵抗Ｒｓの両端電圧を入力して増幅し、第２の負荷電流に応じた電圧信号をマイコン１１に向けて出力するオペアンプである。

各構成素子の接続関係において、マイコン１１の出力端子は、半導体素子１２－１の入力端子ＩＮに接続され、入力端子ＩＮは、制御回路１２ａの入力端子に接続される。制御回路１２ａの出力端子は、ＮＭＯＳトランジスタＭ１のゲートおよびＮＭＯＳトランジスタＭ２のゲートに接続される。ＮＭＯＳトランジスタＭ１のドレインおよびＮＭＯＳトランジスタＭ２のドレインは、ＶＣＣ端子に接続される。

半導体素子１２－１の負荷側出力端子ＯＵＴは、ＮＭＯＳトランジスタＭ１のソース、ダイオードＤ１のカソードおよび端子Ｔ１に接続され、端子Ｔ１は、誘導性負荷Ｌ１の一端に接続される。

半導体素子１２－１の正側フィードバック入力端子ＩＮ＋は、アンプ回路１２ｂの第１の入力端子（非反転入力端子）、シャント抵抗Ｒｓの一端およびダイオードＤ１のアノードに接続される。半導体素子１２－１の負側フィードバック入力端子ＩＮ－は、アンプ回路１２ｂの第２の入力端子（反転入力端子）、シャント抵抗Ｒｓの他端、端子Ｔ２、マイコン１１の接地端子およびＧＮＤ端子に接続される。端子Ｔ２は、誘導性負荷Ｌ１の他端に接続される。

半導体素子１２－１のアンプ側出力端子ＡＭＰは、アンプ回路１２ｂの出力端子、抵抗Ｒ１の一端、ＮＭＯＳトランジスタＭ２のソースおよびマイコン１１の入力端子に接続される。抵抗Ｒ１の他端は、ＧＮＤに接続される。

図２は負荷電流が流れる経路を示す図である。ＥＣＵ１０－１に負荷電流が流れる経路において、太実線矢印は、ＮＭＯＳトランジスタＭ１がオンした場合に負荷電流が流れる経路Ｋ１（第１の経路）を示し、細点線矢印は、ＮＭＯＳトランジスタＭ１がオンからオフに遷移した場合に負荷電流が流れる経路Ｋ２（第２の経路）を示している。

（ＮＭＯＳトランジスタＭ１がオンした場合に負荷電流が流れる経路）
マイコン１１は、半導体素子１２－１に対して、ＮＭＯＳトランジスタＭ１の駆動指示を送信する。制御回路１２ａは、入力端子ＩＮを介して駆動指示を受信すると、ＮＭＯＳトランジスタＭ１をオンさせるに要するレベルまで昇圧した駆動信号を生成し、ＮＭＯＳトランジスタＭ１のゲートに印加する。

制御回路１２ａから送信された駆動信号により、ＮＭＯＳトランジスタＭ１がオンする。このとき、負荷電流は、経路Ｋ１を流れる。すなわち、ＮＭＯＳトランジスタＭ１がオンした場合、負荷電流は、電源、ＮＭＯＳトランジスタＭ１、負荷側出力端子ＯＵＴ、誘導性負荷Ｌ１、ＧＮＤの順の経路Ｋ１を流れる。

（ＮＭＯＳトランジスタＭ１がオフに遷移した場合に負荷電流が流れる経路）
マイコン１１は、ＮＭＯＳトランジスタＭ１の駆動指示の送信を停止する。制御回路１２ａは、駆動指示が未受信になるとＮＭＯＳトランジスタＭ１に対する駆動信号の送信を停止し、ＮＭＯＳトランジスタＭ１をオフする。

ＮＭＯＳトランジスタＭ１がオンからオフに遷移すると、誘導性負荷Ｌ１に対して電源側からの電圧供給が無くなるため、誘導性負荷Ｌ１のインダクタに蓄積されたエネルギによって、誘導性負荷Ｌ１から同じ方向に電流を流そうとする逆起電圧が発生する。

このため、ダイオードＤ１は、ＮＭＯＳトランジスタＭ１に電流が流れる方向とは逆方向に接続されて、このときの誘導性負荷Ｌ１に流れる負荷電流を還流させる還流ダイオード（ＦＷＤ：Free Wheel Diode）として機能する。

また、逆起電圧は、ダイオードＤ１の順方向電圧Ｖｆでクランプされるため、負荷側出力端子ＯＵＴの電位が－０．６Ｖ位になる。このため、負荷電流は、ＧＮＤには流れず、経路Ｋ２を流れる。すなわち、ＮＭＯＳトランジスタＭ１がオンからオフに遷移した場合、負荷電流は、誘導性負荷Ｌ１、シャント抵抗Ｒｓ、ダイオードＤ１のアノード、ダイオードＤ１のカソード、誘導性負荷Ｌ１の順の経路Ｋ２をループすることになる。

（経路Ｋ１を流れる負荷電流の検出）
ＮＭＯＳトランジスタＭ１がオンすると、制御回路１２ａから出力される駆動信号は、ＮＭＯＳトランジスタＭ２のゲートにも印加されることにより、電流センス回路１２ｃ１が駆動する。

ＮＭＯＳトランジスタＭ２がオンすることで、経路Ｋ１を流れる負荷電流に対応する電流が、ＮＭＯＳトランジスタＭ２および抵抗Ｒ１にも流れる。例えば、ＮＭＯＳトランジスタＭ１を流れる負荷電流を負荷電流Ｉ１、ＮＭＯＳトランジスタＭ２を流れる負荷電流を負荷電流Ｉ２とし、ＮＭＯＳトランジスタＭ２のチャネル幅Ｗとチャネル長Ｌで決まるサイズを、ＮＭＯＳトランジスタＭ１のサイズのＮ分の１とする。このとき、ＮＭＯＳトランジスタＭ２を流れる負荷電流Ｉ２は、ＮＭＯＳトランジスタＭ１を流れる負荷電流Ｉ１のＮ分の１の比例電流Ｉ１／Ｎが流れる。

したがって、ＮＭＯＳトランジスタＭ２のソースと抵抗Ｒ１の一端との接続点であるノードから、ＮＭＯＳトランジスタＭ２を流れる負荷電流に応じた電圧信号が生じる。この電圧信号は、アンプ側出力端子ＡＭＰを介してマイコン１１に送信される。したがって、経路Ｋ１を流れる負荷電流の電流値に対応する電圧値がマイコン１１に通知されることになる。

（経路Ｋ２を流れる負荷電流の検出）
ＮＭＯＳトランジスタＭ１がオフの場合、ＮＭＯＳトランジスタＭ２もオフであるから、電流センス回路１２ｃ１は非駆動となる。このとき、経路Ｋ２にはシャント抵抗Ｒｓが配置されているから、シャント抵抗Ｒｓの両端電圧がアンプ回路１２ｂの入力端子それぞれに入力される。

そして、アンプ回路１２ｂは、シャント抵抗Ｒｓの両端電圧の差分を増幅した電圧信号を出力する。この電圧信号は、アンプ側出力端子ＡＭＰを介してマイコン１１に送信される。したがって、経路Ｋ２を流れる負荷電流の電流値に対応する電圧値がマイコン１１に通知されることになる。

図３は入力電圧と負荷電流との対応関係を示す図である。波形ｈ１は、入力電圧ＶＩＮ（ＮＭＯＳトランジスタＭ１の駆動指示に相当）を示し、縦軸は電圧、横軸は時間である。波形ｈ２は、負荷電流ＩＬを示し、縦軸は電流、横軸は時間である。

マイコン１１から、矩形波の入力電圧ＶＩＮが半導体素子１２－１の入力端子ＩＮに入力される。このとき、入力電圧ＶＩＮの０Ｖからの立ち上がりから一定レベルＶａを維持する期間において負荷電流ＩＬが増加する。また、入力電圧ＶＩＮの一定レベルＶａからの立ち下がりから０Ｖを維持する期間において負荷電流ＩＬが減少する。

上記のように、ＥＣＵ１０－１では、ＮＭＯＳトランジスタＭ１がオンした場合には、電流センス回路１２ｃ１で負荷電流を検出してマイコン１１にフィードバック通知する。また、ＮＭＯＳトランジスタＭ１がオンからオフに遷移した場合には、シャント抵抗Ｒｓで負荷電流を検出し、シャント抵抗Ｒｓの両端電圧をアンプ回路１２ｂにより増幅してマイコン１１にフィードバック通知する構成とした。

このような構成により、シャント抵抗Ｒｓに負荷電流が流れるのは、ＮＭＯＳトランジスタＭ１がオフ時のみとなるので、シャント抵抗Ｒｓの素子発熱を抑制することができ、放熱能力を改善することが可能になる。

図４は変形例の半導体装置の構成の一例を示す図である。図４に示すＥＣＵ１０－１ａは、アンプ回路１２ｆと電源からなる基準電圧１２ｇを備えている。また、図１に示した負側フィードバック入力端子ＩＮ－が存在しない。その他の構成は図１と同様である。

図４に示すように、アンプ回路１２ｆの第２の入力端子を基準電圧１２ｇに接続し、アンプ回路１２ｆはシャント抵抗Ｒｓの一端の電圧と、基準電圧１２ｇとの差分を増幅した電圧信号を出力してもよい。アンプ回路１２ｆはコンパレータとして機能してよく、シャント抵抗Ｒｓの一端の電圧が基準電圧１２ｇより低い場合はＬｏｗレベルを出力し、シャント抵抗Ｒｓの一端の電圧が基準電圧１２ｇを超えるとＨｉｇｈレベルを出力する。

図５は変形例の半導体装置の構成の一例を示す図である。変形例の半導体装置であるＥＣＵ１０－２は、端子Ｔ１、Ｔ２を介して誘導性負荷Ｌ１に接続される。ＥＣＵ１０－２は、マイコン１１、半導体素子１２－２およびダイオードＤ１を備える。

半導体素子１２－２は、制御回路１２ａ、ＮＭＯＳトランジスタＭ１、アンプ回路１２ｂ（第２のオペアンプ）、シャント抵抗Ｒｓおよび電流センス回路１２ｃ２を含み、１パッケージで構成される。

また、電流センス回路１２ｃ２は、センスＭＯＳＦＥＴとして機能するＮＭＯＳトランジスタＭ２、ＮＭＯＳトランジスタＭ３、抵抗Ｒ１およびアンプ回路ａｐ（第２のオペアンプ）を含む。

ＥＣＵ１０－２には、バッテリ＋ＢおよびＧＮＤが接続されて、ＥＣＵ１０－２内の各構成素子に電源電圧が供給される。また、半導体素子１２－２のＶＣＣ端子はバッテリ＋Ｂに接続され、半導体素子１２－２のＧＮＤ端子はＧＮＤに接続されて、半導体素子１２－２内の各構成素子に電源電圧が供給される。

各構成素子の接続関係において、マイコン１１の出力端子は、半導体素子１２－２の入力端子ＩＮに接続され、入力端子ＩＮは、制御回路１２ａの入力端子に接続される。制御回路１２ａの出力端子は、ＮＭＯＳトランジスタＭ１のゲートおよびＮＭＯＳトランジスタＭ２のゲートに接続される。ＮＭＯＳトランジスタＭ１のドレインおよびＮＭＯＳトランジスタＭ２のドレインは、ＶＣＣ端子に接続される。

半導体素子１２－２の負荷側出力端子ＯＵＴは、ＮＭＯＳトランジスタＭ１のソース、アンプ回路ａｐの第１の入力端子、ダイオードＤ１のカソードおよび端子Ｔ１に接続され、端子Ｔ１は、誘導性負荷Ｌ１の一端に接続される。

半導体素子１２－２の正側フィードバック入力端子ＩＮ＋は、アンプ回路１２ｂの第１の入力端子（非反転入力端子）、シャント抵抗Ｒｓの一端およびダイオードＤ１のアノードに接続される。半導体素子１２－２の負側フィードバック入力端子ＩＮ－は、アンプ回路１２ｂの第２の入力端子（反転入力端子）、シャント抵抗Ｒｓの他端、端子Ｔ２、マイコン１１の接地端子およびＧＮＤ端子に接続される。端子Ｔ２は、誘導性負荷Ｌ１の他端に接続される。

半導体素子１２－２のアンプ側出力端子ＡＭＰは、アンプ回路１２ｂの出力端子、抵抗Ｒ１の一端、ＮＭＯＳトランジスタＭ３のソースおよびマイコン１１の入力端子に接続される。抵抗Ｒ１の他端は、ＧＮＤに接続される。

アンプ回路ａｐの第２の入力端子は、ＮＭＯＳトランジスタＭ２のソースおよびＮＭＯＳトランジスタＭ３のドレインに接続され、アンプ回路ａｐの出力端子は、ＮＭＯＳトランジスタＭ３のゲートに接続される。

図６は負荷電流が流れる経路を示す図である。ＥＣＵ１０－２に負荷電流が流れる経路において、太実線矢印は、ＮＭＯＳトランジスタＭ１がオンした場合に負荷電流が流れる経路Ｋ１を示し、細点線矢印は、ＮＭＯＳトランジスタＭ１がオンからオフに遷移した場合に負荷電流が流れる経路Ｋ２を示している。なお、ＥＣＵ１０－２における負荷電流の経路Ｋ１、Ｋ２は、図２で上述したＥＣＵ１０－１における負荷電流の経路Ｋ１、Ｋ２と同様であるので説明は省略する。

（経路Ｋ１を流れる負荷電流の検出）
ＮＭＯＳトランジスタＭ１がオンすると、制御回路１２ａから出力される駆動信号は、ＮＭＯＳトランジスタＭ２のゲートにも印加されることにより、電流センス回路１２ｃ２が駆動する。

ＮＭＯＳトランジスタＭ２がオンすることで、経路Ｋ１を流れる負荷電流に対応する電流が、ＮＭＯＳトランジスタＭ２にも流れる。ここで、図２の説明では、ＮＭＯＳトランジスタＭ１を流れる負荷電流Ｉ１に対して、ＮＭＯＳトランジスタＭ２を流れる負荷電流Ｉ２は、負荷電流Ｉ１のＮ分の１の比例電流Ｉ１／Ｎが流れるとした。

ただし、ＮＭＯＳトランジスタＭ１、Ｍ２のドレインソース間電圧が等しくないと（すなわち、この例ではドレインはＶＣＣで共通だから、ＮＭＯＳトランジスタＭ１、Ｍ２のソース電位が等しくないと）、正確な比例電流Ｉ１／Ｎを得ることが難しい。このため、変形例のＥＣＵ１０－２では、ＮＭＯＳトランジスタＭ１、Ｍ２のソース電位を同電位になるように制御して、負荷電流の検出精度を向上させるものである。

ＮＭＯＳトランジスタＭ１がオンすると、負荷電流Ｉ１がＮＭＯＳトランジスタＭ１から誘導性負荷Ｌ１に流れて、ＮＭＯＳトランジスタＭ１のオン抵抗と負荷電流Ｉ１との積に応じた電圧降下がＮＭＯＳトランジスタＭ１に発生する。ＮＭＯＳトランジスタＭ１のオン抵抗をｒ１とすれば、図６のノードｎ１の電圧は、電源電圧ＶＣＣから電圧降下分（ｒ１×Ｉ１）だけ低い電圧になる。

このとき、図６のノードｎ２の電圧は、ノードｎ１の電圧と等しくなるようにアンプ回路ａｐおよびＮＭＯＳトランジスタＭ３により制御される。ＮＭＯＳトランジスタＭ２のオン抵抗をｒ２（＝ｒ１×Ｎ）すると、ＮＭＯＳトランジスタＭ２の電圧降下は、ＮＭＯＳトランジスタＭ２のオン抵抗ｒ２と比例電流Ｉ１／Ｎとの積になる。したがって、ノードｎ１、ｎ２は同電位になるので、ＮＭＯＳトランジスタＭ２から比例電流Ｉ１／Ｎを精度よく得ることができる。

また、アンプ回路ａｐは、ＮＭＯＳトランジスタＭ１のソース電圧と、ＮＭＯＳトランジスタＭ２のソース電圧との差分を増幅した電圧信号を生成して、ＮＭＯＳトランジスタＭ３のゲートに印加する。この電圧信号によりＮＭＯＳトランジスタＭ３がオンする。

そして、ＮＭＯＳトランジスタＭ３がオンすることで、ＮＭＯＳトランジスタＭ３のソースと抵抗Ｒ１の一端との接続点であるノードから負荷電流に応じた電圧信号が生じる。この電圧信号は、アンプ側出力端子ＡＭＰを介してマイコン１１に送信される。したがって、経路Ｋ１を流れる負荷電流の電流値に対応する電圧値がマイコン１１に通知されることになる。

（経路Ｋ２を流れる負荷電流の検出）
ＮＭＯＳトランジスタＭ１がオフの場合、ＮＭＯＳトランジスタＭ２もオフであるから、電流センス回路１２ｃ２は非駆動となる。このとき、経路Ｋ２にはシャント抵抗Ｒｓが配置されているから、シャント抵抗Ｒｓの両端電圧がアンプ回路１２ｂの入力端子それぞれに入力される。

そして、アンプ回路１２ｂは、シャント抵抗Ｒｓの両端電圧の差分を増幅した電圧信号を出力する。この電圧信号は、アンプ側出力端子ＡＭＰを介してマイコン１１に送信される。したがって、経路Ｋ２を流れる負荷電流の電流値に対応する電圧値がマイコン１１に通知されることになる。

図７は変形例の半導体装置の構成の一例を示す図である。図７に示すＥＣＵ１０－２ａは、アンプ回路１２ｆと電源からなる基準電圧１２ｇを備えている。また、図５に示した負側フィードバック入力端子ＩＮ－が存在しない。その他の構成は図５と同様である。

図７に示すように、アンプ回路１２ｆの第２の入力端子を基準電圧１２ｇに接続し、アンプ回路１２ｆはシャント抵抗Ｒｓの一端の電圧と、基準電圧１２ｇとの差分を増幅した電圧信号を出力してもよい。アンプ回路１２ｆはコンパレータとして機能してよく、シャント抵抗Ｒｓの一端の電圧が基準電圧１２ｇより低い場合はＬｏｗレベルを出力し、シャント抵抗Ｒｓの一端の電圧が基準電圧１２ｇを超えるとＨｉｇｈレベルを出力する。

以上説明したように、本発明によれば、出力段スイッチのオン時の電流モニタは電流センス回路で行い、出力段スイッチのオフ時のみシャント抵抗に電流が流れるようにして負荷電流のモニタを行う構成とした。

これにより、シャント抵抗の素子発熱を抑制することができ、放熱能力を改善することが可能になる。また、ＥＣＵ１０－１、１０－２のいずれにおいても、シャント抵抗を半導体素子に内蔵する構成としたので、ＥＣＵ１０－１、１０－２の部品点数の削減やコストダウンが可能となる。

以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。

１０－１、１０－２ ＥＣＵ（半導体装置）
１１ マイコン
１２－１、１２－２ 半導体素子
１２ａ 制御回路
１２ｂ アンプ回路
１２ｃ１、１２ｃ２ 電流センス回路
Ｍ１ 出力段スイッチ（ＮＭＯＳトランジスタ）
Ｍ２、Ｍ３ ＮＭＯＳトランジスタ
Ｒｓ シャント抵抗
Ｒ１ 抵抗
Ｄ１ ダイオード
Ｌ１ 誘導性負荷
ＩＮ 入力端子
ＡＭＰ アンプ側出力端子
ＯＵＴ 負荷側出力端子
ＩＮ＋ 正側フィードバック入力端子
ＩＮ－ 負側フィードバック入力端子
Ｔ１、Ｔ２ 端子
＋Ｂ バッテリ電源
ａｐ アンプ回路（第２のオペアンプ）

Claims (10)

1. 誘導性負荷に接続し、スイッチングにより前記誘導性負荷を作動する出力段スイッチと、
   前記出力段スイッチがオンした場合に、電源からグランドに向かう第１の経路を流れる前記誘導性負荷の第１の負荷電流を検出し、前記第１の負荷電流に応じた電圧信号を出力する電流センス回路と、
   前記出力段スイッチがオンからオフに遷移した場合に、前記誘導性負荷の逆起電圧により生じる第２の負荷電流を第２の経路に還流させ、前記誘導性負荷に対して並列に接続されるダイオードと、
   前記第２の経路上に配置され、前記ダイオードに対して直列に接続されて前記第２の負荷電流の検出素子となるシャント抵抗と、
   を有する半導体装置。
2. 前記誘導性負荷を駆動させる駆動信号を出力する制御回路をさらに有し、前記出力段スイッチ、前記電流センス回路、前記シャント抵抗および前記制御回路は、１パッケージに集積される請求項１記載の半導体装置。
3. 前記出力段スイッチは第１のＮＭＯＳトランジスタであり、
   前記電流センス回路は、第２のＮＭＯＳトランジスタおよび抵抗を含み、
   前記駆動信号が出力される前記制御回路の出力端子は、前記第１のＮＭＯＳトランジスタのゲートおよび前記第２のＮＭＯＳトランジスタのゲートに接続され、
   前記第１のＮＭＯＳトランジスタのドレインおよび前記第２のＮＭＯＳトランジスタのドレインは前記電源に接続される、
   請求項２記載の半導体装置。
4. 前記シャント抵抗の少なくとも一端の電圧を入力し、前記第２の負荷電流に応じた電圧信号を出力するアンプ回路を更に有する、請求項１に記載の半導体装置。
5. 前記誘導性負荷を駆動させる駆動信号を出力する制御回路をさらに有し、前記出力段スイッチ、前記電流センス回路、前記シャント抵抗、前記アンプ回路および前記制御回路は、１パッケージに集積される請求項４記載の半導体装置。
6. 前記出力段スイッチは第１のＮＭＯＳトランジスタであり、前記アンプ回路はオペアンプであり、
   前記電流センス回路は、第２のＮＭＯＳトランジスタおよび抵抗を含み、
   前記駆動信号が出力される前記制御回路の出力端子は、前記第１のＮＭＯＳトランジスタのゲートおよび前記第２のＮＭＯＳトランジスタのゲートに接続され、
   前記第１のＮＭＯＳトランジスタのドレインおよび前記第２のＮＭＯＳトランジスタのドレインは前記電源に接続され、
   前記第１のＮＭＯＳトランジスタのソースは、前記ダイオードのカソードおよび前記誘導性負荷の一端に接続され、
   前記オペアンプの第１の入力端子は、前記シャント抵抗の一端および前記ダイオードのアノードに接続され、
   前記オペアンプの出力端子は、前記抵抗の一端および前記第２のＮＭＯＳトランジスタのソースに接続され、前記抵抗の他端は前記グランドに接続される、
   請求項５記載の半導体装置。
7. 前記第１の負荷電流は、前記電源、前記第１のＮＭＯＳトランジスタ、前記誘導性負荷、前記グランドの順の前記第１の経路を流れ、
   前記第２の負荷電流は、前記誘導性負荷、前記シャント抵抗、前記ダイオードのアノード、前記ダイオードのカソード、前記誘導性負荷の順の前記第２の経路を還流する、
   請求項３から６のいずれか１項に記載の半導体装置。
8. 前記出力段スイッチは第１のＮＭＯＳトランジスタであり、
   前記電流センス回路は、第２のＮＭＯＳトランジスタ、第３のＮＭＯＳトランジスタ、抵抗および第１のオペアンプを含み、
   前記駆動信号が出力される前記制御回路の出力端子は、前記第１のＮＭＯＳトランジスタのゲートおよび前記第２のＮＭＯＳトランジスタのゲートに接続され、
   前記第１のＮＭＯＳトランジスタのドレインおよび前記第２のＮＭＯＳトランジスタのドレインは前記電源に接続され、
   前記第１のＮＭＯＳトランジスタのソースは、前記第１のオペアンプの第１の入力端子、前記ダイオードのカソードおよび前記誘導性負荷の一端に接続され、
   前記第１のオペアンプの第２の入力端子は、前記第２のＮＭＯＳトランジスタのソースおよび前記第３のＮＭＯＳトランジスタのドレインに接続され、
   前記第１のオペアンプの出力端子は、前記第３のＮＭＯＳトランジスタのゲートに接続される、
   請求項２記載の半導体装置。
9. 前記出力段スイッチは第１のＮＭＯＳトランジスタであり、
   前記電流センス回路は、第２のＮＭＯＳトランジスタ、第３のＮＭＯＳトランジスタ、抵抗および第１のオペアンプを含み、
   前記アンプ回路は第２のオペアンプであり、
   前記駆動信号が出力される前記制御回路の出力端子は、前記第１のＮＭＯＳトランジスタのゲートおよび前記第２のＮＭＯＳトランジスタのゲートに接続され、
   前記第１のＮＭＯＳトランジスタのドレインおよび前記第２のＮＭＯＳトランジスタのドレインは前記電源に接続され、
   前記第１のＮＭＯＳトランジスタのソースは、前記第１のオペアンプの第１の入力端子、前記ダイオードのカソードおよび前記誘導性負荷の一端に接続され、
   前記第１のオペアンプの第２の入力端子は、前記第２のＮＭＯＳトランジスタのソースおよび前記第３のＮＭＯＳトランジスタのドレインに接続され、
   前記第１のオペアンプの出力端子は、前記第３のＮＭＯＳトランジスタのゲートに接続され、
   前記第２のオペアンプの第１の入力端子は、前記シャント抵抗の一端および前記ダイオードのアノードに接続され、
   前記第２のオペアンプの出力端子は、前記抵抗の一端、前記第３のＮＭＯＳトランジスタのソースに接続され、前記抵抗の他端は前記グランドに接続される、
   請求項５記載の半導体装置。
10. 前記第１の負荷電流は、前記電源、前記第１のＮＭＯＳトランジスタ、前記誘導性負荷、前記グランドの順の前記第１の経路を流れ、
    前記第２の負荷電流は、前記誘導性負荷、前記シャント抵抗、前記ダイオードのアノード、前記ダイオードのカソード、前記誘導性負荷の順の前記第２の経路を還流する、
    請求項８もしくは９のいずれか１項に記載の半導体装置。
    

Images