JP6696308B2 - スイッチング電源装置 - Google Patents

Description

本発明は、異常検出時に与えられるラッチ信号に基づいて電源制御装置をラッチ保護動作させた後、動作停止状態に至った電源制御装置を速やかに再起動して再起動時間を短縮することのできるスイッチング電源装置に関する。

入力電圧をスイッチングして所定の直流出力電圧を得るスイッチング電源装置１は、例えば図３に示すようにスイッチング素子Ｑを主体として構築されたスイッチング電源装置本体１０を備える。更にスイッチング電源装置１は、スイッチング素子Ｑをオン・オフ駆動する電源制御装置として、集積回路化された電源ＩＣ２０を備える。ちなみにスイッチング電源装置本体１０は、例えばトランスＴの一次巻線Ｔｗ１を直列に介して入力電源（図示せず）に接続されたＭＯＳ-ＦＥＴ等のスイッチング素子Ｑと、トランスＴの二次巻線Ｔｗ２に接続された二次側回路Ｓとを備える。二次側回路Ｓについては特に図示しないが、トランスＴの二次巻線Ｔｗ２に生起された電圧を整流する整流回路と、その整流出力を平滑化して所定の直流出力電圧を得る出力コンデンサ等を備えて構成される。

ここで電源ＩＣ（電源制御装置）２０は、基本的には二次側回路Ｓの直流出力電圧に応じたＰＷＭ制御信号に従ってスイッチング素子Ｑをオン・オフ駆動するドライバ回路２１を備える。このドライバ回路２１の駆動を制御するＩＣ制御ブロック２２は、ＰＷＭ制御信号を生成する発振器、並びに過負荷や過電流等からスイッチング素子Ｑを保護する為の保護回路等を備えて構成される。尚、ＰＷＭ制御信号については、ここでは本発明とは直接関係しないのでその説明を省略する。

電源ＩＣ２０は、入力電源からトランスＴの一次巻線Ｔｗ１に加えられる入力電圧を入力端子ＶＨに受けて動作する起動スイッチ回路２３を備える。この起動スイッチ回路２３は、例えば当該スイッチング電源装置１の起動時に該電源ＩＣ２０の制御電源端子ＶＣＣに接続されたコンデンサＣを充電する役割を担う。具体的には図４にスイッチング電源装置１の起動時における動作タイミングを示すように、起動スイッチ回路２３は起動時にオン（導通）して制御電源端子ＶＣＣの電圧が所定の動作開始電圧ＵＶＬＯ-onに達するまでコンデンサＣを充電する役割を担う（図４の区間１を参照）。

コンデンサＣの充電によって制御電源端子ＶＣＣの電圧（制御電源電圧Ｖcc）が所定の動作開始電圧ＵＶＬＯ-onに達するとＩＣ制御ブロック２２が動作を開始する。そしてＩＣ制御ブロック２２の制御の下でドライバ回路２１が駆動されてスイッチング素子Ｑのスイッチングが開始される。スイッチング素子Ｑがスイッチング動作を開始した後は、トランスＴの補助巻線Ｔｗ３に生じる巻線電圧がコンデンサＣを介して制御電源電圧Ｖccとして制御電源端子ＶＣＣに印加され、これに伴って電源ＩＣ２０の動作が継続する。

ところで過電流や過負荷等の異常が検出されて保護信号が発せられたとき、図４に示すようにスイッチング素子Ｑのスイッチング動作を一時的に停止させて異常からスイッチング素子Ｑ等を保護することが行われる。するとスイッチング素子Ｑのスイッチング動作の停止に伴って補助巻線Ｔｗ３に電圧が生じなくなり、コンデンサＣへの電源供給がなくなる。この結果、制御電源電圧Ｖccが次第に低下する。

この際、ＩＣ制御ブロック２２は、制御電源電圧Ｖccを確保する為に起動スイッチ回路２３を断続的にオン・オフしてコンデンサＣを充電する（図４の区間２を参照）。この保護動作期間におけるコンデンサＣの断続的な充電により、制御電源電圧Ｖccはその動作停止電圧ＵＶＬＯ-offまで低下することなく、ＩＣ制御ブロック２２の動作機能を維持し得る電圧に保持される。

その後、前述した異常要因が解消して保護信号が消滅すると、電源ＩＣ２０が再起動される。そしてＩＣ制御ブロック２２の制御の下でスイッチング素子Ｑのスイッチング動作が再開される（図４の区間３を参照）。しかしこの際、スイッチング素子Ｑへの駆動電流の供給に伴ってコンデンサＣの電圧（制御電源電圧Ｖcc）が一時的に低下することが否めない。この一時的な制御電源電圧Ｖccの低下を極力抑え、動作停止電圧ＵＶＬＯ-off以上の電圧を安定に確保する為に、比較的大容量（例えば２２μＦ）のコンデンサＣが用いられる。

これに対して前述した過負荷や過電流が検出された場合よりも重大な異常、例えばスイッチング素子Ｑの過熱が検出された場合には、スイッチング電源装置１の動作を即時停止させてスイッチング素子Ｑの熱破壊を防止する為のラッチ信号が発せられる。ラッチ回路２５は、このようなラッチ信号を受けてセットされてドライバ回路２１の動作を強制的に停止させる役割を担う。ラッチ信号に基づくドライバ回路２１の強制的の動作停止はラッチ保護動作と称され、ラッチ回路２５がリセットされるまで継続される。

ラッチ保護動作時にはスイッチング素子Ｑの駆動停止に伴って制御電源電圧Ｖcc（コンデンサＣの充電電圧）が次第に低下する。そして制御電源電圧Ｖccが動作停止電圧ＵＶＬＯ-offまで低下したとき、この状態を比較器２４にて検出してラッチ回路２５をリセットすることで電源ＩＣ２０を再起動することが行われる。このラッチ保護動作の開始から電源ＩＣ２０の再起動による制御電源電圧Ｖccの確立までに要する時間は再起動時間（電源再起動時間）と称され、一般的には極力短い時間（例えば２秒以内）で復帰することが望まれる。

ちなみに前述した過電圧検出による保護動作時における再起動時間を短くする手法としては、入力電圧が所定の閾値電圧未満となったときに過電圧動作禁止信号を解除することが提唱されている（例えば特許文献１）。しかしながら特許文献１に開示される手法は、過電圧に対する保護動作時に有効なだけであり、上述したスイッチング素子Ｑの過熱が検出されたときのラッチ保護動作時には何等有効に機能しない。従ってラッチ回路２５をリセットするには、例えばスイッチング電源装置１に対する入力電圧を強制的に遮断するか、或いはコンデンサＣの放電によって制御電源電圧Ｖccが動作停止電圧ＵＶＬＯ-off以下まで低下するのを待つしかない。

しかし前述したようにコンデンサＣの容量は比較的大きく設定されており、その放電に時間が掛かることが否めない。ましてラッチ保護動作時におけるコンデンサＣの放電は、専ら、低消費電力が図られたＩＣ制御ブロック２２等による消費電流に依存するに過ぎない。この為、ラッチ回路２５のリセットに長い時間が掛かり、その上で電源ＩＣ２０を再起動することが必要なので、電源ＩＣ２０の再起動時間が長くなる。

この点、本発明者は先にラッチ信号を受けてオン動作してコンデンサＣの電荷を或る程度強制的に放電させる放電回路２６を電源ＩＣ２０に組み込むことを提唱した（特許文献２を参照）。この放電回路２６を介するコンデンサＣの強制的な放電は、例えば動作停止電圧ＵＶＬＯ-offよりも２Ｖ程度高く設定された放電閾値電圧Ｖdisまで制御電源電圧Ｖccが低下するまで実行される。ちなみに制御電源電圧Ｖccの放電閾値電圧Ｖdisへの低下は比較器２７により検出される。

この結果、図５にラッチ保護動作時における動作タイミングを示すように、ラッチ信号が与えられたとき、放電回路２６を介するコンデンサＣの放電により制御電源電圧Ｖccが放電閾値電圧Ｖdisまで急速に低下する。その後、コンデンサＣに残存する電荷はＩＣ制御ブロック２２等により電力消費され、制御電源電圧Ｖccが動作停止電圧ＵＶＬＯ-off以下まで低下する。そして制御電源電圧Ｖccの低下に伴うラッチ回路２５のリセットにより上述したラッチ保護動作の解除が行われる。

特開２００９−１６５２８８号公報 特開２０１４−６４３７６号公報

ところでラッチ保護動作の解除に伴う電源ＩＣ２０の再起動時には、スイッチング素子Ｑへの駆動電流の供給が行われるので、コンデンサＣの電圧（制御電源電圧Ｖcc）が一時的に低下することが否めない。このような制御電源電圧Ｖccの一時的な低下を極力抑えると共に、動作停止電圧ＵＶＬＯ-off以上の制御電源電圧Ｖccを安定に確保する為にコンデンサＣの容量を、例えば４７μＦ程度と更に大きくすることが行われている。この為、スイッチング電源装置１の再起動時にコンデンサＣを所定の制御電源電圧Ｖccまで充電するに要する時間が長くなる。またラッチ保護動作時において放電回路２６を介してコンデンサＣを放電しても、コンデンサＣの容量が大きい分、制御電源電圧Ｖccが放電閾値電圧Ｖdisまで低下する時間が長くなることも否めない。

一方、電源ＩＣ２０の更なる低消費電力化も図られており、ラッチ保護動作時におけるＩＣ制御ブロック２２等での消費電流も小さく抑えられている。この為、ラッチ保護動作した際、前述した放電回路２６を介するコンデンサＣの放電により放電閾値電圧Ｖdisまで低下した制御電源電圧Ｖccが、その後、ＩＣ制御ブロック２２等での電力消費により更に動作停止電圧ＵＶＬＯ-off以下まで低下するまでの時間も長くなる。

従ってコンデンサＣの大容量化および電源ＩＣ２０の低消費電力化に起因してラッチ保護動作時におけるラッチ回路２５のリセットに要する時間が長くなることが否めない。そしてラッチ回路２５をリセットした上で電源ＩＣ２０を再起動してコンデンサＣを充電することが必要なので、ラッチ保護動作の開始から電源ＩＣ２０を再起動するまでに要する時間（電源再起動時間）を前述した２秒以内に抑えることが困難となる。

本発明はこのような事情を考慮してなされたもので、その目的は、異常検出時に与えられるラッチ信号に基づいて電源制御装置（電源ＩＣ）をラッチ保護動作させた後、動作停止状態に至った電源制御装置におけるラッチ保護動作の状態（ラッチ状態）を速やかに解除して電源制御装置を再起動することで、その再起動時間を短縮することのできるスイッチング電源装置を提供することにある。

本発明に係るスイッチング電源装置は、基本的にはスイッチング素子を介して入力電圧をスイッチングして所定の直流出力電圧を得るスイッチング電源装置本体と、前記スイッチング素子をオン・オフ駆動する電源制御装置と、この電源制御装置に接続されて該電源制御装置の動作に必要な制御電源電圧を確保するコンデンサとを備えて構成される。ちなみに前記コンデンサは、集積回路化された前記電源制御装置の制御電源端子に外付けされた大容量のコンデンサからなる。

そして上述した目的を達成するべく本発明に係るスイッチング電源装置における前記電源制御装置は、
特に異常検出時に発せられるラッチ信号によりセットされて前記スイッチング素子の駆動を停止させるラッチ回路と、
前記ラッチ信号を受けてセットされて所定の周期でパルス信号を生成するパルス発生器と、
前記パルス信号が与えられる都度、オン動作して前記コンデンサに蓄積された電荷を放電する放電回路と、
前記コンデンサの放電に伴って前記制御電源電圧が動作停止電圧まで低下したときに前記ラッチ回路および前記パルス発生器をそれぞれリセットする低電圧保護用の比較器と
を備えたことを特徴としている。

好ましくは前記放電回路は、例えば前記パルス信号をトリガとしてオン動作して前記コンデンサを放電する半導体スイッチからなる。具体的には前記放電回路は、例えば１回目のパルス信号の入力時には前記コンデンサの放電に伴って前記制御電源電圧が所定の放電閾値電圧に低下するまでオン動作し、２回目のパルス信号の入力時には前記制御電源電圧が前記動作停止電圧まで低下して前記ラッチ信号が解除されるまでオン動作するように構成される。

尚、前記スイッチング電源装置本体は、例えばトランスの一次巻線を介して入力電圧をスイッチングして該トランスの二次巻線側に前記直流出力電圧を生起するスイッチング素子を備えたものであって、前記コンデンサは、前記トランスの補助巻線に生起されて整流・平滑化された電圧を前記制御電源電圧として前記電源制御装置に供給するように構成される。

このように構成されたスイッチング電源装置によれば、電源制御装置（電源ＩＣ）に接続されたコンデンサが大容量であっても、異常検出時に発せられるラッチ信号を受けてパルス発生器が生成する所定周期のパルス信号により放電回路をオン動作させる。この結果、放電回路を介してコンデンサに蓄積された電荷を強制的に放電させて制御電源電圧を所定の放電閾値電圧まで一気に低下させることができる。その後、制御電源電圧が動作停止電圧まで低下していない場合には、パルス発生器が生成するパルス信号により再度放電回路を介してコンデンサに残存する電荷を強制的に放電させることで、制御電源電圧を動作停止電圧まで速やかに低下させることができる。

この結果、大容量のコンデンサが用いられ、また電源制御装置の更なる低消費電力化が図られた場合であっても、異常検出時における電源制御装置のラッチ保護動作の期間、換言すればラッチ保護動作の解除までに要する時間を短くすることができる。従ってラッチ保護動作後における電源制御装置の再起動時間を十分に短くすることが可能となる。故に異常検出に伴うラッチ保護動作から、その再起動に要する時間（電源再起動時間）を、例えば一般的に要求される２秒以内に抑えることが可能となる。

本発明の一実施形態に係るスイッチング電源装置の要部概略構成図。 図１に示す電源制御装置におけるラッチ保護動作を示すタイミング図。 従来のスイッチング電源装置の一例を示す要部概略構成図。 図３に示す電源制御装置における起動時の動作を示すタイミング図。 図３に示す電源制御装置におけるラッチ保護動作を示すタイミング図。

以下、図面を参照して本発明の一実施形態に係るスイッチング電源装置について説明する。

図１は本発明の一実施形態に係るスイッチング電源装置１の要部概略構成図であり、図２は図１に示すスイッチング電源装置１の電源制御装置（電源ＩＣ）２０におけるラッチ動作のタイミングを示す図である。尚、図３に示す従来のスイッチング電源装置１と同一部分には同一符号を付し、その説明を省略する。

このスイッチング電源装置１が特徴とするところは、基本的にはコンデンサＣに蓄積された電荷を強制的に放電する為の放電回路２６を電源ＩＣ２０に備える。また電源ＩＣ２０は、特にラッチ回路２５をセットするラッチ信号を受けてセットされて所定の周期でパルス信号を生成して放電回路２６をオン動作させるパルス発生器２８を備える。更に電源ＩＣ２０は、制御電源端子ＶＣＣに加わる制御電源電圧Ｖccと予め設定された放電閾値電圧Ｖdisとを比較し、制御電源電圧Ｖccが放電閾値電圧Ｖdisまで低下したときに放電回路２６をリセットする比較器２７を備える。

比較器２７に設定される放電閾値電圧Ｖdisは、例えば前述した動作停止電圧ＵＶＬＯ-offよりも２Ｖ程度高く設定されている。従って放電回路２６は、図２にその動作タイミングを示すように、ラッチ信号の入力タイミングにおいてパルス発生器２８が生成する１回目のパルス信号を受けてオン動作し、コンデンサＣに蓄積された電荷を強制的に放電する。そして放電回路２６は、コンデンサＣの放電に伴って制御電源端子ＶＣＣに加わる制御電源電圧Ｖccが放電閾値電圧Ｖdisまで低下したとき、これを検出する比較器２７の制御を受けてオフ動作する。従ってコンデンサＣの充電電圧として制御電源端子ＶＣＣに加えられる制御電源電圧Ｖccは、放電回路２６を介するコンデンサＣの強制的な放電により放電閾値電圧Ｖdisまで急速に低下する。

その後、コンデンサＣに残存する電荷はＩＣ制御ブロック２２等に流れる待機時の消費電流に応じて引き抜かれ、このコンデンサＣの放電に伴って制御電源電圧Ｖccは放電閾値電圧Ｖdisから更に低下する（図２の期間Ｔ１を参照）。しかし電源ＩＣ２０の省電力化に伴って制御ブロック２２等に流れる待機時の消費電流が小さいので、放電回路２６を介するコンデンサＣの強制放電後における制御電源電圧Ｖccの低下の度合いは少ない。

すると制御電源電圧Ｖccが動作停止電圧ＵＶＬＯ-offまで低下する前にパルス発生器２８が２回目のパルス信号を生成するので、このパルス信号を受けて放電回路２６が再度オン動作する。この結果、コンデンサＣに残存する電荷が強制的に放電され、この放電に伴って制御電源電圧Ｖccが一気に動作停止電圧ＵＶＬＯ-offまで低下する。

そして制御電源電圧Ｖccが動作停止電圧ＵＶＬＯ-offまで低下すると、この状態を検出する前述した低電圧保護用の比較器２４の出力によってラッチ回路２５および放電回路２６がそれぞれリセットされる。このリセットによって前記ドライバ回路２１の動作停止が解除される。また同時に比較器２４の出力がＩＣ制御ブロック２２に与えられ、起動スイッチ回路２３がオン（導通）し、入力端子ＶＨを介して与えられる入力電圧によりコンデンサＣが再び充電される（図２の期間Ｔ２を参照）。

そしてコンデンサＣの充電に伴って制御電源端子ＶＣＣの電圧（制御電源電圧Ｖcc）が動作開始電圧ＵＶＬＯ-onに達するとＩＣ制御ブロック２２が動作を開始する。この結果、再度、ＩＣ制御ブロック２２の制御の下でドライバ回路２１が駆動されて前記スイッチング素子Ｑのスイッチングが開始される（図２の期間Ｔ３を参照）。そして前記スイッチング電源装置１は正常動作に復帰する。

ここで前述したラッチ信号の入力によるスイッチング動作の停止（ラッチ保護動作）から、ラッチ保護動作の解除による通常動作の復帰に要するまでの再起動時間について考察する。ちなみに再起動時間はコンデンサＣの放電に要する時間ｔ１、起動スイッチ回路２３によるコンデンサＣの初期充電時間ｔ２、そしてスイッチング素子Ｑのスイッチング動作開始に伴って所定の制御電源電圧Ｖccが安定に得られるまでの起動時間ｔ３の合計時間となる。

このうち初期充電時間ｔ２は、専ら、起動スイッチ回路２３によるコンデンサＣの充電能力に依存する。また起動時間ｔ３は、当該スイッチング電源装置１の仕様、特に前記スイッチング素子Ｑの動作仕様に依存する。そしてこれらの合計時間（ｔ２＋ｔ３）は、一般的には１.５秒程度である。尚、コンデンサＣに対する充電電流を大きくするには、例えば起動スイッチ回路２３を構成する素子自体を大電流化することが必要である。

一方、前記コンデンサＣの放電に要する時間ｔ１は、放電回路２６を備えていない場合には、専ら、ＩＣ制御ブロック２２の待機時消費電流に依存する。ちなみにＩＣ制御ブロック２２の待機時消費電流が１００μＡであるとすると、制御電源電圧Ｖccがラッチ停止前の電圧２０Ｖから、動作停止電圧ＵＶＬＯ-off（例えば１０Ｖ）まで低下する時間ｔ１は、例えばコンデンサＣの容量を４７μＦとして
ｔ１＝４７μＦ×（２０Ｖ−１０Ｖ）／０.１ｍＡ
＝４.７秒
となる。

この点、放電回路２６を備えた図３に示す従来のスイッチング電源装置１においては、ラッチ信号の入力タイミングにおいて放電回路２６を動作させている。そしてコンデンサＣの充電電荷を放電回路２６を介して放電させ、これによって制御電源電圧Ｖccを、例えば動作停止電圧ＵＶＬＯ-offよりも２Ｖだけ高い放電閾値電圧Ｖdisまで一気に強制的に低下させている。

従ってＩＣ制御ブロック２２の待機時消費電流に引き抜かれる電流によってコンデンサＣが放電し、これによって制御電源電圧Ｖccが動作停止電圧ＵＶＬＯ-off（例えば１０Ｖ）まで低下する時間ｔ１は、
ｔ１＝４７μＦ×（１２Ｖ−１０Ｖ）／０.１ｍＡ
＝０.９４秒
となる。

しかし前述したコンデンサＣの初期充電時間ｔ２と、スイッチング素子Ｑのスイッチング動作開始に伴う起動時間ｔ３を合わせると、ラッチ保護動作の解除による通常動作の復帰に要するまでの再起動時間は２.４４秒となり、前述した２秒以内での再起動条件を満たすことができない。

この点、図１に示す本発明に係るスイッチング電源装置１においては、パルス発生器２８が生成する所定周期のパルス信号を用いて放電回路２６を複数回オン動作させている。具体的には放電回路２６を介するコンデンサＣの１回目の放電により制御電源電圧Ｖccを放電閾値電圧Ｖdisまで一気に低下させる。その後、ＩＣ制御ブロック２２の待機時消費電流によりコンデンサＣの電荷を引き抜くことでコンデンサＣを放電させる。そしてＣ制御ブロック２２の待機時消費電流によりコンデンサＣの電荷を引き抜いている期間においてパルス発生器２８からの２回目のパルス信号が出力されたとき、放電回路２６を再度オン動作させる。

従ってＩＣ制御ブロック２２を介するコンデンサＣの放電により放電閾値電圧Ｖdisから徐々に低下している制御電源電圧Ｖccを、放電回路２６の２回目のオン動作により一気に動作停止電圧ＵＶＬＯ-off以下まで低下させることができる。この結果、ＩＣ制御ブロック２２の消費電流に拘わることなくコンデンサＣの放電に要する時間ｔ１を十分に短くすることが可能となる。故に前述したコンデンサＣの初期充電時間ｔ２とスイッチング素子Ｑの起動時間ｔ３を合わせても、ラッチ保護動作時における再起動時間を２秒以下にしたいと言う要求を十分に満たすことが可能となる。

故に上述した如く構成されたスイッチング電源装置１によれば、ＩＣ制御ブロック２２の待機時における低消費電力化と、ラッチ保護動作から再起動までの時間短縮と言う、従来よりトレードオフの関係にあった要求を簡易に解消することが可能となる。従って今後、ＩＣ制御ブロック２２の更なる低消費電力化を図り、ひいてはスイッチング電源装置の電力変換効率の向上と共に低待機電力化を図る上で、前述した構成は非常に有用であると言える。

特に放電回路２６を用いて前記コンデンサＣの充電電荷を複数回に亘って強制的に放電させ、制御電源電圧Ｖccが動作停止電圧ＵＶＬＯ-offまで低下する時間を短縮化すると言う、簡単な制御だけで再起動時間を短くすることができ、その実用的利点が多大である。

尚、本発明は上述した実施形態に限定されるものではない。例えば前述した放電回路２６のオフ動作タイミングを規定する放電閾値電圧Ｖdisについては、必ずしも前記動作停止電圧ＵＶＬＯ-offに２Ｖを加えた電圧とする必要はなく、要求される動作仕様に応じて設定すれば良いものである。特にラッチ保護動作における最低動作停止期間を満たし、且つ前述した再起動時間に対する要求を満たすように設定すれば十分である。

またパルス発生器２８が生成するパルス信号の周期についても、待機動作時における電源ＩＣ２０の消費電力等を考慮して定めれば十分である。更に放電回路２６を、例えばパルス発生器２８から与えられるパルス信号をトリガとして一定時間ずつオン動作するように構成することも可能である。この場合、制御電源電圧Ｖccが動作停止電圧ＵＶＬＯ-off以下に低下するまで放電回路２６を介するコンデンサＣの強制的な放電が繰り返し実行されるので、比較器２７による放電回路２６のリセットが不要となる。更にまた本発明を適用可能なスイッチング電源装置の種別についても、従来より種々提唱されている方式のものに適宜採用可能である。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

Ｑ スイッチング素子
Ｔ トランス
Ｃ コンデンサ
１ スイッチング電源装置
１０ スイッチング電源装置本体
２０ 電源ＩＣ（電源制御装置）
２１ ドライバ回路
２２ ＩＣ制御ブロック
２３ 起動スイッチ回路
２４ 低電圧保護用の比較器（ＵＶＬＯ）
２５ ラッチ回路
２６ 放電回路
２７ 比較器
２８ パルス発生器

Claims (5)

1. スイッチング素子を介して入力電圧をスイッチングして所定の直流出力電圧を得るスイッチング電源装置本体と、前記スイッチング素子をオン・オフ駆動する電源制御装置と、この電源制御装置に接続されて該電源制御装置の動作に必要な制御電源電圧を確保するコンデンサとを備えたスイッチング電源装置であって、
   前記電源制御装置は、異常検出時に発せられるラッチ信号によりセットされて前記スイッチング素子の駆動を停止させるラッチ回路と、
   前記ラッチ信号を受けてセットされて所定の周期でパルス信号を生成するパルス発生器と、
   前記パルス信号が与えられる都度、オン動作して前記コンデンサに蓄積された電荷を放電する放電回路と、
   前記コンデンサの放電に伴って前記制御電源電圧が動作停止電圧まで低下したときに前記ラッチ回路および前記パルス発生器をそれぞれリセットする低電圧保護用の比較器と
   を具備したことを特徴とするスイッチング電源装置。
2. 前記放電回路は、前記パルス信号をトリガとしてオン動作して前記コンデンサを放電する半導体スイッチからなる請求項１に記載のスイッチング電源装置。
3. 前記放電回路は、１回目のパルス信号の入力時には前記コンデンサの放電に伴って前記制御電源電圧が所定の放電閾値電圧に低下するまでオン動作し、２回目のパルス信号の入力時には前記制御電源電圧が前記動作停止電圧まで低下して前記ラッチ信号が解除されるまでオン動作するものである請求項１に記載のスイッチング電源装置。
4. 前記コンデンサは、集積回路化された前記電源制御装置の制御電源端子に外付けされた大容量のコンデンサからなる請求項１に記載のスイッチング電源装置。
5. 前記スイッチング電源装置本体は、トランスの一次巻線を介して入力電圧をスイッチングして該トランスの二次巻線側に前記直流出力電圧を生起するスイッチング素子を備えたものであって、
   前記コンデンサは、前記トランスの補助巻線に生起されて整流・平滑化された電圧を前記制御電源電圧として前記電源制御装置に供給するものである請求項１に記載のスイッチング電源装置。

Images