JPH1065515A - 差動出力ドライバおよび信号伝送システム - Google Patents

Abstract

(57)【要約】 【課題】 多数の出力ドライバの動作パラメータを安定
にし整合させて、信頼性良く制御された信号伝送を与え
る信号伝送システムを提供する。 【解決手段】 複数の差動出力ドライバ３０が、基準電
流発生器２０に接続され、各出力ドライバは、基準電流
信号のほぼ同一のコピーを受け取って、出力ドライバの
１つ以上の動作パラメータを制御する。基準電流信号の
多数のコピーは、集積回路チップ１１の同一領域内で発
生され、これにより、基準電流信号の個々のコピー間の
変動を生じさせる、チップ内のプロセス変動を最小にす
る。各出力ドライバは、共通モード抵抗を経てグランド
または電源電圧に接続されるトランジスタの差動対を有
し、共通モード抵抗は、出力の電圧スイングとは無関係
にドライバ出力の共通モード成分を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般には、高速ア
プリケーションに使用する差動出力ドライバに関する。
さらに本発明は、一般に、このような出力ドライバの伝
搬遅延のような動作パラメータを制御して、ネットワー
ク環境において信頼性の良い信号伝送を確保することに
関する。

【０００２】

【従来の技術】内部バスおよび他のネットワーク環境に
対する、より大きな通信帯域幅の要件は、信号伝送シス
テム（すなわち、１つ以上の信号が、２つ以上の電子装
置間で通信されるシステム）における、通信プロトコル
およびハードウェアの改良を絶えず要求する。例えば、
ＩＥＥＥは、ｔｈｅ Ｓｃａｌｅａｂｌｅ Ｃｏｈｅｒ
ｅｎｔ Ｉｎｔｅｒｆａｃｅ（ＳＣＩ）標準（ＩＥＥＥ
標準１５９６．３）を拡めてきた。この標準は、低電圧
かつ５００ＭＨｚまでの速度での通信のためのＬｏｗ−
Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎ
ａｌ（ＬＶＤＳ）を含んでいる。ＬＶＤＳ仕様は、デジ
タル信号を送るのに１対のワイヤが用いられる差動通信
に頼っている。論理１ビットは、１対のワイヤの一方の
ワイヤ上の高電圧によって表され、論理０ビットは、他
方のワイヤ上の高電圧によって表される。

【０００３】差動信号伝送システムは、比較的低い電圧
スイングおよび良好なノイズ除去率で、高速信号伝送を
与える。一般に、差動システム内で得られる速度は、シ
ステムにおける遅延（Δｔ）に依存している。この遅延
は、伝送ラインにおけるキャパシタンス（Ｃ）と、シス
テムにおける遅延（Δｔ）と、ラインを駆動する電流
（Ｉ）と、電圧スイング（Δｖ）、すなわちライン上の
論理１状態と論理０状態との間の電圧差とに、次のよう
に依存している。 Δｔ＝Ｃ×（Δｖ／Ｉ）

【０００４】キャパシタンスを、伝送ライン長および他
の事項の故に、伝送システムにおいて変えることは、多
くの場合困難である。したがって、伝送システムにおい
て可能な速度を増大させるには、電圧スイングを減少さ
せるか、あるいは電流を増大させるかが、典型的な方法
である。しかし多くの場合、トレードオフを行わなけれ
ばならない。というのは、電圧スイングの減少は、伝送
システムをノイズに対してより敏感にし、他方で、電流
の増大は、電力消費を増大させる。差動信号伝送は、非
差動プロトコルに対してかなりの改良を与えるが、それ
にもかかわらず、信頼性を犠牲にすることなく、あるい
は電力消費をかなり増大させることなく、このようなシ
ステムの速度を増大させることについて、引き続き要求
がなされている。

【０００５】差動信号伝送システムにおける通信装置
（例えば、出力ドライバおよびレシーバ）に、重要な要
求が課されている。例えば、差動信号伝送システムが直
面する１つの問題は、出力ドライバとレシーバとの整合
の問題である。電力消費および他の事項のために、多数
のハードウェア要素の動作電圧が減少すると、多重動作
すなわち電源電圧を、信号伝送システム内に設定するこ
とができる（例えば、５．０Ｖ，３．３Ｖ，１．８
Ｖ）。さらに、異なるドライバおよびレシーバを、異な
る基準点でバイアスすることができる。これらの事項
は、異なる製造業者からの異なる要素を、システム内で
接続できるオープン信号伝送システムにおいて、多くの
場合増大する。

【０００６】また、電流および電圧スイングに加えて、
伝送信号の共通モード成分（すなわち、平均ＤＣ電圧出
力レベル）を制御することが、多くの場合望まれる。と
いうのは、伝送信号の共通モード成分は、電力消費の
面、およびシステムのノイズ除去率の面の両方に影響す
るからである。

【０００７】しかし、普通の差動出力ドライバは、多く
の場合、電源電圧にバイアスされ、および／または、伝
送信号の共通モード成分を、容易に制御できるようにし
ない。したがって、従来のシステム内の出力ドライバお
よびレシーバの両方は、多くの場合、同じ動作電圧を用
いなければならず、またそうでなければ、共に動作する
ように特に設計されなければならない。さらに、装置構
成は、多くの場合、異なる動作電圧に対して、特別に設
計されなければならない。

【０００８】これらの制限は、システム・デザイナにか
なりの負担をかけ、信号伝送システムの設計の困難性を
かなり増大させる。したがって、出力ドライバおよびレ
シーバのような通信装置の設計が、よりフレキシブルで
あり、動作電圧またはシステムにおける他の装置に依存
しない差動信号通信を提供する方法に対してかなりの要
求が存在する。

【０００９】差動および他の信号伝送システム内のハー
ドウェアに対して、さらなる要求がなされる。例えば、
多数の出力ドライバを用いて、多数の宛先に信号（例え
ば、クロック信号）を送り、あるいは多数の信号を１つ
以上の宛先に送る（例えば、直列または並列通信）場
合、集積回路チップ内（複数のドライバが同一チップ上
にあるならば）、または複数チップ間（ドライバが別個
のチップ上にあるならば）のプロセス変動は、個々のド
ライバの１つ以上の動作パラメータ、例えば伝送遅延を
互いに変化させて、ドライバ（同一の特性を共有するよ
うに設計されている）が、互いに正確に追従しないよう
にする。特に、伝送遅延の影響が大きくなる高速システ
ムでは、不整合ドライバは、不整列信号と伝送エラーの
大きな可能性とを生起させる。

【００１０】出力ドライバの動作パラメータを良好に制
御する試みがなされて、不整合を最小にし、および設計
パラメータからの変動を最小にしている。

【００１１】例えば、出力ドライバは、基準電圧を受け
取って、ドライバの出力を安定化するように設計されて
きた。しかし、基準電圧は多くの場合、電源変動に敏感
であり、異なるチップまたはチップ領域で発生する電圧
降下によって影響を受ける。

【００１２】さらに、出力ドライバは、バイアス・トラ
ンジスタの電流またはスレショルド電圧のような他の基
準信号に頼るように構成されている。電流またはスレシ
ョルド電圧を、基準として用いることは、電源変動の影
響を軽減するが、出力ドライバ集積回路チップ内のプロ
セス変動は、多くの場合、チップの異なる領域に配置さ
れている出力ドライバ間の不整合を生じさせることがわ
かった。

【００１３】したがって、信号伝送システムにおいて、
多数の出力ドライバの動作パラメータを安定にし整合さ
せて、信頼性良く制御された信号伝送を与える方法に対
する、かなりの必要性が存続している。

【００１４】

【課題を解決するための手段】本発明は、従来技術に関
連したこれらおよび他の問題を、１態様においては、次
のような装置を提供することによって、処理している。
この装置は、基準電流発生器に接続された複数の出力ド
ライバを備え、各出力ドライバは、基準電流信号のほぼ
同一のコピーを受け取って、出力ドライバの１つ以上の
動作パラメータを制御するようにしている。基準電流を
用いることによって、各ドライバに対する基準は、すべ
ての他のドライバに関して、電源電圧変動，温度変動，
プロセス変動にかなり鈍感となる。さらに、多数の出力
ドライバに共通基準電流を用いることによって、出力ド
ライバは、基準電流に存在するなんらかの変動または感
知性に応じて、互いに追従することが可能となる。

【００１５】例えば、共通の基準電流信号を用いて、多
数のドライバの伝搬遅延を制御する場合には、ドライバ
の出力は、互いにほぼ整列される。したがって、クロッ
ク発生の応用では、多数の出力ドライバを用いて、互い
に整列された多数のクロック信号を発生することができ
る。さらに他の応用では、共通の宛先に送られた多数の
信号を、互いに整列させることができる。いずれの例に
おいても、信号伝送速度を、多くの場合、信号対信号の
整列誤りに関する減少問題の故に、増大させることがで
きる。いずれにしても、いかなる伝送速度に対しても、
データの信頼性は増大する。

【００１６】本発明の好適な実施例では、集積回路チッ
プの同一領域内で、基準電流信号の多数のコピーを発生
し、これにより、基準電流信号の個々のコピー間の変動
を生じさせる、チップ内のプロセス変動を最小にする。
したがって、正確に制御された基準電流を、異なる出力
ドライバに送ることができ（チップ上のそれらの位置に
拘わらず）、個々のドライバ間に存在し得るプロセス変
動が、ドライバ間の動作に差を生じないようにする。

【００１７】したがって、本発明の一態様によれば、基
準電流信号を発生し、基準電流信号の複数のコピーを出
力する基準電流発生器を備え、複数の出力ドライバを備
え、各出力ドライバは、基準電流信号のコピーを受け取
って、出力ドライバの動作パラメータを制御し、これに
より、複数の出力ドライバが、基準電流発生器によって
発生された基準電流信号に応じて、互いに集合的に追従
することを特徴とする装置が与えられる。

【００１８】本発明の他の態様によれば、互いに相互接
続された複数のノードを備え、これらノード間で信号を
伝送する信号伝送システムを与える。このシステムの各
ノードは、複数の出力信号を発生する信号発生器を備
え、基準電流信号を発生し基準電流信号の複数のコピー
を出力する基準電流発生器を備え、複数の出力ドライバ
を備え、各出力ドライバは、信号発生器からの出力信号
を受け取り、この出力信号を、信号伝送システムにおけ
る他のノードに伝送し、各出力ドライバは、基準電流発
生器からの基準電流信号のコピーをさらに受け取り、出
力ドライバの動作パラメータを制御する。

【００１９】本発明はまた、従来技術に関連した他の問
題を、他の態様においては、次のような差動出力ドライ
バを提供することによって、処理している。この差動出
力ドライバは、共通モード抵抗を経て電力信号（グラン
ドまたは電源電圧）に接続されるトランジスタの差動対
を有し、共通モード抵抗は、出力の電圧スイングとは無
関係にドライバ出力の共通モード成分を制御する。ドラ
イバ出力の共通モード成分を、電圧スイングに影響を与
えることなしに、速度，電力消費などに対して最適化で
きるので、より大きな設計のフレキシビリティが得られ
る。さらに、共通モード成分の独立制御によって、より
小さい電圧スイングが可能となり、これにより、ノイズ
除去性能を低下させることなく、ドライバの速度を増大
させることができる。

【００２０】好適な実施例では、共通モード抵抗は、グ
ランドに接続されて、出力ドライバにグランド・バイア
スを与える。したがって、ドライバの出力は、電源の動
作電圧にあまり依存しない。したがって、共通ドライバ
構成を、異なる動作電圧に対して用いることができ、さ
らに、信号伝送システム内の異なる通信装置は、システ
ム内の装置間に不整を生じることなしに、異なる動作電
圧を用いることができる。

【００２１】したがって、本発明の他の態様によれば、
１対の差動入力信号を受け取り、１対の差動出力信号を
出力する差動出力ドライバが与えられる。この出力ドラ
イバは、１対の電力信号をさらに受け取るように構成さ
れ、この出力ドライバは、並列に接続された第１および
第２のトランジスタよりなる差動対を備え、第１および
第２のトランジスタの各々は、差動入力信号の１つに関
連した入力信号を入力として受け取り、差動出力信号の
１つに関連した出力信号を出力し、第１および第２のト
ランジスタを、電力信号の１つに接続する共通モード抵
抗を備え、この共通モード抵抗により、１対の差動出力
信号の電圧スイング成分とは無関係の１対の差動出力信
号の共通モード成分を制御する。

【００２２】本発明の特徴であるこれらおよび他の利点
および構造は、特許請求の範囲に記載されている。しか
し、本発明と、本発明の使用により得られる利点および
目的とをさらに理解するには、図面と、本発明の好適な
実施例に記載されている事項とを参照すべきである。

【００２３】

【発明の実施の形態】図において、同一の番号は、同一
の要素を示している。図３は、本発明の原理に合致した
集積回路チップ１１を示す。チップ１１は、一般に、機
能的にブロック１２として示されるチップ・ロジックを
有しており、このチップ・ロジックは、チップから出力
される複数の信号を発生する。複数の出力ドライバ３０
は、信号を差動信号として出力し、基準電流発生器２０
は、出力ドライバに基準電流信号ＩＲＥＦを発生し、以
下に詳細に説明されるように、ドライバは互いに追従す
るようにする。

【００２４】本発明の好適な実施例は、多くの応用に用
いられて、信号伝送システム内に接続された出力ドライ
バの１つ以上の動作パラメータを制御することができ
る。例えば、図１に示すように、信号伝送システム２
は、システムの中央コントローラとして動作するノード
１０に接続された複数のＩ／Ｏ装置４を有することがで
きる。システム２は、例えば、リモートＩ／Ｏバスにつ
いてのクロック配布を表している。リモートＩ／Ｏバス
は、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ
Ｍａｃｈｉｎｅｓ ＣｏｒｐｏｒａｔｉｏｎのＡＳ／４
００ミニコンピュータのようなコンピュータ・システム
において、プロセッサおよびメモリ・サブシステムをＩ
／Ｏサブシステムと接続させる。

【００２５】Ｉ／Ｏ装置の動作を同期させるためには、
コントローラは、複数のクロック信号３をＩ／Ｏ装置に
与える。したがって、Ｉ／Ｏ装置間の適切な同期を確保
するためには、ノード１０内の出力ドライバは、好まし
くは、同じ伝搬遅延を有して、各Ｉ／Ｏ装置に送られる
クロック信号が互いにほぼ整列するようにする。

【００２６】図２は、本発明の好適な実施例について、
他の可能な応用を示す。図に示されるように、信号伝送
システム５は、複数の伝送ライン９によるトークン・リ
ング構造で接続されたノード６，８，１０′を有するマ
ルチノード・ネットワークとすることができる。各ノー
ド出力ｎは、リング中の次のノードに信号を送る。シス
テム５は、例えば、ＩＥＥＥ Ｓｃａｌｅａｂｌｅ Ｃ
ｏｈｅｒｅｎｔ Ｉｎｔｅｒｆａｃｅ（ＳＣＩ）標準を
実行するネットワーク・コンピュータ・システムを表す
ことができる。信頼性および速度の事項が、各接続にお
いてｎ個の信号を整列させることが望ましい。したがっ
て、各ノードにおける出力ドライバは、好ましくは、同
一の伝搬遅延を有して、ノード間を通過したすべての信
号が、互いに適切に整列するようにさせる。

【００２７】例えば、少なくとも１つの送信ノードと少
なくとも１つの受信ノードを有する信号伝送システムの
多数の他の応用は、本発明の好適な実施例と共に使用す
ることが想像される。さらに、送信ノードおよび受信ノ
ードは、それぞれ、単一の集積回路チップ，複数のチッ
プを有する回路，完全に機能的なコントローラ・コンピ
ュータ・システム，あるいはネットワークによって接続
される他の電子装置を表している。さらに、ノードを、
既知のポイント対ポイント、またはネットワーク・トポ
ロジ、特に例えば完全に接続されたスター，クロスバ
ー，メッシュ，および分岐バスで、接続することができ
る。したがって本発明は、特定のネットワーク、あるい
はノード・トポロジまたは要素に制限されるべきではな
い。

【００２８】図３に戻り、この図には好適な集積回路チ
ップ１１が示されている。チップ１１は、図１のノード
１０の一部として示されており、ノード１０に接続され
た種々の装置に、システム・クロック信号の多数のコピ
ーを出力するクロック配布チップを構成している。ある
いはまた、チップ１１を、図２のシステムのノード１
０′におけるような、他の応用において実現することも
できる。

【００２９】チップ１１は、一般に、複数の出力ドライ
バ、例えば、複数（ｎ個）の差動出力対ＰＯＵＴ１／Ｍ
ＯＵＴ１，ＰＯＵＴ２／ＭＯＵＴ２，．．．，ＰＯＵＴ
ｎ−１／ＭＯＵＴｎ−１，ＰＯＵＴｎ／ＭＯＵＴｎを与
えるドライバ３０を有している。差動出力は、好ましく
は、ＩＥＥＥ標準１５９６．３のＩＥＥＥ ＬＶＤＳ仕
様に合致する。しかし、他の出力レベルおよび仕様を、
代わりに用いることもできる。

【００３０】ｎ個の出力ドライバ３０の各々は、チップ
・ロジック・ブロック（または信号発生器）１２から、
１対の差動入力Ａ０．１／Ａ１．１，Ａ０．２／Ａ１．
２，．．．，Ａ０．ｎ−１／Ａ１．ｎ−１，Ａ０．ｎ／
Ａ１．ｎを受け取る。ブロック１２は、一般に、チップ
１１の機能に応じて必ず変更される、チップ１１の主要
なロジック回路を構成している。例えば、チップ１１
は、マイクロプロセッサまたはマイクロコントローラと
することができ、この場合ブロック１２は、チップの処
理回路を構成している。他の実施例として、チップ１１
を、専用ドライバ・チップとすることができ、この場合
ブロック１２は、他のチップから入力を受け取り、その
差動表示を出力する入力バッファ・ロジックを構成する
ことができる。クロック配布チップの例では、ブロック
１２は、クロック発生器を構成することができる。この
クロック発生器は、所望の周波数で単一の差動クロック
信号を発生し、その複数のコピーを出力する。このよう
な例では、単一の差動クロックを、ブロック１２から出
力し、ｎ個の出力ドライバ３０に並列に与えることがで
きる。

【００３１】ドライバ３０は、基準電流発生器２０か
ら、基準電流信号（ＩＲＥＦ）のコピーを、入力として
受け取る。基準電流信号は、ドライバの１つ以上の動作
パラメータを制御する基準信号と、ドライバをグループ
としてターンオン，ターンオフするイネーブル信号との
両方として機能する。基準電流発生器２０は、ブロック
１２からＰＥＮＡＢＬＥ信号を受け取って、複数のドラ
イバ３０の出力をイネーブル／ディスエーブルする。

【００３２】図４は、出力ドライバ３０の１つを詳細に
示している。この出力ドライバの出力ＰＯＵＴ／ＭＯＵ
Ｔ（参照数字は付されていない）は、撚り線伝送ライン
５０によって、ノード４（図１参照）のレシーバ５２に
接続されている。伝送ラインを終端する抵抗Ｒ３が示さ
れており、この抵抗は、典型的には１００Ωであり、Ｌ
ＶＤＳ仕様に合致する。１対の電力信号、すなわち電源
電圧信号Ｖ_DDとグランド信号ＧＮＤは、ドライバに電力
を供給する。

【００３３】出力ドライバ３０は、抵抗回路網３８を経
てグランドにバイアスされたトランジスタの差動対３６
を有している。ドライバは、段３２，３３を有する２段
電流ミラーによって、基準電流信号で制御される。

【００３４】ドライバ３０の入力Ａ０，Ａ１は、まず、
線形モードで動作する１対のレベルシフト・トランジス
タＱ０，Ｑ１を通る。これらトランジスタは、各入力の
電圧を、Ｖ_BEに等しい量だけ低下させる。トランジスタ
Ｑ０，Ｑ１は、好ましくは、ｎｐｎバイポーラ・トラン
ジスタであるが、ｎ形電界効果（すなわち、ＮＦＥＴま
たはＮＭＯＳ）トランジスタを、代わりに用いることも
できる。トランジスタＱ０，Ｑ１は、それぞれ、ゲート
端子（ベース）と、第１および第２の端子（コレクタお
よびエミッタ）とを有している。トランジスタがバイポ
ーラ・トランジスタであるか、電界効果トランジスタで
あるかによって、そのゲート端子，第１端子，第２端子
は、ベース，コレクタ，エミッタ（バイポーラ・トラン
ジスタの場合）、あるいはゲート，ソース，ドレイン
（電界効果トランジスタの場合）を構成することがわか
る。さらに、ｐ形およびｎ形の電界効果デバイスのソー
スおよびドレインは、多くの場合、互いに逆極性にする
ことができ、第１および第２の端子を、ここでは、トラ
ンジスタのソースまたはドレインのいずれかに関連させ
ることができる。

【００３５】トランジスタＱ０，Ｑ１の第１の端子は、
電源電圧に接続され、第２の端子は、第１および第２の
トランジスタＴ４，Ｔ５よりなる差動対３６のゲート入
力に接続されている。トランジスタＴ４，Ｔ５は、スイ
ッチとして動作し、入力信号Ａ０，Ａ１に応じて、ＰＯ
ＵＴまたはＭＯＵＴを付勢する。入力信号Ａ０がロー
で、Ａ１がハイならば、ＰＯＵＴはローになり、ＭＯＵ
Ｔはハイになり、入力信号Ａ０がハイで、Ａ１がローな
らば、ＰＯＵＴはハイになり、ＭＯＵＴはローになる。

【００３６】トランジスタＴ４，Ｔ５は、第１および第
２の抵抗Ｒ０，Ｒ１と共通モード抵抗Ｒ２とを有する抵
抗回路網３８を経てグランドにバイアスされる。共通モ
ード抵抗Ｒ２の付加は、出力ドライバの出力の共通モー
ド成分が、出力の電圧スイングとほぼ無関係に制御でき
ることを可能にする。その理由は、トランジスタＴ４ま
たはＴ５がターンオンするか否かとは無関係に、抵抗Ｒ
２を電流が流れるからである。さらに、抵抗は、一般的
な作製方法を用いて、高制御パラメータで典型的に作製
することができ、したがって共通モード成分に対して正
確な制御を与える。

【００３７】他方、抵抗Ｒ２が省略されるならば（抵抗
Ｒ０，Ｒ１がグランドで終端されて）、出力の共通モー
ド成分を増大するのに、追加の電流、したがって電力が
要求される。さらに、より大きな電圧スイングは、追加
の電流を伴い、これによりドライバを通じて伝搬遅延を
増大させる。

【００３８】したがって、共通モード抵抗Ｒ２の使用
は、電力消費を軽減させ、ドライバ速度を増大させる。
さらに、ドライバ出力を、スイングと、レシーバ５２に
適切な共通モード成分とに、より簡単に、調整すること
ができる。さらに、抵抗はグランドに接続されるので、
同じ出力ドライバ構造を、異なる電源電圧で用いること
ができ、多くの場合、レシーバの電源電圧は、出力ドラ
イバの電源電圧に一致する必要はない。

【００３９】段３２，３４を有する２段電流ミラーは、
基準トランジスタＴ７で、トランジスタＴ４，Ｔ５を流
れる電流を制御する。基準トランジスタＴ７は、トラン
ジスタＴ４，Ｔ５の第１端子を、電源電圧Ｖ_DDに接続す
る。電流ミラーの第１の段３２は、トランジスタＴ０を
有しており、その第２の端子は、グランドに接続され、
そのゲートおよび第１の端子は、基準電流信号ＩＲＥＦ
を受け取る。また、トランジスタＴ３の第２の端子は、
グランドに接続され、ゲート端子は、基準電流信号ＩＲ
ＥＦを受け取る。トランジスタＴ３は、好ましくは、ト
ランジスタＴ０の幅対長さ比（Ｗ／Ｌ）の３倍の幅対長
さ比を有しており、これにより基準電流信号を、その第
１端子で３倍に拡大する。

【００４０】第２の段３４は、トランジスタＴ６および
基準トランジスタＴ７を有している。トランジスタＴ
６，Ｔ７のゲート端子と、トランジスタＴ６の第２の端
子は、トランジスタＴ３の第１の端子に接続され、トラ
ンジスタＴ６，Ｔ７の第１の端子は、電源電圧Ｖ_DDに接
続されている。トランジスタＴ７の第２の端子は、トラ
ンジスタＴ４，Ｔ５の第１の端子に接続されている。基
準トランジスタＴ７は、好ましくは、トランジスタＴ６
のＷ／Ｌの１０倍のＷ／Ｌを有しており、これにより基
準電流は１０倍に拡大し、全体として３０倍の拡大にな
る。好適な実施例では、基準電流信号は約０．４ｍＡで
あり、したがって基準トランジスタＴ７を流れ、ドライ
バから出力される電流は、約１２．０ｍＡである。

【００４１】第１の段３２は、また、１対のトランジス
タＴ１，Ｔ２を有している。これらトランジスタは、ト
ランジスタＴ３と同様に、それらのゲート端子に基準電
流信号を受け取り、それらの第２の端子を経てグランド
に接続されている。トランジスタＴ１，Ｔ２の第１の端
子は、レベルシフト・トランジスタＱ０，Ｑ１の第２の
端子（エミッタ）にそれぞれ接続されている。トランジ
スタＴ１，Ｔ２のＷ／Ｌ′は、好ましくは、トランジス
タＴ０のそれの約５倍であり、これにより基準電流信号
は５倍に拡大する（好適な実施例では、２．０ｍＡであ
る）。レベルシフト・トランジスタＱ０，Ｑ１の第１の
端子での電圧は、トランジスタＱ０，Ｑ１によって支配
されている。したがって、トランジスタＴ１，Ｔ２は、
トランジスタＱ０，Ｑ１を流れる電流、およびトランジ
スタＱ０，Ｑ１の速度を制御するように動作する。

【００４２】この構造では、基準電流信号ＩＲＥＦが、
ドライバ３０の全速度（すなわち、伝搬遅延またはスキ
ュー）を制御することがわかる。さらに、ＩＲＥＦはま
た、ドライバの出力レベル（電圧スイングおよび共通モ
ード成分）を制御する。さらに、基準電流信号が受け取
られなければ、ドライバの出力はローとなる。したがっ
て、基準電流の倍率および抵抗Ｒ０〜Ｒ２の選択の適切
な制御によって、ドライバ３０の出力特性は、容易かつ
信頼性良く制御される。

【００４３】出力ドライバ３０では、トランジスタＴ
０，Ｔ１，Ｔ２，Ｔ３は、好ましくは、ｎ形電界効果ト
ランジスタ（すなわち、ＮＭＯＳまたはＮＦＥＴ）であ
り、トランジスタＴ４，Ｔ５，Ｔ６，Ｔ７は、ｐ形電界
効果トランジスタ（すなわち、ＰＭＯＳまたはＰＦＥ
Ｔ）である。電界効果トランジスタの使用は、速度を考
慮するには好適であるが、他の種類のトランジスタを、
代わりに用いることもできる。

【００４４】あるいはまた、ドライバ３０の要素を、図
５の出力ドライバ３０′によって示されるように、入れ
替えできる。図５では、ドライバ３０の要素に対応する
要素は、同じ番号にダッシュを付して示している。この
構成では、トランジスタＴ０′，Ｔ１′，Ｔ２′，Ｔ
３′は、電源電圧に接続されたｐ形電界効果トランジス
タであり、トランジスタＴ４′，Ｔ５′は、抵抗Ｒ
０′，Ｒ１′，Ｒ２′を経て電源にバイアスされたｎ形
電界効果トランジスタであり、トランジスタＴ６′，Ｔ
７′は、グランドに接続されたｎ形電界効果トランジス
タである。レベルシフト・トランジスタＱ０′，Ｑ１′
は、グランドに接続されたｐｎｐバイポーラ・トランジ
スタであるが、代わりにｐ形電界効果トランジスタを用
いることもできる。ドライバ３０′は、ドライバ３０と
ほぼ同様に動作するが、この構成は、電源電圧に対して
大きく依存し、その結果、いくつかのレシーバ整合問題
を生じる。

【００４５】図４に戻り、好適な出力ドライバでは、抵
抗Ｒ０，Ｒ１は１００Ω抵抗であるが、抵抗Ｒ２は約４
２Ωの値を有している。基準トランジスタＴ７を流れる
１２ｍＡの電流と伝送ライン上の１００Ω終端とによっ
て、約０．４Ｖの電圧スイングおよび約１．１Ｖの共通
モード成分を生起する。伝送ライン５０を流れる電流は
約４０ｍＡであり、電力消費は約１．６ｍＷである。伝
送ラインの長さが５メートル以下に制限されると、ドラ
イバ３０により得ることのできる速度は、約５００ＭＨ
ｚ以上である。ドライバ３０のこれらの動作特性は、Ｉ
ＥＥＥ ＬＶＤＳ仕様と合致している。ドライバ３０の
動作特性を、要求される他の仕様を実現するために、調
整することができることがわかる。

【００４６】ドライバ３０に与えられる電源電圧Ｖ
_DDは、好ましくは、約３．０〜３．８Ｖである。しか
し、本発明に合致した異なる電源電圧を、用いることが
できる。例えば、集積回路チップは、特に、５．０，
３．３，１．８Ｖの動作電圧で動作するように、通常、
設計される。抵抗回路網３８は、トランジスタの差動対
３６を、グランドに接続しているので、好適な電源電圧
範囲に対して、同一のドライバ構造を用いることができ
る。

【００４７】特定のドライバ構造に応じて、基準電流信
号を用いて、ドライバのスキューまたは出力レベル以外
の、またはこれらに加えて、出力ドライバの多数の動作
パラメータを制御することができる。基準電流によって
少なくとも一部を制御することのできる他の動作パラメ
ータは、特に、出力インピーダンス，ジッタ，立上り時
間，シンメトリを含んでいる。

【００４８】前述したように、図３の各ドライバ３０
は、図６に詳細に示される基準電流発生器２０によって
発生される基準電流信号ＩＲＥＦを受け取る。基準電流
発生器２０の主要な目的は、基準電流信号の多数の正確
に制御されたコピーを発生することであるが、発生器２
０は出力イネーブル回路としても動作する。

【００４９】発生器２０は、一般に、出力イネーブル・
モジュールまたは回路２４と、スタートアップ・モジュ
ールまたは回路２５と、電源独立電流基準モジュールま
たは回路２６と、電流ミラーモジュールまたは回路２７
とを有している。電流ミラー回路は、ｍ×ｎ個のＰＦＥ
Ｔ出力トランジスタのバンクを有している。これらトラ
ンジスタは、ＴＲ０．０，ＴＲ０．１，．．．，ＴＲ
０．ｎ，ＴＲ１．１，．．．，ＴＲ１．ｎ，．．．，Ｔ
Ｒｍ．０，ＴＲｍ．１，．．．，ＴＲｍ．ｎと番号が付
されている。これらは、電流基準信号のｍ×ｎ個のコピ
ーを与える。

【００５０】出力イネーブル・モジュール２４は、チッ
プ・ロジック・ブロック１２（図３）から１．０ｋΩ抵
抗Ｒ１０を経て、アクティブ・ハイＰＥＮＡＢＬＥイネ
ーブル信号を受け取る。次に、このイネーブル信号は、
ＰＦＥＴトランジスタＴ１０，Ｔ１２とＮＦＥＴトラン
ジスタＴ１１，Ｔ１３とを有する１対のインバータ２
１，２２によりバッファされ、ＰＦＥＴトランジスタＴ
１６のゲート端子に送られる。ＰＦＥＴトランジスタＴ
１４とＮＦＥＴトランジスタＴ１５を有する第３のイン
バータ２３は、また、バッファード・イネーブル信号を
受け取り、相補（アクティブ・ロー）イネーブル信号
を、ＮＦＥＴトランジスタＴ２０に与える。動作中、Ｐ
ＥＮＡＢＬＥがローならば、ノードＡはハイにドライブ
され、ノードＢはグランドにプルされる。これにより、
トランジスタＴ１７，Ｔ１８，Ｔ１９，Ｔ２１，Ｔ２２
をオフし、出力トランジスタＴＲ０．０〜ＴＲｍ，ｎの
バンクをディスエーブルする。しかし、ＰＥＮＡＢＬＥ
がハイならば、トランジスタＴ１６，Ｔ２０が高インピ
ーダンス状態でオフし、したがってノードＡ，Ｂには影
響しない。

【００５１】ＰＦＥＴトランジスタＴ１９，Ｔ２３とＮ
ＦＥＴトランジスタＴ２４は、スタートアップ回路２５
を形成する。パワーアップすると、ノードＣは最初にロ
ーとなり、これはトランジスタＴ２３をターンオンし
て、ノードＢをチャージする。ノードＢが一旦ハイにな
ると、これはノードＡをローにプルし、これによりトラ
ンジスタＴ１９をターンオンする。次に、トランジスタ
Ｔ１９がターンオンすると、ノードＣがハイにプルさ
れ、これによりトランジスタＴ２３をオフし、スタート
アップ・プロセスを終了させる。さらに、この段階で、
ノードＡがローに留まると、これは出力トランジスタＴ
Ｒ０．０〜ＴＲｍ．ｎをターンオンする。

【００５２】ＰＦＥＴトランジスタＴ１７，Ｔ１８、Ｎ
ＦＥＴトランジスタＴ２１，Ｔ２２、ｎｐｎバイポーラ
・トランジスタＱ１０、抵抗Ｒ１１は、電源独立電流基
準回路２６を形成する。コンデンサＣ１０は、また、ノ
イズ軽減およびループ安定性のために用いられる。

【００５３】スタートアップの後、ノイズＢはハイにチ
ャージされ、これはトランジスタＴ２２をターンオンす
る。トランジスタＱ１０は、そのベースをそのコレクタ
に接続して、トランジスタを、コレクタからエミッタへ
一定の電圧降下を有するダイオードとして機能させる。

【００５４】トランジスタＴ１７，Ｔ１８は電流ミラー
を形成し、同一サイズとするのが好ましい。したがっ
て、ノードＤおよびＥを流れる電流は、同一でなければ
ならない。さらに、トランジスタＴ２１，Ｔ２２は、好
ましくは、互いに同一サイズであり、したがってノード
ＤおよびＥでの電圧は、また、同一でなければならな
い。ダイオードとして接続されたトランジスタＱ１０
は、ノードＤおよびＥの両方での電圧が、トランジスタ
の電圧降下の値、すなわち電源電圧とは実質的に無関係
な値となるように設定する。ノードＤでの既知の、電源
独立電圧で、抵抗Ｒ１１はしたがって、ノードＤおよび
Ｅの両方を流れる電流を制御する。この電流は、また、
電源電圧トランジスタとは実質的に無関係である。

【００５５】前述したように、出力トランジスタＴＲ
０．０〜ＴＲｍ．ｎは、電流ミラー回路２７を形成す
る。各出力トランジスタは、トランジスタＴ１７を有す
る電流ミラーを形成し、ノードＤおよびＥを流れる電流
の拡大コピーを出力する。

【００５６】好適な実施例では、抵抗Ｒ１１は、約４．
０ｋΩの値を有している。トランジスタＱ１０の約０．
８Ｖの一定電圧降下により、ノードＤおよびＥを流れる
電流は、約０．２ｍＡである。さらに、各出力トランジ
スタＴＲ０．０〜ＴＲｍ．ｎは、トランジスタ１７のＷ
／Ｌ比の好適には２倍のＷ／Ｌ比を有し、各出力トラン
ジスタによって出力される基準電流信号のコピーが、ノ
ードＤおよびＥを流れる電流の２倍になるようにする。
したがって、好適な実施例の電流ミラー回路内の各出力
トランジスタは、約０．４ｍＡの基準電流信号ＩＲＥＦ
を発生する。しかし、各出力トランジスタのサイズは、
トランジスタＴ１７に対して変化し、必要ならば異なる
基準電流信号を発生することができる。さらに、異なる
サイズおよび値の要素を用いて、基準電流発生器の出力
を、特定の応用に調整することができる。

【００５７】図７に示すように、好適な回路トポロジを
用いて、基準電流発生器２０を、基準電流信号のコピー
が注意深く制御されるように、実現する。信号トレース
の大半は、前述したことに関連した信号トレースを除い
て、明瞭にするためこの図から省略した。しかし、集積
回路チップ上の要素のレイアウトおよび作製は、一般に
技術上周知であることがわかる。例えば、Ｗｅｓｔｅら
によるＰｒｉｎｃｉｐｌｅｓ ｏｆ ＣＭＯＳ ＶＬＳ
Ｉ Ｄｅｓｉｇｎ： Ａ Ｓｙｓｔｅｍｓ Ｐｅｒｓｐ
ｅｃｔｉｖｅ，Ａｄｄｉｓｏｎ−Ｗｅｓｌｅｙ（１９８
５）を参照されたい。

【００５８】特に、好適な実施例では、出力トランジス
タＴＲ０．０．．．ＴＲｍ．ｎのすべては、集積回路チ
ップ１１の同一領域２８内に互いに近接して設けられ、
出力トランジスタ間のプロセス変動を最小にし、これに
より出力トランジスタが、互いに信頼性良く追従するこ
とを可能にする。また、トランジスタＴ１７，Ｔ１８
は、出力トランジスタとして、好ましくは、同一領域２
８内に、特に好ましくは、領域の中央に設けられて、プ
ロセス変動をさらに少なくする。その結果、本発明の好
適な実施例は、基準電流信号の多数の０．４ｍＡコピー
（１％以下だけ互いに変位する）を発生できることがわ
かった。

【００５９】本発明の趣旨および範囲から逸脱すること
なく、好適な実施例に種々の変更を加えることができ
る。例えば、グランドではなく電源電圧に基準電流を関
連させる基準電流発生回路を含む、異なる基準電流発生
回路を用いることができる。しかし、電源独立基準電流
を用い、および発生器をグランドに関連させることが好
適である。というのは、基準電流発生器の構成が、電源
の動作電圧に敏感になり、これにより同一の構成を、異
なった電源電圧または動作電圧（例えば、５．０Ｖ，
３．３Ｖ，または１．８Ｖ）に用いることを可能にする
からである。

【００６０】さらに、異なる出力ドライバ回路、すなわ
ち差動またはその他の方法を、代わりに用いることがで
きる。しかし、好適な出力ドライバの構成は、その速
度，信頼性，差動出力の共通モードおよび電圧スイング
要素の独立制御の故に、多くの信号伝送システムでの使
用に特に適することがわかった。さらに、グランドへの
バイアスによって、出力ドライバとレシーバとの間の整
合は簡略化され、出力ドライバおよびレシーバは、必ず
しも同一の動作電圧を使用しなければならないわけでは
ない。また、同一の出力ドライバ構成を、好適な基準電
流発生器と共に異なる動作電圧で用いることができる。

【００６１】さらなる変形は、当業者には明らかであろ
う。

【００６２】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）（ａ）基準電流信号を発生し、前記基準電流信号
の複数のコピーを出力する基準電流発生器を備え、
（ｂ）複数の出力ドライバを備え、各出力ドライバは、
前記基準電流信号のコピーを受け取って、前記出力ドラ
イバの動作パラメータを制御し、これにより、前記複数
の出力ドライバが、前記基準電流発生器によって発生さ
れた前記基準電流信号に応じて、互いに集合的に追従す
る、ことを特徴とする装置。 （２）前記基準電流発生器と前記複数の出力ドライバと
が、集積回路チップ内に設けられていることを特徴とす
る上記（１）に記載の装置。 （３）前記集積回路チップは、前記複数の出力ドライバ
により出力される複数の信号を発生するロジック・ブロ
ックをさらに有することを特徴とする上記（２）に記載
の装置。 （４）前記ロジック・ブロックは、前記複数の信号とし
て、共通クロック信号を出力するクロック発生器を有す
ることを特徴とする上記（３）に記載の装置。 （５）前記基準電流発生器は、前記基準電流信号の複数
のコピーを発生する複数の出力トランジスタを有する電
流ミラー・モジュールを備え、前記複数の出力トランジ
スタは、前記集積回路チップの領域内に、互いに近接し
て配置され、これにより、前記集積回路チップ内のプロ
セス変動による前記基準電流信号のコピー間の偏差を最
小にすることを特徴とする上記（２）に記載の装置。 （６）前記基準電流発生器は、電源電圧とは無関係に前
記基準電流信号を発生する電源独立電流基準モジュール
を有し、この電流基準モジュールの少なくとも一部は、
前記複数の出力トランジスタと同じ、前記集積回路チッ
プの領域内に設けられていることを特徴とする上記
（５）に記載の装置。 （７）前記基準電流発生器は、イネーブル入力を有する
出力イネーブル・モジュールをさらに備え、この出力イ
ネーブル・モジュールは、前記電流ミラー・モジュール
の出力を制御し、前記基準電流信号のコピーは、前記複
数の出力ドライバへのイネーブル信号としてさらに動作
して、前記出力ドライバがグループとして制御されるよ
うにすることを特徴とする上記（５）に記載の装置。 （８）前記各出力ドライバが、１対の差動入力信号を受
け取り、１対の差動出力信号を出力する差動出力ドライ
バであり、この出力ドライバは、１対の電力信号をさら
に受け取り、前記出力ドライバは、（ａ）並列に接続さ
れた第１および第２のトランジスタよりなる差動対を有
し、前記第１および第２のトランジスタの各々は、前記
差動入力信号の１つに関連した入力信号を入力として受
け取り、前記差動出力信号の１つに関連した出力信号を
出力し、（ｂ）前記第１および第２のトランジスタを、
前記電力信号の１つに接続する共通モード抵抗を有し、
（ｃ）前記第１および第２のトランジスタを、前記共通
モード抵抗に接続されない前記電力信号に接続する基準
トランジスタを有し、この基準トランジスタは、前記電
流基準信号のコピーに関連した基準信号を入力として受
け取る、ことを特徴とする上記（１）に記載の装置。 （９）１対の差動入力信号を受け取り、１対の差動出力
信号を出力し、１対の電力信号を受け取るように構成さ
れた差動出力ドライバにおいて、（ａ）並列に接続され
た第１および第２のトランジスタよりなる差動対を備
え、前記第１および第２のトランジスタの各々は、前記
差動入力信号の１つに関連した入力信号を入力として受
け取り、前記差動出力信号の１つに関連した出力信号を
出力し、（ｂ）前記第１および第２のトランジスタを、
前記電力信号の１つに接続する共通モード抵抗を備え、
この共通モード抵抗により、前記１対の差動出力信号の
電圧スイング成分とは無関係の前記１対の差動出力信号
の共通モード成分を制御する、ことを特徴とする差動出
力ドライバ。 （１０）前記共通モード抵抗は、グランドに接続されて
いることを特徴とする上記（９）に記載の差動出力ドラ
イバ。 （１１）第１および第２の抵抗をさらに備え、これら第
１および第２の抵抗は、前記第１および第２のトランジ
スタと前記共通モード抵抗との間に、前記第１および第
２のトランジスタと直列にそれぞれ接続されていること
を特徴とする上記（９）に記載の差動出力ドライバ。 （１２）電流基準信号を受け取って、前記差動出力ドラ
イバの少なくとも１つの動作パラメータを制御し、前記
第１および第２のトランジスタを、前記共通モード抵抗
に接続されない、前記電力信号に接続する基準トランジ
スタを有し、この基準トランジスタは、前記電流基準信
号に関連した基準信号を入力として受け取る、ことを特
徴とする上記（１１）に記載の差動出力ドライバ。 （１３）前記基準トランジスタは、電流ミラー内で接続
され、前記電流ミラーは、前記電流基準信号を入力とし
て受け取ることを特徴とする上記（１２）に記載の差動
出力ドライバ。 （１４）前記電流ミラーは、（ａ）第３および第４のト
ランジスタよりなる第１の段を有し、この第１の段は、
前記電流基準信号を受け取り、前記電流基準信号の第１
の拡大コピーを出力し、（ｂ）第５のトランジスタと前
記基準トランジスタとよりなる第２の段を有し、前記第
５のトランジスタは、前記電流基準信号の第１の拡大コ
ピーを受け取る、ことを特徴とする請求項１２記載の差
動出力ドライバ。 （１５）前記第１，第２，第３，第４，第５のトランジ
スタ、および基準トランジスタの各々が、ゲート端子
と、第１および第２の端子とを有し、（ａ）前記第３お
よび第４のトランジスタのゲート端子、および前記第３
のトランジスタの第１の端子は、前記電流基準信号を受
け取り、（ｂ）前記第３および第４のトランジスタの第
２の端子は、前記共通モード抵抗に接続され、（ｃ）前
記第４のトランジスタの第１の端子は、前記第５のトラ
ンジスタの第２の端子に接続され、および前記第５およ
び基準トランジスタのゲート端子に接続され、（ｄ）前
記第５および基準トランジスタの第１の端子は、前記共
通モード抵抗には接続されない前記電源信号に接続さ
れ、（ｅ）前記基準トランジスタの第２の端子は、前記
第１および第２のトランジスタの第１の端子に接続さ
れ、（ｆ）前記第１および第２のトランジスタの第２の
端子は、前記第１および第２の抵抗にそれぞれ接続され
ている、ことを特徴とする上記（１４）に記載の差動出
力ドライバ。 （１６）第１および第２のレベルシフト・トランジスタ
をさらに備え、各レベルシフト・トランジスタは、前記
差動入力信号の１つを受け取り、前記第１および第２の
トランジスタの１つのゲート端子に、入力信号を出力す
ることを特徴とする上記（２５）に記載の差動出力ドラ
イバ。 （１７）第６および第７のトランジスタをさらに備え、
前記第１および第２のレベルシフト・トランジスタ，前
記第６および第７のトランジスタは、ゲート端子と第１
および第２の端子とをそれぞれ有し、（ａ）前記第１お
よび第２のレベルシフト・トランジスタのゲート端子の
各々は、前記差動入力信号の１つを受け取り、（ｂ）前
記第１および第２のレベルシフト・トランジスタの第１
の端子は、前記共通モード抵抗には接続されない前記電
源信号に接続され、（ｃ）前記第１および第２のレベル
シフト・トランジスタの第２の端子は、前記第１および
第２のトランジスタのゲート端子にそれぞれ接続され、
（ｄ）前記第６および第７のトランジスタのゲート端子
は、前記電流基準信号を受け取り、（ｅ）前記第６およ
び第７のトランジスタの第２の端子は、前記共通モード
抵抗に接続された前記電力信号に接続され、（ｆ）前記
第６および第７のトランジスタの第１の端子は、前記第
１および第２のトランジスタのゲート端子にそれぞれ接
続されている、ことを特徴とする上記（１６）に記載の
差動出力ドライバ。 （１８）前記共通モード抵抗は、グランドに接続され、
前記基準トランジスタは、電源電圧に接続され、前記第
１，第２，第５のトランジスタおよび基準トランジスタ
は、ｐ形電界効果トランジスタ（ＰＦＥＴ）であり、前
記第３，第４，第６，第７のトランジスタは、ｎ形電界
効果トランジスタ（ＮＦＥＴ）であることを特徴とする
上記（１７）に記載の差動出力ドライバ。 （１９）前記第１および第２のレベルシフト・トランジ
スタは、ｎｐｎバイポーラ・トランジスタであることを
特徴とする上記（１８）に記載の差動出力ドライバ。 （２０）前記共通モード抵抗は、電源電圧に接続され、
前記基準トランジスタは、グランドに接続され、前記第
１，第２，第５のトランジスタおよび基準トランジスタ
は、ｎ形電界効果トランジスタ（ＮＦＥＴ）であり、前
記第３，第４，第６，第７のトランジスタは、ｐ形電界
効果トランジスタ（ＰＦＥＴ）であることを特徴とする
上記（１７）に記載の差動出力ドライバ。 （２１）互いに相互接続された複数のノードを備え、こ
れらノード間で信号を伝送する信号伝送システムにおい
て、各ノードは、（ａ）複数の出力信号を発生する信号
発生器を備え、（ｂ）基準電流信号を発生し、前記基準
電流信号の複数のコピーを出力する基準電流発生器を備
え、（ｃ）複数の出力ドライバを備え、各出力ドライバ
は、前記信号発生器からの出力信号を受け取り、この出
力信号を、前記信号伝送システムにおける他のノードに
伝送し、各出力ドライバは、前記基準電流発生器からの
基準電流信号のコピーをさらに受け取り、前記出力ドラ
イバの動作パラメータを制御する、ことを特徴とする信
号伝送システム。 （２２）前記基準電流信号が、前記各出力ドライバの伝
搬遅延を制御することを特徴とする上記（２１）に記載
の信号伝送システム。 （２３）前記信号発生器は、前記複数の出力ドライバに
クロック信号を出力するクロック発生器を有し、前記複
数の出力ドライバは、互いにほぼ整列したクロック信号
を出力することを特徴とする上記（２２）に記載の信号
伝送システム。 （２４）前記複数の出力ドライバのうちの少なくとも２
つが、前記信号伝送システムにおける同一ノード内のレ
シーバに接続され、前記２つの出力ドライバから出力さ
れる出力信号が、互いにほぼ整列していることを特徴と
する上記（２２）に記載の信号伝送システム。 （２５）各出力ドライバが、１対の差動入力信号を受け
取り、１対の差動出力信号を出力する差動出力ドライバ
であり、この差動出力ドライバは、（ａ）並列に接続さ
れた第１および第２のトランジスタよりなる差動対を有
し、前記第１および第２のトランジスタの各々は、前記
差動入力信号の１つに関連した入力信号を入力として受
け取り、前記差動出力信号の１つに関連した出力信号を
出力し、（ｂ）前記第１および第２のトランジスタを、
グランドに接続する共通モード抵抗を有し、（ｃ）前記
第１および第２のトランジスタを、電源電圧に接続する
基準トランジスタを有し、この基準トランジスタは、前
記基準電流信号のコピーに関連した基準信号を入力とし
て受け取る、ことを特徴とする上記（２１）に記載の信
号伝送システム。 （２６）前記複数のノードは、第１および第２のノード
を有し、前記第１のノードにおける出力ドライバの１つ
は、前記第２のノードにおけるレシーバに接続され、前
記第１および第２のノードは、差動電源電圧によって付
勢されることを特徴とする上記（２５）に記載の信号伝
送システム。

【図面の簡単な説明】

【図１】本発明の原理に合致した第１の好適な信号伝送
システムの機能ブロック図であり、複数のＩ／Ｏ装置
が、コントローラからのクロック信号のような共通信号
を有している。

【図２】本発明の原理に合致した第２の好適な信号伝送
システムの機能ブロック図であり、複数のネットワーク
・ノードが多数の信号を用いて互いに通信している。

【図３】図１および図２の信号伝送システムのいずれか
のノードに用いられる、本発明の原理に合致した集積回
路チップの機能ブロック図である。

【図４】図３のチップの出力ドライバの１つの回路図で
ある。

【図５】図４の出力ドライバとは別の出力ドライバの回
路図である。

【図６】図３の基準電流発生器の回路図である。

【図７】図６の基準電流発生器の一部の好適な要素配列
を示す機能ブロック図である。

【符号の説明】

２，５ 信号伝送システム ３ ４ Ｉ／Ｏ装置 ６，８，１０′ ノード ９ 伝送ライン １０ コントローラ １１ 集積回路チップ １２ チップ・ロジック ２０ 基準電流発生器 ２１，２２，２３ インバータ ２４ 出力イネーブル・モジュール ２５ スタートアップ・モジュール ２６ 電流基準モジュール ２７ 電流ミラー・モジュール ３０，３０′ 出力ドライバ ３２ ３６ トランジスタ差動対 ３８ 抵抗回路網 ５０ 撚り線伝送ライン ５２ レシーバ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェイムス・フランシス・ミコス アメリカ合衆国 55901 ミネソタ州 ロ チェスターフォーティナイン ワンセカン ド ストリート エヌ ダブリュ 1908 (72)発明者 デヴィッド・ロウレンス・ピース アメリカ合衆国 55904 ミネソタ州 ロ チェスターエイト ワンセカンド アヴェ ニュー エス イー 1668 (72)発明者 ジェイムス・デヴィッド・ストロム アメリカ合衆国 55906 ミネソタ州 ロ チェスターヴィオラ ハイツ レーン エ ヌ イー 1813

Claims (26)

【特許請求の範囲】
1. 【請求項１】（ａ）基準電流信号を発生し、前記基準電
   流信号の複数のコピーを出力する基準電流発生器を備
   え、 （ｂ）複数の出力ドライバを備え、各出力ドライバは、
   前記基準電流信号のコピーを受け取って、前記出力ドラ
   イバの動作パラメータを制御し、これにより、前記複数
   の出力ドライバが、前記基準電流発生器によって発生さ
   れた前記基準電流信号に応じて、互いに集合的に追従す
   る、ことを特徴とする装置。
2. 【請求項２】前記基準電流発生器と前記複数の出力ドラ
   イバとが、集積回路チップ内に設けられていることを特
   徴とする請求項１記載の装置。
3. 【請求項３】前記集積回路チップは、前記複数の出力ド
   ライバにより出力される複数の信号を発生するロジック
   ・ブロックをさらに有することを特徴とする請求項２記
   載の装置。
4. 【請求項４】前記ロジック・ブロックは、前記複数の信
   号として、共通クロック信号を出力するクロック発生器
   を有することを特徴とする請求項３記載の装置。
5. 【請求項５】前記基準電流発生器は、前記基準電流信号
   の複数のコピーを発生する複数の出力トランジスタを有
   する電流ミラー・モジュールを備え、前記複数の出力ト
   ランジスタは、前記集積回路チップの領域内に、互いに
   近接して配置され、これにより、前記集積回路チップ内
   のプロセス変動による前記基準電流信号のコピー間の偏
   差を最小にすることを特徴とする請求項２記載の装置。
6. 【請求項６】前記基準電流発生器は、電源電圧とは無関
   係に前記基準電流信号を発生する電源独立電流基準モジ
   ュールを有し、この電流基準モジュールの少なくとも一
   部は、前記複数の出力トランジスタと同じ、前記集積回
   路チップの領域内に設けられていることを特徴とする請
   求項５記載の装置。
7. 【請求項７】前記基準電流発生器は、イネーブル入力を
   有する出力イネーブル・モジュールをさらに備え、この
   出力イネーブル・モジュールは、前記電流ミラー・モジ
   ュールの出力を制御し、前記基準電流信号のコピーは、
   前記複数の出力ドライバへのイネーブル信号としてさら
   に動作して、前記出力ドライバがグループとして制御さ
   れるようにすることを特徴とする請求項５記載の装置。
8. 【請求項８】前記各出力ドライバが、１対の差動入力信
   号を受け取り、１対の差動出力信号を出力する差動出力
   ドライバであり、この出力ドライバは、１対の電力信号
   をさらに受け取り、前記出力ドライバは、 （ａ）並列に接続された第１および第２のトランジスタ
   よりなる差動対を有し、前記第１および第２のトランジ
   スタの各々は、前記差動入力信号の１つに関連した入力
   信号を入力として受け取り、前記差動出力信号の１つに
   関連した出力信号を出力し、 （ｂ）前記第１および第２のトランジスタを、前記電力
   信号の１つに接続する共通モード抵抗を有し、 （ｃ）前記第１および第２のトランジスタを、前記共通
   モード抵抗に接続されない前記電力信号に接続する基準
   トランジスタを有し、この基準トランジスタは、前記電
   流基準信号のコピーに関連した基準信号を入力として受
   け取る、ことを特徴とする請求項１記載の装置。
9. 【請求項９】１対の差動入力信号を受け取り、１対の差
   動出力信号を出力し、１対の電力信号を受け取るように
   構成された差動出力ドライバにおいて、 （ａ）並列に接続された第１および第２のトランジスタ
   よりなる差動対を備え、前記第１および第２のトランジ
   スタの各々は、前記差動入力信号の１つに関連した入力
   信号を入力として受け取り、前記差動出力信号の１つに
   関連した出力信号を出力し、 （ｂ）前記第１および第２のトランジスタを、前記電力
   信号の１つに接続する共通モード抵抗を備え、この共通
   モード抵抗により、前記１対の差動出力信号の電圧スイ
   ング成分とは無関係の前記１対の差動出力信号の共通モ
   ード成分を制御する、ことを特徴とする差動出力ドライ
   バ。
10. 【請求項１０】前記共通モード抵抗は、グランドに接続
    されていることを特徴とする請求項９記載の差動出力ド
    ライバ。
11. 【請求項１１】第１および第２の抵抗をさらに備え、こ
    れら第１および第２の抵抗は、前記第１および第２のト
    ランジスタと前記共通モード抵抗との間に、前記第１お
    よび第２のトランジスタと直列にそれぞれ接続されてい
    ることを特徴とする請求項９記載の差動出力ドライバ。
12. 【請求項１２】電流基準信号を受け取って、前記差動出
    力ドライバの少なくとも１つの動作パラメータを制御
    し、前記第１および第２のトランジスタを、前記共通モ
    ード抵抗に接続されない、前記電力信号に接続する基準
    トランジスタを有し、この基準トランジスタは、前記電
    流基準信号に関連した基準信号を入力として受け取る、
    ことを特徴とする請求項１１記載の差動出力ドライバ。
13. 【請求項１３】前記基準トランジスタは、電流ミラー内
    で接続され、前記電流ミラーは、前記電流基準信号を入
    力として受け取ることを特徴とする請求項１２記載の差
    動出力ドライバ。
14. 【請求項１４】前記電流ミラーは、 （ａ）第３および第４のトランジスタよりなる第１の段
    を有し、この第１の段は、前記電流基準信号を受け取
    り、前記電流基準信号の第１の拡大コピーを出力し、 （ｂ）第５のトランジスタと前記基準トランジスタとよ
    りなる第２の段を有し、前記第５のトランジスタは、前
    記電流基準信号の第１の拡大コピーを受け取る、ことを
    特徴とする請求項１２記載の差動出力ドライバ。
15. 【請求項１５】前記第１，第２，第３，第４，第５のト
    ランジスタ、および基準トランジスタの各々が、ゲート
    端子と、第１および第２の端子とを有し、 （ａ）前記第３および第４のトランジスタのゲート端
    子、および前記第３のトランジスタの第１の端子は、前
    記電流基準信号を受け取り、 （ｂ）前記第３および第４のトランジスタの第２の端子
    は、前記共通モード抵抗に接続され、 （ｃ）前記第４のトランジスタの第１の端子は、前記第
    ５のトランジスタの第２の端子に接続され、および前記
    第５および基準トランジスタのゲート端子に接続され、 （ｄ）前記第５および基準トランジスタの第１の端子
    は、前記共通モード抵抗には接続されない前記電源信号
    に接続され、 （ｅ）前記基準トランジスタの第２の端子は、前記第１
    および第２のトランジスタの第１の端子に接続され、 （ｆ）前記第１および第２のトランジスタの第２の端子
    は、前記第１および第２の抵抗にそれぞれ接続されてい
    る、ことを特徴とする請求項１４記載の差動出力ドライ
    バ。
16. 【請求項１６】第１および第２のレベルシフト・トラン
    ジスタをさらに備え、各レベルシフト・トランジスタ
    は、前記差動入力信号の１つを受け取り、前記第１およ
    び第２のトランジスタの１つのゲート端子に、入力信号
    を出力することを特徴とする請求項２５記載の差動出力
    ドライバ。
17. 【請求項１７】第６および第７のトランジスタをさらに
    備え、前記第１および第２のレベルシフト・トランジス
    タ，前記第６および第７のトランジスタは、ゲート端子
    と第１および第２の端子とをそれぞれ有し、 （ａ）前記第１および第２のレベルシフト・トランジス
    タのゲート端子の各々は、前記差動入力信号の１つを受
    け取り、 （ｂ）前記第１および第２のレベルシフト・トランジス
    タの第１の端子は、前記共通モード抵抗には接続されな
    い前記電源信号に接続され、 （ｃ）前記第１および第２のレベルシフト・トランジス
    タの第２の端子は、前記第１および第２のトランジスタ
    のゲート端子にそれぞれ接続され、 （ｄ）前記第６および第７のトランジスタのゲート端子
    は、前記電流基準信号を受け取り、 （ｅ）前記第６および第７のトランジスタの第２の端子
    は、前記共通モード抵抗に接続された前記電力信号に接
    続され、 （ｆ）前記第６および第７のトランジスタの第１の端子
    は、前記第１および第２のトランジスタのゲート端子に
    それぞれ接続されている、ことを特徴とする請求項１６
    記載の差動出力ドライバ。
18. 【請求項１８】前記共通モード抵抗は、グランドに接続
    され、前記基準トランジスタは、電源電圧に接続され、
    前記第１，第２，第５のトランジスタおよび基準トラン
    ジスタは、ｐ形電界効果トランジスタ（ＰＦＥＴ）であ
    り、前記第３，第４，第６，第７のトランジスタは、ｎ
    形電界効果トランジスタ（ＮＦＥＴ）であることを特徴
    とする請求項１７記載の差動出力ドライバ。
19. 【請求項１９】前記第１および第２のレベルシフト・ト
    ランジスタは、ｎｐｎバイポーラ・トランジスタである
    ことを特徴とする請求項１８記載の差動出力ドライバ。
20. 【請求項２０】前記共通モード抵抗は、電源電圧に接続
    され、前記基準トランジスタは、グランドに接続され、
    前記第１，第２，第５のトランジスタおよび基準トラン
    ジスタは、ｎ形電界効果トランジスタ（ＮＦＥＴ）であ
    り、前記第３，第４，第６，第７のトランジスタは、ｐ
    形電界効果トランジスタ（ＰＦＥＴ）であることを特徴
    とする請求項１７記載の差動出力ドライバ。
21. 【請求項２１】互いに相互接続された複数のノードを備
    え、これらノード間で信号を伝送する信号伝送システム
    において、 各ノードは、 （ａ）複数の出力信号を発生する信号発生器を備え、 （ｂ）基準電流信号を発生し、前記基準電流信号の複数
    のコピーを出力する基準電流発生器を備え、 （ｃ）複数の出力ドライバを備え、各出力ドライバは、
    前記信号発生器からの出力信号を受け取り、この出力信
    号を、前記信号伝送システムにおける他のノードに伝送
    し、各出力ドライバは、前記基準電流発生器からの基準
    電流信号のコピーをさらに受け取り、前記出力ドライバ
    の動作パラメータを制御する、ことを特徴とする信号伝
    送システム。
22. 【請求項２２】前記基準電流信号が、前記各出力ドライ
    バの伝搬遅延を制御することを特徴とする請求項２１記
    載の信号伝送システム。
23. 【請求項２３】前記信号発生器は、前記複数の出力ドラ
    イバにクロック信号を出力するクロック発生器を有し、
    前記複数の出力ドライバは、互いにほぼ整列したクロッ
    ク信号を出力することを特徴とする請求項２２記載の信
    号伝送システム。
24. 【請求項２４】前記複数の出力ドライバのうちの少なく
    とも２つが、前記信号伝送システムにおける同一ノード
    内のレシーバに接続され、前記２つの出力ドライバから
    出力される出力信号が、互いにほぼ整列していることを
    特徴とする請求項２２記載の信号伝送システム。
25. 【請求項２５】各出力ドライバが、１対の差動入力信号
    を受け取り、１対の差動出力信号を出力する差動出力ド
    ライバであり、この差動出力ドライバは、 （ａ）並列に接続された第１および第２のトランジスタ
    よりなる差動対を有し、前記第１および第２のトランジ
    スタの各々は、前記差動入力信号の１つに関連した入力
    信号を入力として受け取り、前記差動出力信号の１つに
    関連した出力信号を出力し、 （ｂ）前記第１および第２のトランジスタを、グランド
    に接続する共通モード抵抗を有し、 （ｃ）前記第１および第２のトランジスタを、電源電圧
    に接続する基準トランジスタを有し、この基準トランジ
    スタは、前記基準電流信号のコピーに関連した基準信号
    を入力として受け取る、ことを特徴とする請求項２１記
    載の信号伝送システム。
26. 【請求項２６】前記複数のノードは、第１および第２の
    ノードを有し、前記第１のノードにおける出力ドライバ
    の１つは、前記第２のノードにおけるレシーバに接続さ
    れ、前記第１および第２のノードは、差動電源電圧によ
    って付勢されることを特徴とする請求項２５記載の信号
    伝送システム。