JP5360674B2 - 集積回路装置及び電子機器 - Google Patents
集積回路装置及び電子機器 Download PDFInfo
- Publication number
- JP5360674B2 JP5360674B2 JP2008164129A JP2008164129A JP5360674B2 JP 5360674 B2 JP5360674 B2 JP 5360674B2 JP 2008164129 A JP2008164129 A JP 2008164129A JP 2008164129 A JP2008164129 A JP 2008164129A JP 5360674 B2 JP5360674 B2 JP 5360674B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation circuit
- oscillation
- substrate
- circuit
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 288
- 239000000758 substrate Substances 0.000 claims abstract description 143
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000006641 stabilisation Effects 0.000 claims description 10
- 238000011105 stabilization Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 description 89
- 230000002093 peripheral effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 101150110971 CIN7 gene Proteins 0.000 description 8
- 101150110298 INV1 gene Proteins 0.000 description 8
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 4
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
また、発振回路に関連する信号線と他の信号線と無駄にクロスさせずに済み、低コストで信頼性を向上させることができる。
また、発振回路の発振動作を安定化する際に、発振回路に関連する信号線と他の信号線と無駄にクロスさせずに済み、低コストで信頼性を向上させることができる。
前記基板に配置され、前記発振回路と発振振動子の一端とを電気的に接続するための第1の外部端子と、前記基板に配置され、前記発振回路と前記発振振動子の他端とを電気的に接続するための第2の外部端子とを含み、前記発振回路ブロック、前記第1及び第2の外部端子が、前記基板のコーナー領域に設けられた配置領域に配置され、前記発振回路の電源電圧を制御する定電圧発生回路を含み、前記定電圧発生回路が、前記配置領域に配置され、前記基板に配置され、前記発振回路及び前記定電圧発生回路の低電位側電源が供給される第3の外部端子と、前記基板に配置され、前記定電圧発生回路の高電位側電源が供給される第4の外部端子と、を含み、前記第3及び第4の外部端子が、前記配置領域に配置される集積回路装置に関係する。
無駄なエリアと考えられていた基板のコーナー領域を有効活用して、基板のサイズを縮小して、低コスト化を図ることができるようになる。また、本発明によれば、発振回路がI/Oセルの影響を受けやすくなる場合であっても、電源分離や専用電源を用意してI/Oセルの影響を低コストで回避できるようになる。また、本発明によれば、その近傍の周辺の外部端子の種類にかかわらず、ノイズの影響を受けることなく発振回路の発振動作を低コストで安定化させることができるようになる。更に、発振回路ブロックの近くにノイズ源となり得る信号線が配置されることを考慮する必要がなくなり、回路配線が容易となる。その結果、開発工数が削減されて、低コスト化に寄与できるようになる。更に、本発明によれば、発振回路ブロックと内部領域に配置される他の回路ブロックとの配置距離を十分に取れるようになるので、基板内のフロアプランの制約が緩和されて設計効率が向上し、開発工数を削減できるようになる。
また、発振回路に関連する信号線と他の信号線と無駄にクロスさせずに済み、低コストで信頼性を向上させることができる。
前記基板に配置され、前記発振回路と発振振動子の一端とを電気的に接続するための第1の外部端子と、前記基板に配置され、前記発振回路と前記発振振動子の他端とを電気的に接続するための第2の外部端子とを含み、前記発振回路ブロック、前記第1及び第2の外部端子が、前記基板のコーナー領域に設けられた配置領域に配置され、
前記基板に配置され、前記発振回路の電源端子に安定化用キャパシタを電気的に接続するための第5の外部端子を含み、前記第5の外部端子が、前記配置領域に配置される
集積回路装置に関係する。
無駄なエリアと考えられていた基板のコーナー領域を有効活用して、基板のサイズを縮小して、低コスト化を図ることができるようになる。また、本発明によれば、発振回路がI/Oセルの影響を受けやすくなる場合であっても、電源分離や専用電源を用意してI/Oセルの影響を低コストで回避できるようになる。また、本発明によれば、その近傍の周辺の外部端子の種類にかかわらず、ノイズの影響を受けることなく発振回路の発振動作を低コストで安定化させることができるようになる。
また、発振回路の発振動作を安定化する際に、発振回路に関連する信号線と他の信号線と無駄にクロスさせずに済み、低コストで信頼性を向上させることができる。
〔実施形態1〕
図1に、本発明に係る実施形態1における集積回路装置の構成例の機能ブロック図を示す。
実施形態1における集積回路装置10は、半導体基板400のコーナー領域における交差領域430を含む配置領域440に発振回路ブロック100を配置していたが、本発明はこれに限定されるものではない。実施形態2では、半導体基板のコーナー領域のうち、I/Oセル領域に配置されるI/Oセルに接続される環状電源配線の外側に設けられた配線領域に、発振回路ブロック100が配置される。
上記の実施形態1における集積回路装置10又は実施形態2における集積回路装置500は、電子機器として時計や携帯電話等に適用できる。
110…CPU、 112…ROM、 114…RAM、 116…第1の周辺回路、
118…第2の周辺回路、 120…I/Oポート、 122…表示メモリ、
124…LCD駆動回路、 126…電源回路、 130…バス、
200…定電圧発生回路、 210…基準電圧発生回路、 300…発振振動子、
400,600,700…半導体基板、 402…I/Oセル、 404…パッド、
410…I/Oセル領域、 420…コア領域、 430…交差領域、
440,620…配置領域、 450,452,650,652…端部、
460…第1の発振回路専用I/Oセル、 462…第2の発振回路専用I/Oセル、
464…第3の発振回路専用I/Oセル、 466…第4の発振回路専用I/Oセル、
480…領域、 610…環状電源配線、 612…接地電圧環状電源配線、
614…電源電圧環状電源配線、 680,750…半導体装置、
702…ボンディングワイヤ、 704…信号線、 752…モールドエリア、
800…電子機器、 810…システム基板、 820…LCDパネル、
830…プレーン、 CLK0…基準クロック、 CS…安定化用キャパシタ、
INV1,INV2…インバータ回路、 P1,P2…外部端子群、
R1,R2…抵抗素子、 R3,R4…入力保護抵抗、 TM1…第1の外部端子、
TM2…第2の外部端子、 TM3…第3の外部端子、 TM4…第4の外部端子、
TM5…第5の外部端子、 Tr1,Tr2…npn型トランジスタ
Claims (7)
- 基板と、
前記基板の縁部に沿って設けられたI/O(Input/Output)セル領域に配置された複数のI/Oセルと、
前記I/Oセル領域に配置され発振回路を有する発振回路ブロックと、を含み、
前記発振回路ブロックが、
前記I/Oセル領域内において前記基板のコーナー領域を含む配置領域に配置され、
前記発振回路の電源電圧を制御する定電圧発生回路を含み、
前記定電圧発生回路が、前記配置領域に配置され、
前記基板に配置され、前記発振回路及び前記定電圧発生回路の低電位側電源が供給される第3の外部端子と、
前記基板に配置され、前記定電圧発生回路の高電位側電源が供給される第4の外部端子と、を含み、
前記第3及び第4の外部端子が、前記配置領域に配置される
ことを特徴とする集積回路装置。 - 基板と、
前記基板の縁部に沿って設けられたI/O(Input/Output)セル領域に配置された複数のI/Oセルと、
前記I/Oセル領域に配置され発振回路を有する発振回路ブロックと、を含み、
前記発振回路ブロックが、
前記I/Oセル領域内において前記基板のコーナー領域を含む配置領域に配置され、
前記基板に配置され、前記発振回路の電源端子に安定化用キャパシタを電気的に接続するための第5の外部端子を含み、
前記第5の外部端子が、前記配置領域に配置される
ことを特徴とする集積回路装置。 - 基板と、
前記基板に配置され発振回路を有する発振回路ブロックと、
前記基板に配置され、前記発振回路と発振振動子の一端とを電気的に接続するための第1の外部端子と、
前記基板に配置され、前記発振回路と前記発振振動子の他端とを電気的に接続するための第2の外部端子とを含み、
前記発振回路ブロック、前記第1及び第2の外部端子が、
前記基板のコーナー領域に設けられた配置領域に配置され、
前記発振回路の電源電圧を制御する定電圧発生回路を含み、
前記定電圧発生回路が、前記配置領域に配置され、
前記基板に配置され、前記発振回路及び前記定電圧発生回路の低電位側電源が供給される第3の外部端子と、
前記基板に配置され、前記定電圧発生回路の高電位側電源が供給される第4の外部端子と、を含み、
前記第3及び第4の外部端子が、前記配置領域に配置される
ことを特徴とする集積回路装置。 - 基板と、
前記基板に配置され発振回路を有する発振回路ブロックと、
前記基板に配置され、前記発振回路と発振振動子の一端とを電気的に接続するための第1の外部端子と、
前記基板に配置され、前記発振回路と前記発振振動子の他端とを電気的に接続するための第2の外部端子とを含み、
前記発振回路ブロック、前記第1及び第2の外部端子が、
前記基板のコーナー領域に設けられた配置領域に配置され、
前記基板に配置され、前記発振回路の電源端子に安定化用キャパシタを電気的に接続するための第5の外部端子を含み、
前記第5の外部端子が、前記配置領域に配置される
ことを特徴とする集積回路装置。 - 請求項1乃至4のいずれかにおいて、
前記基板に配置され、発振振動子からの入力信号が入力される第1の発振回路専用I/Oセルと、
前記基板に配置され、前記発振振動子への出力信号を出力する第2の発振回路専用I/Oセルと、を含み、
前記第1及び第2の発振回路専用I/Oセルが、
前記複数のI/Oセルのいずれともその構成が異なり、前記発振回路専用に設けられたI/Oセルである
ことを特徴とする集積回路装置。 - システム基板と、
前記システム基板上に搭載される請求項1乃至5のいずれか記載の集積回路装置と、
前記システム基板上に搭載され前記発振回路に電気的に接続される発振振動子と、を含むことを特徴とする電子機器。 - 請求項6において、
前記発振振動子が、
前記集積回路装置のコーナー部の近傍領域に配置されることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008164129A JP5360674B2 (ja) | 2008-06-24 | 2008-06-24 | 集積回路装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008164129A JP5360674B2 (ja) | 2008-06-24 | 2008-06-24 | 集積回路装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010010168A JP2010010168A (ja) | 2010-01-14 |
JP5360674B2 true JP5360674B2 (ja) | 2013-12-04 |
Family
ID=41590356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008164129A Expired - Fee Related JP5360674B2 (ja) | 2008-06-24 | 2008-06-24 | 集積回路装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5360674B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104639089A (zh) * | 2013-11-07 | 2015-05-20 | 精工爱普生株式会社 | 半导体电路装置、电子器件、电子设备以及移动体 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101668623B1 (ko) | 2010-11-29 | 2016-10-24 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
JP6141383B2 (ja) * | 2010-12-24 | 2017-06-07 | ルネサスエレクトロニクス株式会社 | 水晶発振装置 |
JP6342221B2 (ja) | 2014-06-02 | 2018-06-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6383051B2 (ja) * | 2016-06-15 | 2018-08-29 | ラピスセミコンダクタ株式会社 | 半導体チップ |
JP6790705B2 (ja) * | 2016-10-13 | 2020-11-25 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
JP7363190B2 (ja) * | 2019-08-22 | 2023-10-18 | セイコーエプソン株式会社 | 半導体装置及び発振器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61263241A (ja) * | 1985-05-17 | 1986-11-21 | Matsushita Electronics Corp | ゲ−トアレイ |
JP3251735B2 (ja) * | 1992-09-25 | 2002-01-28 | 株式会社東芝 | 半導体集積回路装置 |
JP2007088005A (ja) * | 2005-09-20 | 2007-04-05 | Seiko Epson Corp | 静電気保護装置 |
JP2007173431A (ja) * | 2005-12-21 | 2007-07-05 | Epson Toyocom Corp | 圧電デバイス |
-
2008
- 2008-06-24 JP JP2008164129A patent/JP5360674B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104639089A (zh) * | 2013-11-07 | 2015-05-20 | 精工爱普生株式会社 | 半导体电路装置、电子器件、电子设备以及移动体 |
CN104639089B (zh) * | 2013-11-07 | 2019-04-23 | 精工爱普生株式会社 | 半导体电路装置、电子器件、电子设备以及移动体 |
Also Published As
Publication number | Publication date |
---|---|
JP2010010168A (ja) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5360674B2 (ja) | 集積回路装置及び電子機器 | |
TWI464731B (zh) | 顯示驅動架構及其訊號傳遞方法、顯示裝置及其製造方法 | |
JP2008053319A (ja) | 半導体装置 | |
JP2009225093A (ja) | 圧電デバイスおよび電子機器 | |
JP2008028004A (ja) | 半導体装置 | |
JP2006351633A (ja) | 半導体集積回路装置、電子部品実装基板および半導体集積回路装置のレイアウト設計方法 | |
JP2007184650A (ja) | プログラム可能な電子処理装置用のマウント | |
JP2009027465A (ja) | 表面実装用の水晶発振器 | |
JP2006313855A (ja) | 半導体回路 | |
JP2013021249A (ja) | 半導体集積装置 | |
JP2007328756A (ja) | 情報表示機能を備えたメモリモジュール及びその表示ユニット | |
JP7159637B2 (ja) | 発振器、電子機器及び移動体 | |
WO2010125619A1 (ja) | 半導体集積回路チップおよびそのレイアウト方法 | |
TW486792B (en) | Ball grid array package semiconductor device having improved power line routing | |
JP2005175489A (ja) | 分離された電源リングを有する低電力半導体チップとその製造及び制御方法 | |
JP2018060899A (ja) | 半導体装置及び表示装置 | |
US6163042A (en) | Semiconductor integrated circuit | |
JP2008256574A (ja) | リアルタイムクロック内蔵電子デバイス | |
JP2010262978A (ja) | 集積回路装置及び電子機器 | |
JP2005269516A (ja) | 集積回路装置 | |
JP5262082B2 (ja) | 半導体集積回路 | |
KR100416586B1 (ko) | 기판의 배선을 통하여 반도체 칩 내부전원을 일정하게 공급하는 볼 그리드 어레이 패키지 | |
KR100696618B1 (ko) | 액정 디스플레이 모듈 구조 | |
JP2004235450A (ja) | 半導体装置 | |
JP2007189285A (ja) | 表面実装型圧電発振器用パッケージ、周波数調整方法、及び表面実装型圧電発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130812 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130825 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5360674 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |