CN106992769B - 一种e-tspc触发器 - Google Patents
一种e-tspc触发器 Download PDFInfo
- Publication number
- CN106992769B CN106992769B CN201710084597.6A CN201710084597A CN106992769B CN 106992769 B CN106992769 B CN 106992769B CN 201710084597 A CN201710084597 A CN 201710084597A CN 106992769 B CN106992769 B CN 106992769B
- Authority
- CN
- China
- Prior art keywords
- inverter
- stage
- power supply
- drain electrode
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims abstract description 19
- 230000008569 process Effects 0.000 claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 description 4
- HGCFMGDVMNCLNU-UHFFFAOYSA-N 3-thiophen-2-ylsulfonylpyrazine-2-carbonitrile Chemical compound N=1C=CN=C(C#N)C=1S(=O)(=O)C1=CC=CS1 HGCFMGDVMNCLNU-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
Landscapes
- Logic Circuits (AREA)
Abstract
本发明涉及一种E‑TSPC触发器，包括第一级反相器、第二级反相器、第三级反相器、交流电平放大电路、电源vdd1和电源vdd2；其中第一级反相的输入端接入信号源输出端D，第一级反相的输出端接第二级反相器的输入端，第二级反相器的输出端接第三级反相器的输入端，第三级反相器的输出端接交流电平放大电路的输入端；所述第一级反相器、交流电平放大电路采用电源vdd1供电，第二级反相器、第三级反相器采用电源vdd2供电；电源vdd1的供电电压为工艺标准电压，电源vdd2的供电电压大于工艺标准电压。
Description
技术领域
本发明涉及触发器技术领域，更具体地，涉及一种E-TSPC触发器。
背景技术
随着CMOS工艺不断进步，单个芯片电路规模越来越大，电路工作频率越来越高，性能越来越好。触发器作为时序电路的基本电路模块，其性能直接制约分频器等时序电路性能。
源极耦合型D触发器(Source Couple Logic DFF，SCL DFF)因为其极高的工作速度通常为超高速分频器的首选，但其存在静态功耗且电路较复杂。随着工艺不断进步，动态触发器尤其是TSPC DFF因为其卓越的综合性能而广泛应用在超高速分频器中。TSPC结构简单，通常由四级反相器组成，依靠寄生电容存储信号。为了提升TSPC工作频率，出现了扩展真单相时钟触发器(Extentended True Single Phase Clock，E-TSPC)。E-TSPC为有比逻辑电路，其进一步简化了TSPC，工作速度进一步提高。但是同样工艺下，E-TSPC的工作速度还是不如SCL DFF，这是因为E-TSPC对时钟的摆幅和斜率有较高要求。
发明内容
本发明为解决以上现有技术的缺陷，提供了一种E-TSPC触发器，该触发器与传统的E-TSPC触发器相比，具有更高的工作速度和更大的输出信号摆幅。
为解决上述技术问题，本发明采用的技术方案是：
一种E-TSPC触发器，包括第一级反相器、第二级反相器、第三级反相器、交流电平放大电路、电源vdd1和电源vdd2；其中第一级反相的输入端接入信号源输出端D，第一级反相的输出端接第二级反相器的输入端，第二级反相器的输出端接第三级反相器的输入端，第三级反相器的输出端接交流电平放大电路的输入端；所述第一级反相器、交流电平放大电路采用电源vdd1供电，第二级反相器、第三级反相器采用电源vdd2供电；电源vdd1的供电电压为工艺标准电压，电源vdd2的供电电压大于工艺标准电压。
上述方案中，提高第二级反相器、第三级反相器的供电电压能够达到提高触发器工作速度的效果，且使得第三级反相器输出的信号具有更大的摆幅。另外，通过交流电平放大电路对第三级反相器输出的信号进行放大，能够使得输出信号的摆幅更大且使其共模电平为电源的一半。
优选地，所述第一级反相器包括NMOS管MN1、NMOS管MN2和PMOS管MP1；其中NMOS管MN1的栅极、PMOS管MP1的栅极作为第一级反相器的输入端与信号源输出端D连接；NMOS管MN1的漏极和NMOS管MN2的源极连接；NMOS管MN1的源极接地；PMOS管MP1的漏极和NMOS管MN2的漏极连接；NMOS管MN2的栅极接入时钟信号clk；PMOS管MP1的源极接入电源vdd1；PMOS管MP1的漏极和NMOS管MN2的漏极作为第一级反相器的输出端与第二级反相器的输入端连接。
优选地，所述第二级反相器包括NMOS管MN3和PMOS管MP2；其中NMOS管MN3的漏极和PMOS管MP2的漏极连接；NMOS管MN3的栅极接入时钟信号clk；NMOS管MN3的源极接地；PMOS管MP2的源极接入电源vdd2；PMOS管MP2的栅极作为第二级反相器的输入端与跟第一级反相器的输出端连接；NMOS管MN3的漏极和PMOS管MP2的漏极作为第二级反相器的输出端与第三级反相器的输入端连接。
优选地，所述第三级反相器包括NMOS管MN4和PMOS管MP3；其中NMOS管MN4的漏极和PMOS管MP3的漏极连接；NMOS管MN4的源极接地；PMOS管MP3的源极接入电源vdd2；PMOS管MP3的栅极接入时钟信号clk；NMOS管MN4的栅极作为第三级反相器的输入端与第二级反相器的输出端连接；NMOS管MN4的漏极和PMOS管MP3的漏极作为第三级反相器的输出端与交流电平放大电路的输入端连接。
优选地，所述交流电平放大电路包括NMOS管MN5、PMOS管MP4、耦合电容C1和偏置电阻R1；其中耦合电容C1的一端与第三反相器的输出端连接；耦合电容C1的另一端与NMOS管MN5的栅极、PMOS管MP4的栅极连接；NMOS管MN5的漏极与PMOS管MP4的漏极连接；NMOS管MN5的源极接地，PMOS管MP4的漏极接入电源vdd1，NMOS管MN5的栅极、PMOS管MP4的栅极通过偏置电阻R1与NMOS管MN5的漏极、PMOS管MP4的漏极连接。
优选地，电源vdd2的供电电压比电源vdd1的供电电压高10％-20％。
与现有技术相比，本发明的有益效果是：
本发明提供的触发器通过提高第二级反相器、第三级反相器的供电电压能够达到提高触发器工作速度的效果，且使得第三级反相器输出的信号具有更大的摆幅。另外，通过交流电平放大电路对第三级反相器输出的信号进行放大，能够使得输出信号的摆幅更大且使其共模电平为电源的一半。
附图说明
图1为E-TSPC触发器的结构示意图。
图2为E-TSPC触发器的仿真结果图。
具体实施方式
附图仅用于示例性说明，不能理解为对本专利的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；
对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。下面结合附图和实施例对本发明的技术方案做进一步的说明。
如图1所示，E-TSPC触发器包括第一级反相器、第二级反相器、第三级反相器、交流电平放大电路、电源vdd1和电源vdd2；其中第一级反相的输入端接入信号源输出端D，第一级反相的输出端接第二级反相器的输入端，第二级反相器的输出端接第三级反相器的输入端，第三级反相器的输出端接交流电平放大电路的输入端；所述第一级反相器、交流电平放大电路采用电源vdd1供电，第二级反相器、第三级反相器采用电源vdd2供电；电源vdd1的供电电压为工艺标准电压，电源vdd2的供电电压大于工艺标准电压。
上述方案中，提高第二级反相器、第三级反相器的供电电压能够达到提高触发器工作速度的效果，且使得第三级反相器输出的信号Qn具有更大的摆幅。另外，通过交流电平放大电路对第三级反相器输出的信号Qn进行放大，能够使得输出信号Q的摆幅更大且使Q的共模电平为电源的一半。
在具体的实施过程中：
(1)第一级反相器包括NMOS管MN1、NMOS管MN2和PMOS管MP1；其中NMOS管MN1的栅极、PMOS管MP1的栅极作为第一级反相器的输入端与信号源输出端D连接；NMOS管MN1的漏极和NMOS管MN2的源极连接；NMOS管MN1的源极接地；PMOS管MP1的漏极和NMOS管MN2的漏极连接；NMOS管MN2的栅极接入时钟信号clk；PMOS管MP1的源极接入电源vdd1；PMOS管MP1的漏极和NMOS管MN2的漏极作为第一级反相器的输出端与第二级反相器的输入端连接。
(2)所述第二级反相器包括NMOS管MN3和PMOS管MP2；其中NMOS管MN3的漏极和PMOS管MP2的漏极连接；NMOS管MN3的栅极接入时钟信号clk；NMOS管MN3的源极接地；PMOS管MP2的源极接入电源vdd2；PMOS管MP2的栅极作为第二级反相器的输入端与跟第一级反相器的输出端连接；NMOS管MN3的漏极和PMOS管MP2的漏极作为第二级反相器的输出端与第三级反相器的输入端连接。
(3)所述第三级反相器包括NMOS管MN4和PMOS管MP3；其中NMOS管MN4的漏极和PMOS管MP3的漏极连接；NMOS管MN4的源极接地；PMOS管MP3的源极接入电源vdd2；PMOS管MP3的栅极接入时钟信号clk；NMOS管MN4的栅极作为第三级反相器的输入端与第二级反相器的输出端连接；NMOS管MN4的漏极和PMOS管MP3的漏极作为第三级反相器的输出端与交流电平放大电路的输入端连接。
(4)所述交流电平放大电路包括NMOS管MN5、PMOS管MP4、耦合电容C1和偏置电阻R1；其中耦合电容C1的一端与第三反相器的输出端连接；耦合电容C1的另一端与NMOS管MN5的栅极、PMOS管MP4的栅极连接；NMOS管MN5的漏极与PMOS管MP4的漏极连接；NMOS管MN5的源极接地，PMOS管MP4的漏极接入电源vdd1，NMOS管MN5的栅极、PMOS管MP4的栅极通过偏置电阻R1与NMOS管MN5的漏极、PMOS管MP4的漏极连接。
其中，NMOS管MN5和PMOS管MP4作为放大元件，电阻R1给MN5和MP4提供偏置，电容C1用于隔断前级的直流电压。电阻R1、电容C1、NMOS管MN5和PMOS管MP4组成了自偏置的交流放大器。其偏置电压为1/2*vdd1，放大倍数为(gm4+gm5)*(rds4//rds5)，其中gm4，gm5分别为MP4、MN5的跨导，rds4、rds5分别为MP4、MN5的输出阻抗。
上述方案中，第一级反相器、第二级反相器、第三级反相器的具体工作原理如下：
定义第一级反相器的输出端为状态节点n2，NMOS管MN2的源极为状态节点n1，第二级反相器的输出端为状态节点n3,第三级反相器的输出端为状态节点Qn，交流电平放大电路的输出端为状态节点Q。
当时钟信号clk为高电平时，NMOS管MN2处于导通状态，NMOS管MN1和PMOS管MP1组成反相器，信号源输出端D输出的信号经过第一级反相器将状态传递到状态节点n2；clk为高电平时，第二级反相器中的NMOS管MN3导通，状态节点n3下拉到地。Clk为高电平时，PMOS管MP2的状态取决于状态节点n2的电压，但无论MP2处于何种状态，节点n3都会被下拉到地，因为MN3的下拉强度大于MP2的上拉强度；第三级反相器的NMOS管MN4和PMOS管MP3都处于关断状态，所以clk为高电平时，状态节点Qn保持原值；状态节点Q为状态节点Qn处的信号的反向输出，所以clk为高电平时状态节点Q处的信号保持原值，状态节点n2处保存输入信号。当时钟信号clk为低电平时，NMOS管MN2、NMOS管MN3处于关断状态，PMOS管MP3导通，此时MP1和MN1的状态取决于输入，此时节点n2处的状态有可能改变，也就是有可能从低电平变为高电平，但如果状态节点n2为高电平则MP2关断，不会改变节点n3的电压。这里对输入信号的保持时间有要求，也就是clk由高变为低时，输入不会发生改变，这样保证节点n2的状态传递到了n3。clk为低电平时，状态节点n3保存的输入信号传递到状态节点Qn、状态节点Q，而不管MP3是何种状态，因为MN4的下拉强度大于MP3的上拉强度。
其中，E-TSPC触发器是一个有比逻辑电路；第三级反相器输出的信号j的占空比一般不会为50％，共模电平一般不会为电源电压一半。如果第三级反相器输出的信号j通过反相器来产生状态节点Q的信号k，则状态节点Q的信号k的波形可能比状态节点Qn的信号j的波形更糟糕。因此本发明采用交流电平放大电路来得到状态节点Q的信号k。比较来说，通过这种方式产生的状态节点Q的信号k的占空比更接近50％，共模电平可为电源电压一半。为达到上述工作过程，需要合理设计第一级反相器和第二级反相器中的NMOS管和PMOS管的栅宽；比如说当时钟信号clk为高电平时，状态节点n3要能下拉到接近零电平，也就是NMOS管MN3的下拉强度要大于PMOS管MP2的上拉强度。当时钟信号clk为低电平时，PMOS管MP3导通，但信号要能传递到输出端，所以NMOS管MN4的下拉强度要大于PMOS管MP3的上拉强度；其次，本实施例中，E-TSPC触发器依靠寄生电容存储信号，但由于时钟馈通、电荷共享和漏电影响存储状态，所以E-TSPC触发器的工作速度不能太低，通常可以工作在几兆赫兹以上。
在本实施例中，通过分析E-TSPC触发器，该电路的工作速度取决于三个反相器和交流电平放大电路的延时；所以，减小反相器的延时则该电路的工作速度也可以有效的提升。其中，反相器的延时时间td表示为：
td≈RON·CL (1)
其中，RON为MOS管导通等效电阻，CL为负载电容。对于CMOS工艺，RON可以近似表示为：
其中，kn为工艺参数，Vgs为栅极电压源极电压之差，Vth为MOS管阈值电压。
通过(1)可知，减小CL和RON能够降低反相器的延时时间td；对于CMOS工艺，CL由NMOS和PMOS的栅宽决定；考虑到驱动后级电路及版图连线寄生电容，减小栅宽并不能实际减小td。而通过(2)可知，kn更大，则RON相应减小，这个取决于工艺的先进技术；其中，我们可以通过提高栅源电压Vgs，令RON相应减小；从而降低延迟时间；因此能够有效的提高E-TSPC电路的工作速度。
上述方案中，所述的两路电源vdd1和vdd2，其中vdd1为工艺标准电压，vdd2的电压比vdd1大概提高10％-20％；vdd2大于vdd1可以有效提高第二级反相器和第三级反相器的工作速度；通过提高第二级反相器和第三级反相器的工作速度来提高E-TSPC触发器的工作速度。
在本实施例中，通过提高MOS管的工作电压来提高工作速度需要解决MOS管长期工作的可靠性问题，如果MOS管工作在过电应力的状态下，其工作的寿命会变短。在本发明中，电路工作在超高速状态，如压控振荡器VCO的高频输出作为该电路的输入，此时输入信号基本不可能满摆幅，通常是0dBm是比较合理值，本发明的出发点之一是信号j一般不会满摆幅，所以可通过提高电源电压来提高信号j的摆幅；其次vdd2比vdd1提高10％-20％，这样该电路工作速度也大概能提高10％-20％；而对于CMOS工艺来说，该电路输入大于工艺标准电压的10％不会引起可靠性问题。该电路的仿真结果如图2所示：该电路采用180nmCMOS工艺。工艺的标准电压vdd1＝1.8V，vdd2＝2.2V；当时钟信号为6.25GHz时，摆幅为0.4V的正弦波，电路中只有状态节点n3超过1.8V，但超过的时间很短，约为16％，因此，该电路的MOS管不会过应力工作。
显然，本发明的上述实施实例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。
Claims (6)
1.一种E-TSPC触发器,其特征在于：包括第一级反相器、第二级反相器、第三级反相器、交流电平放大电路、电源vdd1和电源vdd2；其中第一级反相的输入端接入信号源输出端D，第一级反相的输出端接第二级反相器的输入端，第二级反相器的输出端接第三级反相器的输入端，第三级反相器的输出端接交流电平放大电路的输入端；所述第一级反相器、交流电平放大电路采用电源vdd1供电，第二级反相器、第三级反相器采用电源vdd2供电；电源vdd1的供电电压为工艺标准电压，电源vdd2的供电电压大于工艺标准电压。
2.根据权利要求1所述的E-TSPC触发器，其特征在于：所述第一级反相器包括NMOS管MN1、NMOS管MN2和PMOS管MP1；其中NMOS管MN1的栅极、PMOS管MP1的栅极作为第一级反相器的输入端与信号源输出端D连接；NMOS管MN1的漏极和NMOS管MN2的源极连接；NMOS管MN1的源极接地；PMOS管MP1的漏极和NMOS管MN2的漏极连接；NMOS管MN2的栅极接入时钟信号clk；PMOS管MP1的源极接入电源vdd1；PMOS管MP1的漏极和NMOS管MN2的漏极作为第一级反相器的输出端与第二级反相器的输入端连接。
3.根据权利要求1所述的E-TSPC触发器，其特征在于：所述第二级反相器包括NMOS管MN3和PMOS管MP2；其中NMOS管MN3的漏极和PMOS管MP2的漏极连接；NMOS管MN3的栅极接入时钟信号clk；NMOS管MN3的源极接地；PMOS管MP2的源极接入电源vdd2；PMOS管MP2的栅极作为第二级反相器的输入端与跟第一级反相器的输出端连接；NMOS管MN3的漏极和PMOS管MP2的漏极作为第二级反相器的输出端与第三级反相器的输入端连接。
4.根据权利要求1所述的E-TSPC触发器，其特征在于：所述第三级反相器包括NMOS管MN4和PMOS管MP3；其中NMOS管MN4的漏极和PMOS管MP3的漏极连接；NMOS管MN4的源极接地；PMOS管MP3的源极接入电源vdd2；PMOS管MP3的栅极接入时钟信号clk；NMOS管MN4的栅极作为第三级反相器的输入端与第二级反相器的输出端连接；NMOS管MN4的漏极和PMOS管MP3的漏极作为第三级反相器的输出端与交流电平放大电路的输入端连接。
5.根据权利要求1所述的E-TSPC触发器，其特征在于：所述交流电平放大电路包括NMOS管MN5、PMOS管MP4、耦合电容C1和偏置电阻R1；其中耦合电容C1的一端与第三反相器的输出端连接；耦合电容C1的另一端与NMOS管MN5的栅极、PMOS管MP4的栅极连接；NMOS管MN5的漏极与PMOS管MP4的漏极连接；NMOS管MN5的源极接地，PMOS管MP4的漏极接入电源vdd1，NMOS管MN5的栅极、PMOS管MP4的栅极通过偏置电阻R1与NMOS管MN5的漏极、PMOS管MP4的漏极连接。
6.根据权利要求1～5任一项所述的E-TSPC触发器，其特征在于：电源vdd2的供电电压比电源vdd1的供电电压高10％-20％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710084597.6A CN106992769B (zh) | 2017-02-16 | 2017-02-16 | 一种e-tspc触发器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710084597.6A CN106992769B (zh) | 2017-02-16 | 2017-02-16 | 一种e-tspc触发器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106992769A CN106992769A (zh) | 2017-07-28 |
| CN106992769B true CN106992769B (zh) | 2021-06-04 |
Family
ID=59414004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710084597.6A Active CN106992769B (zh) | 2017-02-16 | 2017-02-16 | 一种e-tspc触发器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106992769B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107528568B (zh) * | 2017-08-28 | 2020-08-18 | 天津大学 | 具有数据保持反馈回路的tspc触发器 |
| CN111917397B (zh) * | 2020-06-18 | 2021-08-10 | 华南理工大学 | 基于单极型晶体管的触发器电路及芯片 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737900B1 (en) * | 2002-04-11 | 2004-05-18 | Peregrine Semiconductor Corporation | Silicon-on-insulator dynamic d-type flip-flop (DFF) circuits |
| CN105958974A (zh) * | 2016-04-22 | 2016-09-21 | 宁波大学 | 一种基于FinFET器件的TSPC触发器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110254605A1 (en) * | 2010-04-14 | 2011-10-20 | Jin-Fa Lin | High speed dual modulus prescaler |
-
2017
- 2017-02-16 CN CN201710084597.6A patent/CN106992769B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737900B1 (en) * | 2002-04-11 | 2004-05-18 | Peregrine Semiconductor Corporation | Silicon-on-insulator dynamic d-type flip-flop (DFF) circuits |
| CN105958974A (zh) * | 2016-04-22 | 2016-09-21 | 宁波大学 | 一种基于FinFET器件的TSPC触发器 |
Non-Patent Citations (1)
| Title |
|---|
| Design and Analysis of Ultra Low Power True Single Phase Clock CMOS 2/3 Prescaler;Manthena Vamshi Krishna等;《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—I: REGULAR PAPERS》;20100131;第57卷(第1期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106992769A (zh) | 2017-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI451698B (zh) | 具有低輸入電壓轉寬範圍高輸出電壓的高速準位切換器 | |
| US10425065B2 (en) | High-speed low-power-consumption trigger | |
| CN111030647B (zh) | 双边延时电路 | |
| CN106992769B (zh) | 一种e-tspc触发器 | |
| US11705865B2 (en) | Relaxation oscillator, integrated circuit and electronic apparatus | |
| CN210431389U (zh) | 振荡电路和集成电路 | |
| CN110859056B (zh) | 动态触发器及电子设备 | |
| CN108282083B (zh) | 一种混合结构电荷泵电路 | |
| US9473119B2 (en) | Latch and frequency divider | |
| CN107528568B (zh) | 具有数据保持反馈回路的tspc触发器 | |
| CN110336558B (zh) | 振荡电路和集成电路 | |
| CN103326707B (zh) | 一种兼容多种ddr的输入接收电路 | |
| CN212343748U (zh) | 一种脉宽频率可调节cmos环形振荡器 | |
| Cho et al. | 93.5∼ 109.4 GHz CMOS injection-locked frequency divider with 15.3% locking range | |
| CN110739958B (zh) | 电平转换电路 | |
| CN110943713A (zh) | 一种脉宽频率可调节cmos环形振荡器 | |
| CN110022138B (zh) | 一种锁存器及隔离电路 | |
| Zhang et al. | Leakage Reduction of Power-Gating Sequential Circuits Based on Complementary Pass-Transistor Adiabatic Logic Circuits | |
| De Muer et al. | A 12 GHz/128 frequency divider in 0.25 µm CMOS | |
| Chen et al. | An energy-efficient level converter with high thermal variation immunity for sub-threshold to super-threshold operation | |
| Schumacher et al. | A 180-nm 1.2-V LO Divider with Quadrature Phase Generation for Low-Power 868–915 MHz SRD-Band Applications | |
| Shivhare et al. | Low Power Ring Oscillator at 180nm CMOS Technology | |
| CN104467810B (zh) | 一种数字整形方法和采用该方法的时钟系统 | |
| WO2024108549A1 (zh) | 锁存器、d型触发器单元和分频器 | |
| CN215581067U (zh) | 一种压控振荡器的电容耦合输出缓冲电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240517 Address after: 510000 No. 135 West Xingang Road, Guangdong, Guangzhou Patentee after: SUN YAT-SEN University Country or region after: China Address before: 528300 Research Institute, No.9, Nanguo East Road, Daliang, Shunde District, Foshan City, Guangdong Province Patentee before: SYSU-CMU SHUNDE INTERNATIONAL JOINT Research Institute Country or region before: China Patentee before: SYSU HUADU INDUSTRIAL SCIENCE AND TECHNOLOGY INSTITUTE Patentee before: SUN YAT-SEN University |