CN105958974A - 一种基于FinFET器件的TSPC触发器 - Google Patents

Abstract

本发明公开了一种基于FinFET器件的TSPC触发器，包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第一反相器、第二反相器和第三反相器，第一FinFET管、第三FinFET管和第五FinFET管为P型FinFET管，第二FinFET管、第四FinFET管和第六FinFET管为N型FinFET管，第二FinFET管、第四FinFET管和所述的第六FinFET管的鳍的个数为1，所述的第一FinFET管、所述的第三FinFET管和所述的第五FinFET管的鳍的个数为2；优点是在时钟信号控制下，本发明的TSPC触发器内的各节点经历全逻辑摆幅，提高了该TSPC触发器的驱动能力，相对与现有的同栅TSPC触发器，结构较为简化，所用的FinFET管较少，电路面积、功耗和功耗延时积均较小。

Description

一种基于FinFET器件的TSPC触发器

技术领域

本发明涉及一种TSPC触发器，尤其是涉及一种基于FinFET器件的TSPC触发器。

背景技术

随着VISL技术的不断进步，数字电路系统的运行速度不断提高，触发器作为数字电路系统的重要器件之一，对触发器的速度的要求也越来越高。真单相时钟触发器(TSPC触发器)可以将逻辑功能嵌入到锁存器中，直接减少了电路的延时，是比较常用的一种触发器，FinFET管(鳍式场效晶体管，Fin Field-Effect Transistor)是一种互补式金氧半导体(CMOS)晶体管，具有高速、低功耗和面积小等优点。目前FinFET管已被应用于TSPC触发器的设计领域。

现有的一种基于FinFET器件的TSPC触发器(同栅TSPC触发器)的电路结构图如图1所示，该TSPC触发器由4个P型FinFET管、4个N型FinFET管和三个反相器组成，其中三个反相器作为时钟控制器件。该TSPC触发器的电路结构较为简单，时钟负载较小，但是该TSPC触发器中有的节点不是经历全逻辑摆幅，这很大程度降低了该TSPC触发器的驱动能力，导致电路性能变差，功耗和功耗延时积均较大。

鉴此，设计一种电路面积、功耗和功耗延时积均较小的基于FinFET器件的TSPC触发器具有重要意义。

发明内容

本发明所要解决的技术问题是提供一种电路面积、功耗和功耗延时积均较小的基于FinFET器件的TSPC触发器。

本发明解决上述技术问题所采用的技术方案为：一种基于FinFET器件的TSPC触发器，包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管和结构相同的三个反相器，三个所述的反相器分别为第一反相器、第二反相器和第三反相器，所述的第一FinFET管、所述的第三FinFET管和所述 的第五FinFET管为P型FinFET管，所述的第二FinFET管、所述的第四FinFET管和所述的第六FinFET管为N型FinFET管；所述的第一反相器的输入端为所述的TSPC触发器的时钟端，所述的TSPC触发器的时钟端用于接入外部时钟信号，所述的第一反相器的输出端和所述的第二反相器的输入端连接，所述的第二反相器的输出端、所述的第一FinFET管的背栅、所述的第三FinFET管的前栅、所述的第三FinFET管的背栅、所述的第四FinFET管的背栅和所述的第六FinFET管的背栅连接，所述的第一FinFET管的源极、所述的第三FinFET管的源极和所述的第五FinFET管的源极均接入电源，所述的第一FinFET管的前栅、所述的第二FinFET管的前栅和所述的第二FinFET管的背栅连接且其连接端为所述的TSPC触发器的输入端，所述的第一FinFET管的漏极、所述的第二FinFET管的漏极和所述的第四FinFET管的前栅连接，所述的第三FinFET管的漏极、所述的第四FinFET管的漏极、所述的第五FinFET管的前栅、所述的第五FinFET管的背栅和所述的第六FinFET管的前栅连接，所述的第五FinFET管的漏极、所述的第六FinFET管的漏极和所述的第三反相器的输入端连接，所述的第三反相器的输出端为所述的TSPC触发器的输出端，所述的第二FinFET管的源极、所述的第四FinFET管的源极和所述的第六FinFET管的源极均接地；所述的第二FinFET管、所述的第四FinFET管和所述的第六FinFET管的鳍的个数为1，所述的第一FinFET管、所述的第三FinFET管和所述的第五FinFET管的鳍的个数为2。

所述的第一FinFET管、所述的第二FinFET管、所述的第三FinFET管、所述的第四FinFET管、所述的第五FinFET管和所述的第六FinFET管为高阈值FinFET管。该结构中低阈值FinFET管能够能保证电路的工作速度，电路延时较小，高阈值FinFET管能够降低漏功耗，电路工作速度快，通过低阈值FinFET管和高阈值FinFET管的配合使用，进一步降低功耗和延时。

所述的第一FinFET管、所述的第二FinFET管、所述的第三FinFET管、所述的第四FinFET管、所述的第五FinFET管和所述的第六FinFET管的阈值为0.6V。该结构中低阈值FinFET管能够能保证电路的工作速度，电路延时较小，高阈值FinFET管能够降低漏功耗，电路工作速度快，通过低阈值FinFET管和高阈值FinFET管的配合使用，进一步降低功耗和延时。

所述的反相器包括第七FinFET管和第八FinFET管，所述的第七FinFET管为P型FinFET管，所述的第八FinFET管为N型FinFET管，所述的第七FinFET管的源极接入电源，所述的第七FinFET管的前栅、所述的第七FinFET管的背栅、所述的第八FinFET 管的前栅和所述的第八FinFET管的背栅连接且其连接端为所述的反相器的输入端，所述的第七FinFET管的漏极和所述的第八FinFET管的漏极连接且其连接端为所述的反相器的输出端，所述的第八FinFET管的源极接地；所述的第七FinFET管的鳍的个数为2，所述的第八FinFET管的鳍的个数为1。该结构中低阈值FinFET管能够能保证电路的工作速度，电路延时较小，高阈值FinFET管能够降低漏功耗，电路工作速度快，通过低阈值FinFET管和高阈值FinFET管的配合使用，进一步降低功耗和延时。

所述的第七FinFET管和所述的第八FinFET管为低阈值FinFET管。该结构中低阈值FinFET管能够能保证电路的工作速度，电路延时较小，高阈值FinFET管能够降低漏功耗，电路工作速度快，通过低阈值FinFET管和高阈值FinFET管的配合使用，进一步降低功耗和延时。

所述的第七FinFET管和所述的第八FinFET管的阈值为0.1V。该结构中低阈值FinFET管能够能保证电路的工作速度，电路延时较小，高阈值FinFET管能够降低漏功耗，电路工作速度快，通过低阈值FinFET管和高阈值FinFET管的配合使用，进一步降低功耗和延时。

与现有技术相比，本发明的优点在于通过第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第一反相器、第二反相器和第三反相器构造基于FinFET器件的TSPC触发器，第一反相器和第二反相器构成TSPC触发器的时钟控制部分；当外部时钟信号clk为低电平0时，第一FinFET管打开，第一FinFET管和第二FinFET管组成一个反相器，第一FinFET管的漏极、第二FinFET管的漏极和第四FinFET管的前栅的连接节点X上面存储输入信号的反相信号，第三FinFET管和第四FinFET管组成的反相器处于预充电状态，第三FinFET管打开，第三FinFET管的漏极、第四FinFET管的漏极、第五FinFET管的前栅、第五FinFET管的背栅和第六FinFET管的前栅的连接节点Y充电至高电平，第五FinFET管截止，第五FinFET管和第六FinFET管组成的反相器处于维持状态；当外部时钟信号clk为高电平1时，第一FinFET管关闭，如果第一FinFET管的漏极、第二FinFET管的漏极和第四FinFET管的前栅的连接节点X存储的是高电平，第三FinFET管的漏极、第四FinFET管的漏极、第五FinFET管的前栅、第五FinFET管的背栅和第六FinFET管的前栅的连接节点Y放电至低电平，第五FinFET管导通，第五FinFET管和第六FinFET管组成的反相器产生输出信号；由此在外部时钟信号控制下，本发明的TSPC触发器内的各节点经历全逻辑摆幅，提高了该TSPC触发器的驱动能力，相对与现有的同栅TSPC触发器， 结构较为简化，所用的FinFET管较少，电路面积、功耗和功耗延时积均较小。

附图说明

图1为现有的基于FinFET器件的TSPC触发器的电路结构图；

图2为本发明的基于FinFET器件的TSPC触发器的电路结构图；

图3(a)为本发明的基于FinFET器件的TSPC触发器中反相器的符号图；

图3(b)为本发明的基于FinFET器件的TSPC触发器中反相器的电路结构图；

图4为标准电压(1v)下本发明的基于FinFET器件的TSPC触发器基于BSIMIMG标准工艺的仿真波形图。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

如图2所示，一种基于FinFET器件的TSPC触发器，包括第一FinFET管M1、第二FinFET管M2、第三FinFET管M3、第四FinFET管M4、第五FinFET管M5、第六FinFET管M6和结构相同的三个反相器，三个反相器分别为第一反相器F1、第二反相器F2和第三反相器F3，第一FinFET管M1、第三FinFET管M3和第五FinFET管M5为P型FinFET管，第二FinFET管M2、第四FinFET管M4和第六FinFET管M6为N型FinFET管；第一反相器F1的输入端为TSPC触发器的时钟端，TSPC触发器的时钟端用于接入外部时钟信号clk，第一反相器F1的输出端和第二反相器F2的输入端连接，第二反相器F2的输出端、第一FinFET管M1的背栅、第三FinFET管M3的前栅、第三FinFET管M3的背栅、第四FinFET管M4的背栅和第六FinFET管M6的背栅连接，第一FinFET管M1的源极、第三FinFET管M3的源极和第五FinFET管M5的源极均接入电源，第一FinFET管M1的前栅、第二FinFET管M2的前栅和第二FinFET管M2的背栅连接且其连接端为TSPC触发器的输入端，第一FinFET管M1的漏极、第二FinFET管M2的漏极和第四FinFET管M4的前栅连接，第三FinFET管M3的漏极、第四FinFET管M4的漏极、第五FinFET管M5的前栅、第五FinFET管M5的背栅和第六FinFET管M6的前栅连接，第五FinFET管M5的漏极、第六FinFET管M6的漏极和第三反相器F3的输入端连接，第三反相器F3的输出端为TSPC触发器的输出端，第 二FinFET管M2的源极、第四FinFET管M4的源极和第六FinFET管M6的源极均接地；第二FinFET管M2、第四FinFET管M4和第六FinFET管M6的鳍的个数为1，第一FinFET管M1、第三FinFET管M3和第五FinFET管M5的鳍的个数为2。

实施例二：如图2所示，一种基于FinFET器件的TSPC触发器，包括第一FinFET管M1、第二FinFET管M2、第三FinFET管M3、第四FinFET管M4、第五FinFET管M5、第六FinFET管M6和结构相同的三个反相器，三个反相器分别为第一反相器F1、第二反相器F2和第三反相器F3，第一FinFET管M1、第三FinFET管M3和第五FinFET管M5为P型FinFET管，第二FinFET管M2、第四FinFET管M4和第六FinFET管M6为N型FinFET管；第一反相器F1的输入端为TSPC触发器的时钟端，TSPC触发器的时钟端用于接入外部时钟信号clk，第一反相器F1的输出端和第二反相器F2的输入端连接，第二反相器F2的输出端、第一FinFET管M1的背栅、第三FinFET管M3的前栅、第三FinFET管M3的背栅、第四FinFET管M4的背栅和第六FinFET管M6的背栅连接，第一FinFET管M1的源极、第三FinFET管M3的源极和第五FinFET管M5的源极均接入电源，第一FinFET管M1的前栅、第二FinFET管M2的前栅和第二FinFET管M2的背栅连接且其连接端为TSPC触发器的输入端，第一FinFET管M1的漏极、第二FinFET管M2的漏极和第四FinFET管M4的前栅连接，第三FinFET管M3的漏极、第四FinFET管M4的漏极、第五FinFET管M5的前栅、第五FinFET管M5的背栅和第六FinFET管M6的前栅连接，第五FinFET管M5的漏极、第六FinFET管M6的漏极和第三反相器F3的输入端连接，第三反相器F3的输出端为TSPC触发器的输出端，第二FinFET管M2的源极、第四FinFET管M4的源极和第六FinFET管M6的源极均接地；第二FinFET管M2、第四FinFET管M4和第六FinFET管M6的鳍的个数为1，第一FinFET管M1、第三FinFET管M3和第五FinFET管M5的鳍的个数为2。

本实施例中，第一FinFET管M1、第二FinFET管M2、第三FinFET管M3、第四FinFET管M4、第五FinFET管M5和第六FinFET管M6为高阈值FinFET管。

实施例三：如图2所示，一种基于FinFET器件的TSPC触发器，包括第一FinFET管M1、第二FinFET管M2、第三FinFET管M3、第四FinFET管M4、第五FinFET管M5、第六FinFET管M6和结构相同的三个反相器，三个反相器分别为第一反相器F1、第二反相器F2和第三反相器F3，第一FinFET管M1、第三FinFET管M3和第五FinFET管M5为P型FinFET管，第二FinFET管M2、第四FinFET管M4和第六FinFET管M6为N型FinFET管；第一反相器F1的输入端为TSPC触发器的时钟端，TSPC触发 器的时钟端用于接入外部时钟信号clk，第一反相器F1的输出端和第二反相器F2的输入端连接，第二反相器F2的输出端、第一FinFET管M1的背栅、第三FinFET管M3的前栅、第三FinFET管M3的背栅、第四FinFET管M4的背栅和第六FinFET管M6的背栅连接，第一FinFET管M1的源极、第三FinFET管M3的源极和第五FinFET管M5的源极均接入电源，第一FinFET管M1的前栅、第二FinFET管M2的前栅和第二FinFET管M2的背栅连接且其连接端为TSPC触发器的输入端，第一FinFET管M1的漏极、第二FinFET管M2的漏极和第四FinFET管M4的前栅连接，第三FinFET管M3的漏极、第四FinFET管M4的漏极、第五FinFET管M5的前栅、第五FinFET管M5的背栅和第六FinFET管M6的前栅连接，第五FinFET管M5的漏极、第六FinFET管M6的漏极和第三反相器F3的输入端连接，第三反相器F3的输出端为TSPC触发器的输出端，第二FinFET管M2的源极、第四FinFET管M4的源极和第六FinFET管M6的源极均接地；第二FinFET管M2、第四FinFET管M4和第六FinFET管M6的鳍的个数为1，第一FinFET管M1、第三FinFET管M3和第五FinFET管M5的鳍的个数为2。

本实施例中，第一FinFET管M1、第二FinFET管M2、第三FinFET管M3、第四FinFET管M4、第五FinFET管M5和第六FinFET管M6的阈值为0.6V。

实施例四：如图2所示，一种基于FinFET器件的TSPC触发器，包括第一FinFET管M1、第二FinFET管M2、第三FinFET管M3、第四FinFET管M4、第五FinFET管M5、第六FinFET管M6和结构相同的三个反相器，三个反相器分别为第一反相器F1、第二反相器F2和第三反相器F3，第一FinFET管M1、第三FinFET管M3和第五FinFET管M5为P型FinFET管，第二FinFET管M2、第四FinFET管M4和第六FinFET管M6为N型FinFET管；第一反相器F1的输入端为TSPC触发器的时钟端，TSPC触发器的时钟端用于接入外部时钟信号clk，第一反相器F1的输出端和第二反相器F2的输入端连接，第二反相器F2的输出端、第一FinFET管M1的背栅、第三FinFET管M3的前栅、第三FinFET管M3的背栅、第四FinFET管M4的背栅和第六FinFET管M6的背栅连接，第一FinFET管M1的源极、第三FinFET管M3的源极和第五FinFET管M5的源极均接入电源，第一FinFET管M1的前栅、第二FinFET管M2的前栅和第二FinFET管M2的背栅连接且其连接端为TSPC触发器的输入端，第一FinFET管M1的漏极、第二FinFET管M2的漏极和第四FinFET管M4的前栅连接，第三FinFET管M3的漏极、第四FinFET管M4的漏极、第五FinFET管M5的前栅、第五FinFET管M5的背栅和第六FinFET管M6的前栅连接，第五FinFET管M5的漏极、第六FinFET管 M6的漏极和第三反相器F3的输入端连接，第三反相器F3的输出端为TSPC触发器的输出端，第二FinFET管M2的源极、第四FinFET管M4的源极和第六FinFET管M6的源极均接地；第二FinFET管M2、第四FinFET管M4和第六FinFET管M6的鳍的个数为1，第一FinFET管M1、第三FinFET管M3和第五FinFET管M5的鳍的个数为2。

本实施例中，第一FinFET管M1、第二FinFET管M2、第三FinFET管M3、第四FinFET管M4、第五FinFET管M5和第六FinFET管M6的阈值为0.6V。

本实施例中，如图3(a)和图3(b)所示，反相器包括第七FinFET管M7和第八FinFET管M8，第七FinFET管M7为P型FinFET管，第八FinFET管M8为N型FinFET管，第七FinFET管M7的源极接入电源，第七FinFET管M7的前栅、第七FinFET管M7的背栅、第八FinFET管M8的前栅和第八FinFET管M8的背栅连接且其连接端为反相器的输入端，第七FinFET管M7的漏极和第八FinFET管M8的漏极连接且其连接端为反相器的输出端，第八FinFET管M8的源极接地；第七FinFET管M7的鳍的个数为2，第八FinFET管M8的鳍的个数为1。

本实施例中，第七FinFET管M7和第八FinFET管M8为低阈值FinFET管。

实施例五：如图2所示，一种基于FinFET器件的TSPC触发器，包括第一FinFET管M1、第二FinFET管M2、第三FinFET管M3、第四FinFET管M4、第五FinFET管M5、第六FinFET管M6和结构相同的三个反相器，三个反相器分别为第一反相器F1、第二反相器F2和第三反相器F3，第一FinFET管M1、第三FinFET管M3和第五FinFET管M5为P型FinFET管，第二FinFET管M2、第四FinFET管M4和第六FinFET管M6为N型FinFET管；第一反相器F1的输入端为TSPC触发器的时钟端，TSPC触发器的时钟端用于接入外部时钟信号clk，第一反相器F1的输出端和第二反相器F2的输入端连接，第二反相器F2的输出端、第一FinFET管M1的背栅、第三FinFET管M3的前栅、第三FinFET管M3的背栅、第四FinFET管M4的背栅和第六FinFET管M6的背栅连接，第一FinFET管M1的源极、第三FinFET管M3的源极和第五FinFET管M5的源极均接入电源，第一FinFET管M1的前栅、第二FinFET管M2的前栅和第二FinFET管M2的背栅连接且其连接端为TSPC触发器的输入端，第一FinFET管M1的漏极、第二FinFET管M2的漏极和第四FinFET管M4的前栅连接，第三FinFET管M3的漏极、第四FinFET管M4的漏极、第五FinFET管M5的前栅、第五FinFET管M5的背栅和第六FinFET管M6的前栅连接，第五FinFET管M5的漏极、第六FinFET管M6的漏极和第三反相器F3的输入端连接，第三反相器F3的输出端为TSPC触发器的 输出端，第二FinFET管M2的源极、第四FinFET管M4的源极和第六FinFET管M6的源极均接地；第二FinFET管M2、第四FinFET管M4和第六FinFET管M6的鳍的个数为1，第一FinFET管M1、第三FinFET管M3和第五FinFET管M5的鳍的个数为2。

本实施例中，第一FinFET管M1、第二FinFET管M2、第三FinFET管M3、第四FinFET管M4、第五FinFET管M5和第六FinFET管M6的阈值为0.6V。

本实施例中，如图3(a)和图3(b)所示，反相器包括第七FinFET管M7和第八FinFET管M8，第七FinFET管M7为P型FinFET管，第八FinFET管M8为N型FinFET管，第七FinFET管M7的源极接入电源，第七FinFET管M7的前栅、第七FinFET管M7的背栅、第八FinFET管M8的前栅和第八FinFET管M8的背栅连接且其连接端为反相器的输入端，第七FinFET管M7的漏极和第八FinFET管M8的漏极连接且其连接端为反相器的输出端，第八FinFET管M8的源极接地；第七FinFET管M7的鳍的个数为2，第八FinFET管M8的鳍的个数为1。

本实施例中，第七FinFET管M7和第八FinFET管M8的阈值为0.1V。

为了验证本发明的基于FinFET器件的TSPC触发器的优越性，以下在BSIMIMG这种标准工艺下，对本发明的基于FinFET器件的TSPC触发器和现有的基于FinFET器件的TSPC触发器的各种性能进行比较。使用电路仿真工具HSPICE在电路的输入频率为400MHz、0.8GHz、1GHz、2GHz的条件下对两种电路结构分别进行仿真比较分析，BSIMIMG工艺库对应的电源电压为1V。标准电压(1v)下本发明的基于FinFET器件的TSPC触发器基于BSIMIMG标准工艺的仿真波形图如图4所示。

表1为在BSIMIMG标准工艺，输入频率为400MHz下本发明的基于FinFET器件的TSPC触发器(简称本发明TSPC触发器)与现有的基于FinFET器件的TSPC触发器(简称同栅TSPC触发器)性能比较。

表1

从表1中可以得出：本发明的基于FinFET器件的TSPC触发器与现有的基于FinFET器件的TSPC触发器相比，晶体管数量减少2个，延时升高了19％，平均总功耗降低了20.8％，功耗延时积降低了2.3％。

表2为在BSIMIMG标准工艺，输入频率为0.8GHz下本发明的基于FinFET器件的TSPC触发器(简称本发明TSPC触发器)与现有的基于FinFET器件的TSPC触发器(简称同栅TSPC触发器)性能比较。

表2

从表2中可以得出：本发明的基于FinFET器件的TSPC触发器与现有的基于FinFET器件的TSPC触发器相比，晶体管数量减少2个，延时升高了19％，平均总功耗降低了40.8％，功耗延时积降低了27％。

表3为在BSIMIMG标准工艺，输入频率为1GHz下本发明的基于FinFET器件的TSPC触发器(简称本发明TSPC触发器)与现有的基于FinFET器件的TSPC触发器(简称同栅TSPC触发器)性能比较。

表3

从表3中可以得出：本发明的基于FinFET器件的TSPC触发器与现有的基于FinFET器件的TSPC触发器相比，晶体管数量减少2个，延时升高了19％，平均总功耗降低了44.8％，功耗延时积降低了31.7％。

表4为在BSIMIMG标准工艺，输入频率为2GHz下本发明的基于FinFET器件的TSPC触发器(简称本发明TSPC触发器)与现有的基于FinFET器件的同栅TSPC触发器(简称同栅TSPC触发器)性能比较。

表4

从表1中可以得出：本发明的基于FinFET器件的TSPC触发器与现有的基于FinFET器件的TSPC触发器相比，晶体管数量减少2个，延时升高了19％，平均总功耗降低了 40.8％，功耗延时积降低了27％。

由上述的比较数据可见，在不影响电路性能的前提下，本发明所提出的基于FinFET器件的TSPC触发器与现有的基于FinFET器件的TSPC触发器相比，晶体管的数量减少了2个，电路面积，功耗和功耗延时积均减小，得到了显著的优化。

Claims (6)

1.一种基于FinFET器件的TSPC触发器，其特征在于包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管和结构相同的三个反相器，三个所述的反相器分别为第一反相器、第二反相器和第三反相器，所述的第一FinFET管、所述的第三FinFET管和所述的第五FinFET管为P型FinFET管，所述的第二FinFET管、所述的第四FinFET管和所述的第六FinFET管为N型FinFET管；

所述的第一反相器的输入端为所述的TSPC触发器的时钟端，所述的TSPC触发器的时钟端用于接入外部时钟信号，所述的第一反相器的输出端和所述的第二反相器的输入端连接，所述的第二反相器的输出端、所述的第一FinFET管的背栅、所述的第三FinFET管的前栅、所述的第三FinFET管的背栅、所述的第四FinFET管的背栅和所述的第六FinFET管的背栅连接，所述的第一FinFET管的源极、所述的第三FinFET管的源极和所述的第五FinFET管的源极均接入电源，所述的第一FinFET管的前栅、所述的第二FinFET管的前栅和所述的第二FinFET管的背栅连接且其连接端为所述的TSPC触发器的输入端，所述的第一FinFET管的漏极、所述的第二FinFET管的漏极和所述的第四FinFET管的前栅连接，所述的第三FinFET管的漏极、所述的第四FinFET管的漏极、所述的第五FinFET管的前栅、所述的第五FinFET管的背栅和所述的第六FinFET管的前栅连接，所述的第五FinFET管的漏极、所述的第六FinFET管的漏极和所述的第三反相器的输入端连接，所述的第三反相器的输出端为所述的TSPC触发器的输出端，所述的第二FinFET管的源极、所述的第四FinFET管的源极和所述的第六FinFET管的源极均接地；

所述的第二FinFET管、所述的第四FinFET管和所述的第六FinFET管的鳍的个数为1，所述的第一FinFET管、所述的第三FinFET管和所述的第五FinFET管的鳍的个数为2。

2.根据权利要求1所述的一种基于FinFET器件的TSPC触发器，其特征在于所述的第一FinFET管、所述的第二FinFET管、所述的第三FinFET管、所述的第四FinFET管、所述的第五FinFET管和所述的第六FinFET管为高阈值FinFET管。

3.根据权利要求2所述的一种基于FinFET器件的TSPC触发器，其特征在于所述的第一FinFET管、所述的第二FinFET管、所述的第三FinFET管、所述的第四FinFET管、所述的第五FinFET管和所述的第六FinFET管的阈值为0.6V。

4.根据权利要求1或2所述的一种基于FinFET器件的TSPC触发器，其特征在于所述的反相器包括第七FinFET管和第八FinFET管，所述的第七FinFET管为P型FinFET管，所述的第八FinFET管为N型FinFET管，所述的第七FinFET管的源极接入电源，所述的第七FinFET管的前栅、所述的第七FinFET管的背栅、所述的第八FinFET管的前栅和所述的第八FinFET管的背栅连接且其连接端为所述的反相器的输入端，所述的第七FinFET管的漏极和所述的第八FinFET管的漏极连接且其连接端为所述的反相器的输出端，所述的第八FinFET管的源极接地；所述的第七FinFET管的鳍的个数为2，所述的第八FinFET管的鳍的个数为1。

5.根据权利要求4所述的一种基于FinFET器件的TSPC触发器，其特征在于所述的第七FinFET管和所述的第八FinFET管为低阈值FinFET管。

6.根据权利要求5所述的一种基于FinFET器件的TSPC触发器，其特征在于所述的第七FinFET管和所述的第八FinFET管的阈值为0.1V。