CN107222199A - 一种基于FinFET器件的三态反相器 - Google Patents

一种基于FinFET器件的三态反相器 Download PDF

Info

Publication number
CN107222199A
CN107222199A CN201710253211.XA CN201710253211A CN107222199A CN 107222199 A CN107222199 A CN 107222199A CN 201710253211 A CN201710253211 A CN 201710253211A CN 107222199 A CN107222199 A CN 107222199A
Authority
CN
China
Prior art keywords
type finfet
finfet pipes
pipes
type
tristate inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710253211.XA
Other languages
English (en)
Inventor
胡建平
杨会山
汪佳峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo University
Original Assignee
Ningbo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo University filed Critical Ningbo University
Priority to CN201710253211.XA priority Critical patent/CN107222199A/zh
Publication of CN107222199A publication Critical patent/CN107222199A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种基于FinFET器件的三态反相器，包括第一N型FinFET管、第二N型FinFET管、第一P型FinFET管和第二P型FinFET管，第一P型FinFET管为高阈值P型FinFET管，第一N型FinFET管为高阈值N型FinFET管，第二P型FinFET管为低阈值P型FinFET管，第二N型FinFET管为低阈值N型FinFET管；优点是通过用第一P型FinFET管来实现原由反相管和使能管两个P型FinFET管的功能，第一N型FinFET管也实现了集输入端和使能端共同控制的效果，通过用第一N型FinFET管来实现原由反相管和使能管两个N型FinFET管的功能，电路面积、延时、功耗和功耗延时积也得到了较大的优化。

Description

一种基于FinFET器件的三态反相器
技术领域
本发明涉及一种三态反相器，尤其是涉及一种基于FinFET器件的三态反相器。
背景技术
随着工艺尺寸进入纳米级，功耗成为集成电路设计者不得不关注的问题。许多处理电子信息的新产品，包括数字信号处理器和便携式电子信息设备中的微处理器、存储器和数据总线，不但需要用于隔离、缓冲或某一确定逻辑功能的输入/输出(I/O)端三态缓冲/驱动器或三态逻辑门电路，而且要求三态门电路具有低电源电压等级、快速、低功耗和高集成度的性能。
三态反相器是使用广泛的一种三态门电路。传统的三态反相器(即BSIMIMG工艺库中经典的三态反相器)的电路如图1所示，该三态反相器由三个NMOS管和三个PMOS管组成，45nm技术节点以下由于漏电流急剧增大，故漏功耗不断增大，导致功耗过大难以忍受；同时与总线相连的三态反相器的所占的面积一直未得到改善，尤其是在手机、掌上电脑(PDA)和笔记本电脑等大量便携式设备的出现以后,面积小、低功耗的要求更加迫切。显然,设计出低功耗、小面积的三态逻辑门对数字系统发展的关键和挑战。
FinFET管(鳍式场效晶体管，Fin Field-Effect Transistor)是一种新的互补式金氧半导体(CMOS)晶体管，具有功耗低和面积小的优点。鉴此，设计一种在不影响电路性能的情况下，电路面积、延时、功耗和功耗延时积均较小的基于FinFET器件的三态反相器具有重要意义。
发明内容
本发明所要解决的技术问题是提供一种在不影响电路性能的情况下，电路面积、延时、功耗和功耗延时积均较小的基于FinFET器件的三态反相器。
本发明解决上述技术问题所采用的技术方案为：一种基于FinFET器件的三态反相器，包括第一N型FinFET管、第二N型FinFET管、第一P型FinFET管和第二P型FinFET管，所述的第一P型FinFET管为高阈值P型FinFET管，所述的第一N型FinFET管为高阈值N型FinFET管，所述的第二P型FinFET管为低阈值P型FinFET管，所述的第二N型FinFET管为低阈值N型FinFET管；所述的第一P型FinFET管的源极和所述的第二P型FinFET管的源极均接入电源，所述的第一P型FinFET管的前栅和所述的第一N型FinFET管的前栅连接且其连接端为所述的三态反相器的输入端，所述的第一P型FinFET管的背栅、所述的第二P型FinFET管的前栅、所述的第二P型FinFET管的背栅、所述的第二N型FinFET管的前栅和所述的第二N型FinFET管的背栅连接且其连接端为所述的三态反相器的使能端，所述的第一P型FinFET管的漏极和所述的第一N型FinFET管的漏极连接且其连接端为所述的三态反相器的输出端，所述的第二P型FinFET管的漏极、所述的第一N型FinFET管的背栅和所述的第二N型FinFET管的漏极连接，所述的第一N型FinFET管的源极和所述的第二N型FinFET管的源极均接地。
所述的第一P型FinFET管的阈值电压为0.63V，所述的第一N型FinFET管的阈值电压为0.70V，所述的第二P型FinFET管的阈值电压为0.16V，所述的第二N型FinFET管的阈值电压为0.33V。
所述的第一N型FinFET管鳍的个数为1，所述的第二N型FinFET管鳍的个数为1，所述的第一P型FinFET管鳍的个数为1，所述的第二P型FinFET管鳍的个数为1。
与现有技术相比，本发明的优点在于通过第一N型FinFET管、第二N型FinFET管、第一P型FinFET管和第二P型FinFET管四个晶体管构成基于FinFET器件的三态反相器，第一P型FinFET管为高阈值P型FinFET管，第一N型FinFET管为高阈值N型FinFET管，第二P型FinFET管为低阈值P型FinFET管，第二N型FinFET管为低阈值N型FinFET管；第一P型FinFET管的源极和第二P型FinFET管的源极均接入电源，第一P型FinFET管的前栅和第一N型FinFET管的前栅连接且其连接端为三态反相器的输入端，第一P型FinFET管的背栅、第二P型FinFET管的前栅、第二P型FinFET管的背栅、第二N型FinFET管的前栅和第二N型FinFET管的背栅连接且其连接端为三态反相器的使能端，第一P型FinFET管的漏极和第一N型FinFET管的漏极连接且其连接端为三态反相器的输出端，第二P型FinFET管的漏极、第一N型FinFET管的背栅和第二N型FinFET管的漏极连接，第一N型FinFET管的源极和第二N型FinFET管的源极均接地，当三态反相器的使能端接入的使能信号ENb为高电平1时，第一P型FinFET管截止，使能信号ENb经过第二N型FinFET管和第二P型FinFET管构成的反相器输出信号EN，EN为低电平0，此时第一N型FinFET管也截止，三态反相器的输出端为高阻态，当三态反相器的使能端接入的使能信号ENb为低电平0时，如果三态反相器的输入端接入的输入信号ui为低电平0，第一P型FinFET管导通，三态反相器的输出端被反相到高电平(等于电源VDD)，如果三态反相器的输入端接入的输入信号ui为高电平1，第一P型FinFET管截止，使能信号ENb经过第二N型FinFET管和第二P型FinFET管构成的反相器输出信号EN，EN也为高电平1，此时第一N型FinFET管导通，三态反相器的输出端为低电平(相当于地Gnd)，由此实现三态反相的功能，本发明的三态反相器中，第一P型FinFET管实现了集输入端和使能端共同控制的效果，通过用第一P型FinFET管来实现原由反相管和使能管两个P型FinFET管的功能，使得功耗降低，同时，第一N型FinFET管也实现了集输入端和使能端共同控制的效果，通过用第一N型FinFET管来实现原由反相管和使能管两个N型FinFET管的功能，故功耗减小，同时由于实现同一功能使用的FinFET管数量变少了，电路面积、延时、功耗和功耗延时积也得到了较大的优化。
附图说明
图1为BSIMIMG工艺库中标准三态反相器的电路图；
图2为本发明的基于FinFET器件的三态反相器的电路图；
图3为标准电压(1v)下，本发明的基于FinFET器件的三态反相器在BSIMIMG标准工艺下的仿真波形图；
图4为超阈值电压(0.8v)，本发明的基于FinFET器件的三态反相器在BSIMIMG标准工艺下的仿真波形图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例一：如图2所示，一种基于FinFET器件的三态反相器，包括第一N型FinFET管N1、第二N型FinFET管N2、第一P型FinFET管P1和第二P型FinFET管P2，第一P型FinFET管P1为高阈值P型FinFET管，第一N型FinFET管N1为高阈值N型FinFET管，第二P型FinFET管P2为低阈值P型FinFET管，第二N型FinFET管N2为低阈值N型FinFET管；第一P型FinFET管P1的源极和第二P型FinFET管P2的源极均接入电源VDD，第一P型FinFET管P1的前栅和第一N型FinFET管N1的前栅连接且其连接端为三态反相器的输入端，第一P型FinFET管P1的背栅、第二P型FinFET管P2的前栅、第二P型FinFET管P2的背栅、第二N型FinFET管N2的前栅和第二N型FinFET管N2的背栅连接且其连接端为三态反相器的使能端EN，第一P型FinFET管P1的漏极和第一N型FinFET管N1的漏极连接且其连接端为三态反相器的输出端，第二P型FinFET管P2的漏极、第一N型FinFET管N1的背栅和第二N型FinFET管N2的漏极连接，第一N型FinFET管N1的源极和第二N型FinFET管N2的源极均接地。
实施例二：如图2所示，一种基于FinFET器件的三态反相器，包括第一N型FinFET管N1、第二N型FinFET管N2、第一P型FinFET管P1和第二P型FinFET管P2，第一P型FinFET管P1为高阈值P型FinFET管，第一N型FinFET管N1为高阈值N型FinFET管，第二P型FinFET管P2为低阈值P型FinFET管，第二N型FinFET管N2为低阈值N型FinFET管；第一P型FinFET管P1的源极和第二P型FinFET管P2的源极均接入电源VDD，第一P型FinFET管P1的前栅和第一N型FinFET管N1的前栅连接且其连接端为三态反相器的输入端，第一P型FinFET管P1的背栅、第二P型FinFET管P2的前栅、第二P型FinFET管P2的背栅、第二N型FinFET管N2的前栅和第二N型FinFET管N2的背栅连接且其连接端为三态反相器的使能端EN，第一P型FinFET管P1的漏极和第一N型FinFET管N1的漏极连接且其连接端为三态反相器的输出端，第二P型FinFET管P2的漏极、第一N型FinFET管N1的背栅和第二N型FinFET管N2的漏极连接，第一N型FinFET管N1的源极和第二N型FinFET管N2的源极均接地。
本实施例中，第一P型FinFET管P1的阈值电压为0.63V，第一N型FinFET管N1的阈值电压为0.70V，第二P型FinFET管P2的阈值电压为0.16V，第二N型FinFET管N2的阈值电压为0.33V。
实施例三：如图2所示，一种基于FinFET器件的三态反相器，包括第一N型FinFET管N1、第二N型FinFET管N2、第一P型FinFET管P1和第二P型FinFET管P2，第一P型FinFET管P1为高阈值P型FinFET管，第一N型FinFET管N1为高阈值N型FinFET管，第二P型FinFET管P2为低阈值P型FinFET管，第二N型FinFET管N2为低阈值N型FinFET管；第一P型FinFET管P1的源极和第二P型FinFET管P2的源极均接入电源VDD，第一P型FinFET管P1的前栅和第一N型FinFET管N1的前栅连接且其连接端为三态反相器的输入端，第一P型FinFET管P1的背栅、第二P型FinFET管P2的前栅、第二P型FinFET管P2的背栅、第二N型FinFET管N2的前栅和第二N型FinFET管N2的背栅连接且其连接端为三态反相器的使能端EN，第一P型FinFET管P1的漏极和第一N型FinFET管N1的漏极连接且其连接端为三态反相器的输出端，第二P型FinFET管P2的漏极、第一N型FinFET管N1的背栅和第二N型FinFET管N2的漏极连接，第一N型FinFET管N1的源极和第二N型FinFET管N2的源极均接地。
本实施例中，第一N型FinFET管N1鳍的个数为1，第二N型FinFET管N2鳍的个数为1，第一P型FinFET管P1鳍的个数为1，第二P型FinFET管P2鳍的个数为1。
实施例四：如图2所示，一种基于FinFET器件的三态反相器，包括第一N型FinFET管N1、第二N型FinFET管N2、第一P型FinFET管P1和第二P型FinFET管P2，第一P型FinFET管P1为高阈值P型FinFET管，第一N型FinFET管N1为高阈值N型FinFET管，第二P型FinFET管P2为低阈值P型FinFET管，第二N型FinFET管N2为低阈值N型FinFET管；第一P型FinFET管P1的源极和第二P型FinFET管P2的源极均接入电源VDD，第一P型FinFET管P1的前栅和第一N型FinFET管N1的前栅连接且其连接端为三态反相器的输入端，第一P型FinFET管P1的背栅、第二P型FinFET管P2的前栅、第二P型FinFET管P2的背栅、第二N型FinFET管N2的前栅和第二N型FinFET管N2的背栅连接且其连接端为三态反相器的使能端EN，第一P型FinFET管P1的漏极和第一N型FinFET管N1的漏极连接且其连接端为三态反相器的输出端，第二P型FinFET管P2的漏极、第一N型FinFET管N1的背栅和第二N型FinFET管N2的漏极连接，第一N型FinFET管N1的源极和第二N型FinFET管N2的源极均接地。
本实施例中，第一P型FinFET管P1的阈值电压为0.63V，第一N型FinFET管N1的阈值电压为0.70V，第二P型FinFET管P2的阈值电压为0.16V，第二N型FinFET管N2的阈值电压为0.33V。
本实施例中，第一N型FinFET管N1鳍的个数为1，第二N型FinFET管N2鳍的个数为1，第一P型FinFET管P1鳍的个数为1，第二P型FinFET管P2鳍的个数为1。
为了验证本发明的基于FinFET器件的三态反相器的优益性，在BSIMIMG标准工艺下，电路的输入频率为500MHz、800MHz、1GHz、2G的条件下，使用电路仿真工具HSPICE对本发明的基于FinFET器件的三态反相器和图1所示的BSIMIMG工艺库中经典的三态反相器这两种电路的性能进行仿真对比，其中，BSIMIMG工艺库对应的电源电压为1V。标准电压(1v)下，本发明的基于FinFET器件的三态反相器在BSIMIMG标准工艺下的仿真波形如图3所示；超阈值电压(0.8v)，本发明的基于FinFET器件的三态反相器在BSIMIMG标准工艺下的仿真波形如图4所示。分析图3和图4可知，本发明的基于FinFET器件的三态反相器具有正确的工作逻辑。
表1为在BSIMIMG标准工艺下，输入频率为500MHz时，本发明的基于FinFET器件的三态反相器和图1所示的BSIMIMG工艺库中经典三态反相器两种电路的性能比较图。
表1
电路类型 晶体管数目 延时(ps) 总功耗(μW) 功耗延时积(fJ)
本发明 4 8.09 15.548 0.126
现有的 6 8.12 31.837 0.259
从表1中可以得出：本发明的基于FinFET器件的三态反相器和图1所示的BSIMIMG工艺库中经典三态反相器相比，延时降低了0.37％，平均总功耗降低了51.16％，功耗延时积降低了51.35％。
表2为在BSIMIMG标准工艺下，输入频率为800MHz时，本发明的基于FinFET器件的三态反相器2和图1所示的BSIMIMG工艺库中经典三态反相器两种电路的性能比较图。
表2
电路类型 晶体管数目 延时(ps) 总功耗(μW) 功耗延时积(fJ)
本发明 4 8.09 12.559 0.102
现有的 6 8.12 26.981 0.219
从表2中可以得出：本发明的基于FinFET器件的三态反相器2和图1所示的BSIMIMG工艺库中经典三态反相器相比，延时降低了0.37％，平均总功耗降低了53.45％，功耗延时积降低了53.42％。
表3为在BSIMIMG标准工艺下，输入频率为1GHz时，本发明的基于FinFET器件的三态反相器和图1所示的BSIMIMG工艺库中经典三态反相器两种电路的性能比较图。
表3
电路类型 晶体管数目 延时(ps) 总功耗(μW) 功耗延时积(fJ)
本发明 4 8.09 13.023 0.105
现有的 6 8.12 27.807 0.226
从表3中可以得出：本发明的基于FinFET器件的三态反相器和图1所示的BSIMIMG工艺库中经典三态反相器相比，延时降低了0.37％，平均总功耗降低了53.17％，功耗延时积降低了53.54％。
表4为在BSIMIMG标准工艺下，输入频率为2GHz时，本发明的基于FinFET器件的三态反相器和图1所示的BSIMIMG工艺库中经典三态反相器两种电路的性能比较图。
表4
电路类型 晶体管数目 延时(ps) 总功耗(μW) 功耗延时积(fJ)
本发明 4 8.09 15.548 0.126
现有的 6 8.12 31.837 0.259
从表4中可以得出：本发明的基于FinFET器件的三态反相器和图1所示的BSIMIMG工艺库中经典三态反相器相比，延时降低了0.37％，平均总功耗降低了51.16％，功耗延时积降低了51.35％。
由上述的比较数据可见，在不影响电路性能的前提下，本发明的基于FinFET器件的三态反相器和图1所示的BSIMIMG工艺库中经典三态反相器相比较，延时得到优化，运行速度得到了提高；电路的功耗和功耗延时积也得到了优化。

Claims (3)

1.一种基于FinFET器件的三态反相器，其特征在于包括第一N型FinFET管、第二N型FinFET管、第一P型FinFET管和第二P型FinFET管，所述的第一P型FinFET管为高阈值P型FinFET管，所述的第一N型FinFET管为高阈值N型FinFET管，所述的第二P型FinFET管为低阈值P型FinFET管，所述的第二N型FinFET管为低阈值N型FinFET管；
所述的第一P型FinFET管的源极和所述的第二P型FinFET管的源极均接入电源，所述的第一P型FinFET管的前栅和所述的第一N型FinFET管的前栅连接且其连接端为所述的三态反相器的输入端，所述的第一P型FinFET管的背栅、所述的第二P型FinFET管的前栅、所述的第二P型FinFET管的背栅、所述的第二N型FinFET管的前栅和所述的第二N型FinFET管的背栅连接且其连接端为所述的三态反相器的使能端，所述的第一P型FinFET管的漏极和所述的第一N型FinFET管的漏极连接且其连接端为所述的三态反相器的输出端，所述的第二P型FinFET管的漏极、所述的第一N型FinFET管的背栅和所述的第二N型FinFET管的漏极连接，所述的第一N型FinFET管的源极和所述的第二N型FinFET管的源极均接地。
2.根据权利要求1所述的一种基于FinFET器件的三态反相器，其特征在于所述的第一P型FinFET管的阈值电压为0.63V，所述的第一N型FinFET管的阈值电压为0.70V，所述的第二P型FinFET管的阈值电压为0.16V，所述的第二N型FinFET管的阈值电压为0.33V。
3.根据权利要求1或2所述的一种基于FinFET器件的三态反相器，其特征在于所述的第一N型FinFET管鳍的个数为1，所述的第二N型FinFET管鳍的个数为1，所述的第一P型FinFET管鳍的个数为1，所述的第二P型FinFET管鳍的个数为1。
CN201710253211.XA 2017-04-18 2017-04-18 一种基于FinFET器件的三态反相器 Pending CN107222199A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710253211.XA CN107222199A (zh) 2017-04-18 2017-04-18 一种基于FinFET器件的三态反相器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710253211.XA CN107222199A (zh) 2017-04-18 2017-04-18 一种基于FinFET器件的三态反相器

Publications (1)

Publication Number Publication Date
CN107222199A true CN107222199A (zh) 2017-09-29

Family

ID=59927869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710253211.XA Pending CN107222199A (zh) 2017-04-18 2017-04-18 一种基于FinFET器件的三态反相器

Country Status (1)

Country Link
CN (1) CN107222199A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104040894A (zh) * 2011-12-13 2014-09-10 索泰克公司 三态门
CN106385250A (zh) * 2016-09-21 2017-02-08 宁波大学 一种基于FinFET分栅结构互补对称逻辑的同或异或电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104040894A (zh) * 2011-12-13 2014-09-10 索泰克公司 三态门
CN106385250A (zh) * 2016-09-21 2017-02-08 宁波大学 一种基于FinFET分栅结构互补对称逻辑的同或异或电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MICHAEL C. WANG: "Independent-Gate FinFET Circuit Design Methodology", 《IAENG INTERNATIONAL JOURNAL OF COMPUTER SCIENCE》 *
诸志龙: "《电子技术基础》", 31 January 2014, 国防工业出版社 *

Similar Documents

Publication Publication Date Title
CN106385250B (zh) 一种基于FinFET分栅结构互补对称逻辑的同或异或电路
CN106486156B (zh) 一种基于FinFET器件的存储单元
CN105720970B (zh) 一种基于FinFET器件的异或/同或门电路
CN106847328B (zh) 一种利用cnfet实现的三值2-9线地址译码器
CN105720956B (zh) 一种基于FinFET器件的双时钟控制触发器
CN105375916A (zh) 一种改进的异或门逻辑单元电路
CN106847327B (zh) 基于cnfet的三值或非门及三值1-3线地址译码器
CN104836570A (zh) 一种基于晶体管级的与/异或门电路
CN105720948B (zh) 一种基于FinFET器件的时钟控制触发器
CN102386908B (zh) 一种绝热多米诺电路及绝热多米诺三值与门电路
CN105958975B (zh) 一种基于FinFET器件的脉冲型D触发器
CN103199833B (zh) Pdp输出驱动电路中igbt开关速度的控制电路及方法
CN107222199A (zh) 一种基于FinFET器件的三态反相器
CN107222200A (zh) 基于FinFET器件的电流模RM或非‑异或单元
Ho et al. A 0.1–0.3 V 40–123 fJ/bit/ch on-chip data link with ISI-suppressed bootstrapped repeaters
CN105958974B (zh) 一种基于FinFET器件的TSPC触发器
CN205212816U (zh) 一种改进的异或门逻辑单元电路
Zhang et al. Leakage Reduction of Power-Gating Sequential Circuits Based on Complementary Pass-Transistor Adiabatic Logic Circuits
CN106847329B (zh) 一种利用cnfet实现的三值4-81线地址译码器
CN107222202A (zh) 一种基于FinFET器件的全加器
CN104617915B (zh) 一种基于FinFET晶体管的主从触发器
CN108494382B (zh) 一种基于FinFET晶体管的钟控D触发器
CN105871359B (zh) 一种基于FinFET器件的脉冲触发器
CN202435379U (zh) 基于阈值逻辑的set/mos混合结构乘法器单元
CN102176186B (zh) 电流镜求值动态电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170929

RJ01 Rejection of invention patent application after publication