CN101401306B - 用于晶体振荡器的脉冲整形电路 - Google Patents
用于晶体振荡器的脉冲整形电路 Download PDFInfo
- Publication number
- CN101401306B CN101401306B CN2007800085544A CN200780008554A CN101401306B CN 101401306 B CN101401306 B CN 101401306B CN 2007800085544 A CN2007800085544 A CN 2007800085544A CN 200780008554 A CN200780008554 A CN 200780008554A CN 101401306 B CN101401306 B CN 101401306B
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- input
- output
- trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Manipulation Of Pulses (AREA)
Abstract
一种使用可变阈值的多级脉冲整形电路对由晶体振荡器电路输出的信号进行脉冲整形的电路装置和方法。脉冲整形电路的每一级包括驱动锁存器的输入的施密特触发器,该施密特触发器具有可编程触发点,可控制可编程触发点来抑制由晶体振荡器电路产生的失真脉冲。例如,可以使用可变阈值的多级脉冲整形电路来为对噪声和其它环境影响的抵抗力较强的电子电路产生时钟信号,从而减少在电子电路中的与时钟相关的误差的可能性。
Description
技术领域
本发明大体上涉及用于利用晶体振荡器产生时钟信号的方法和电路装置。
背景技术
晶体振荡器用于产生具有非常精确频率的电信号。由晶体振荡器电路产生的电信号使用在需要精确时间参考的许多应用中,诸如在手表中跟踪时间,以便为数字集成电路提供稳定的时钟信号并稳定无线电发射机的频率。
特别是当晶体振荡器电路用于为数字集成电路产生时钟信号时,必须特别注意以确保时钟信号是稳定的且精确的,因为这种时钟信号的失真或不规则性会导致不确定的结果和/或数据恶化。
通常将晶体振荡器电路设计成期望确保启动、控制振荡振幅、限制功率消耗和减少EMI噪声的电路。然而,即使在这些领域中应用最佳的设计实践,也不能确保在全部时间上正确的功能,特别是当晶体振荡器用在苛刻的环境时,诸如在晶体引脚、壳体或主体可以被碰触到、短路或接电源的情况下,或者在晶体本身可从电路中移除的情况下。
在这些情况中,由于在晶体振荡器的振幅和周期中引入了失真,晶体振荡器电路通常产生具有在持续上升和下降沿之间非常短的时间段的周期,如果这样的输出用做典型地具有可接受的最小脉宽的微控制器或微处理器的时钟,则微控制器或微处理器也许不能正确地执行指令。结果,微控制器或微处理器可能不能够跟上其运行的程序并跳转至非预期的存储器地址。这会导致微控制器或微处理器盖写包含重要数据或程序代码的存储器位置。
已经开发时钟产生电路来提高从晶体振荡器电路发出的时钟信 号的精确度和稳定性。例如,已经开发电路来解决启动条件的问题并确保晶体振荡器在加电时启动。也已经开发电路以更好地控制振幅和振荡频率。还已经开发电路以通过减少内部电源的使用来减小功率消耗。然而,在许多情况中,还没有提供用于解决苛刻环境对晶体振荡器的影响的问题的方案。
另外,在许多这样的情况中,由于使用由电阻器/电容器(RC)网络实现的无源滤波,所以所得到的电路与频率高度相关,因此这些电路被配置成仅与操作在窄频率范围内的晶体振荡器一起工作。
因此,在该技术领域中,迫切需要一种从晶体振荡器电路产生稳定且精确的输出信号的改进方法,该晶体振荡器电路对苛刻环境影响的抵抗力较弱并适合用在较宽的频率范围之中。
发明内容
本发明通过提供一种电路装置和方法来解决与现有技术相关联的这些和其它问题,该电路装置和方法使用可变阈值的多级脉冲整形电路来对晶体振荡器电路输出的信号进行脉冲整形。脉冲整形电路的每一级包括施密特触发器,该施密特触发器驱动锁存器的输入,并具有可编程触发点(trip point),可控制可编程触发点以抑制由晶体振荡器电路产生的失真脉冲。例如,可以使用可变阈值的多级脉冲整形电路来为对噪声和其它环境影响的抵抗力较强的电子电路产生时钟信号,从而减少电子电路中与时钟相关的误差的可能性。
根据本发明的可变阈值的多级脉冲整形电路被配置成接收响应于晶体振荡器电路的输入信号,以及从其中产生脉冲整形信号。这样的脉冲整形电路包括多个级,每一个级包括锁存器和耦合于锁存器的输入的施密特触发器,并且每一级中的施密特触发器具有可编程触发点。
附图说明
图1是根据本发明的用于从晶体振荡器产生时钟信号并包括脉冲整形电路的电路装置的框图;
图2是图1的脉冲整形电路的4级实施方式的框图;
图3是图2的脉冲整形电路的一级的框图;
图4A是在晶体振荡器电路的跨导输入处产生并作为输入提供给图2的脉冲整形电路的第一级的示例性信号的信号波形图。
图4B-E是分别说明在图2的脉冲整形电路的第一、第二、第三和第四级的输出处产生的示例性信号的信号波形图。
图5A是说明作为输入提供给图1中提及的除2电路的示例性信号的信号波形图。
图5B和5C是分别说明在图1中提及的第一和第二单触发(one-shot)定时器的输出处产生的示例性信号的信号波形图。
图5D和5E是分别说明在图1中提及的第一和第一或门的输出处产生的示例性信号的信号波形图。
具体实施方式
根据本发明的实施例,使用可变阈值的多级脉冲整形电路来对由晶体振荡器电路输出的信号进行脉冲整形。脉冲整形电路的每一级包括驱动锁存器输入的施密特触发器,并且该施密特触发器具有可编程触发点,可控制可编程触发点来抑制由晶体振荡器电路产生的失真脉冲。因此,脉冲整形电路可以用来在晶体振荡器的输出被分配到其它电路之前消除该输出的窄脉冲。
例如,如这里描述的可变阈值的多级脉冲整形电路可以用来为对噪声和其它环境影响的抵抗力较强的电子电路产生时钟信号,从而减少在电子电路中的与时钟相关的误差的可能性。在其它情况中,可以在期望稳定和精确时间参考信号的其它应用中使用脉冲整形信号。
转向附图,其中,在所有几幅图中,相同的数字表示相同的部分,图1说明了配置成在晶体振荡器的输出处产生时钟信号的电路装置10。 电路装置10典型地包括一个或多个集成电路器件和辅助电路。可替代地,电路装置10可以使用分离器件来实现。尽管将在电路装置和使用该电路装置的处理系统的上下文中描述本发明,然而本技术领域的技术人员将认识到,根据本发明的电路装置同样能够用硬件定义语言或电路设计的其它功能和/或物理定义来定义,这样的定义可以以各种形式作为程序产品分发,从而不管用于实际执行分发的特定类型的计算机可读介质如何,本发明都等效地适用。计算机可读介质的示例包括但不限于诸如易失性和非易失性固态存储器设备、软盘和其它可移动磁盘、硬盘驱动器、磁带、光盘(例如,CD-ROM、DVD等)的有形、可记录类型的介质,以及诸如数字和模拟通信链路的传输类型的介质。
电路装置10耦合于晶体振荡器电路12,晶体振荡器电路12驱动耦合于其跨导(gm)输入和输出之间的晶体14,即晶体振荡器电路12内的跨导元件的输入和输出之间的晶体14。电容器16、18分别使晶体振荡器电路12的gm输入和输出接地。应该认识到,根据本发明可以使用多种不同的晶体和晶体振荡器电路。实际上,由于在这里描述的电路装置提供的灵活性,该电路装置易于适合与多种不同类型的晶体振荡器电路一起使用,例如,具有不同输出电压、不同共振频率等的晶体振荡器电路。尽管认识到在一些实施例中可以将电路装置10和晶体振荡器电路12的功能组合在一个公共电路中,但是典型地,晶体振荡器电路12被作为封装好的元件提供。
在例证性的实施例中,电路装置10在跨导输入处耦合于晶体振荡器电路12。换言之,跨导元件的输入用做电路装置10的输入信号。在这个实施例中,由于在启动时,随着晶体振荡器电路12中振荡振幅增加,输入从零开始并沿着确定的轨迹达到其最终值,所以在本实施例中,使用输入而不是输出。已经发现,这个确定的轨迹便于为在下面详细讨论的脉冲整形电路的每一级选择合适电平的触发点。然而,在其它实施例中,电路装置10可以接收从晶体振荡器电路12中的其它节点(例如其跨导输出处)获得的输入信号。
如图1示出,电路装置10和晶体振荡器电路12是由电源20产生的输入电源电压信号供电。将从晶体振荡器电路12的跨导输入中获得的输入信号提供给可变阈值的多级脉冲整形电路22,该可变于阈值的多级脉冲整形电路22基于该输入信号输出脉冲整形信号。
在例证性的实施例中,脉冲整形电路22由降低的内部电源调节器24供电,内部电源调节器24从电源20接收输入电源电压信号(例如,在大约1.8VDC和大约5.5VDC之间),并产生由脉冲整形电路的输入(即晶体振荡器电路12的跨导输入)的平均DC电压电平确定的降低的内部电压(例如大约1.5VDC)。通过提供晶体振荡器电路12的跨导输入,调节器24可被设定为在振荡稳定并达到其最大值之后,向脉冲整形电路22输出稍微高于跨导输入的电压电平的电压。
脉冲整形电路22同样接收来自电压参考26的电压参考信号作为输入。该电压参考信号用于为脉冲整形电路中的施密特触发器编程触发点(结合图3在下面进行讨论),并可被设定为适合特殊晶体振荡器电路的固定值。特别地,每一个施密特触发器的触发点典型地被分类(sorting)设定,并在正常操作期间不会改变。如果对不同的过程和/或在不同的温度范围上使用该设计,则触发点是可编程的以确保其可以被设定。由于可以使用晶体振荡器电路12的跨导输入作为脉冲整形电路22的输入,基于不同的过程,该输入可以具有不同的最终值。例如,对于具有单晶体管gm级的晶体振荡器电路,可以将该晶体管的阈值电压用作最终值。根据本发明可以以许多方式,例如经由分压器或其它电阻器网络,来固定电压参考。在例证性的实施例中,例如可以将电压参考设定成大约1V的标称电平。
脉冲整形电路22输出被提供给电平移动器28的脉冲整形信号,该电平移动器将脉冲整形信号的电压电平恢复为电源电平。在没有使用调节器24的实施例中,也可以省略电平移动器28。
然后将电平移动器28输出的电平移动了的脉冲整形信号(具有脉冲序列的形式)提供给除2电路30。该除2电路30可以实现为计数器或其它适合的电路,并产生具有50%占空比的输出信号。一对单触发电路32、34从除2电路30接收输出信号,其中第二反相器36耦合在除2电路30和第一单触发电路32之间,使得第一和第二单触发电路32、34合成脉冲序列的两种极性。将每一个单触发电路32、34的持续时间设定成脉冲输出总是长于消耗时钟信号的 任何电路可以响应的最小持续时间脉冲,例如,能够由耦合至电路装置10的微控制器或微处理器处理的最小持续时间脉冲。
一组合器电路包括一第一或门38和第二或门40。该第一或门38将第一和第二单触发电路32、34的输出组合在一起来产生脉冲,该脉冲具有与晶体振荡器相同的频率并具有长于可以由微处理器、微控制器或由晶体振荡器驱动的其它电路使用的最小值的周期。该第二或门40将由第一或门38输出的合成的脉冲序列与来自脉冲整形电路22并由电平移动器28调整的输出脉冲序列组合。第二或门40确保脉冲序列的最小宽度随着振荡振幅的增长一同增长,并在振荡振幅稳定时达到其最大值。已知,除2电路30、第一和第二单触发电路32、34和第二反相器36中的每一个由电源20供电。
图2示出了包括4个级50、52、54和56的脉冲整形电路22的一个实施例。级50、52、54、56中的每一个具有信号输入、可编程触发点输入和信号输出。尽管级50、52、54、56中的每一个的触发点输入耦合至电压参考26(图1),但是在其它实施例中每一级可使用单独的电压参考。第一级50的信号输入耦合于晶体振荡器电路12(图1)的跨导输入,而后续级52、54、56中的每一个的信号输入耦合于前一级50、52、54的信号输出。最后一级56的信号输出向电平移动器28(图1)提供脉冲整形信号。
图3更详细地示出了脉冲整形电路22的第一级50。应该认识到,级52、54和56可以具有类似的配置。级50包括具有可编程触发点电路的施密特触发器60,施密特触发器具有接收信号的输入和级的触发点控制输入。施密特触发器60向R-S锁存器62的复位输入提供输出,并且锁存器62的置位输入经由第一反相器64和延迟电路66耦合于施密特触发器60的输出。延迟电路66用于在施密特触发器60输出转变时相对于复位输入延迟锁存器62的置位输入的转变,并可被设定成相对小的延迟,例如大约20ps到大约80ps。
应该理解,在其它实施例中可以反转锁存器62的输入,并可以使用其它锁存器实施例。对于受益于本公开的本技术领域的技术人员而言级50的其它修改和变化是显而易见的,因此,本发明不限于图3中示出的特殊的级的实施例。
转向图2,示出的脉冲整形电路22包括4级,然而,应该认识到,可以使 用少于或多于4级来实现该电路22。例如,在一些实施中,也许期望使用3和5级之间的级。
脉冲整形电路22的级50、52、54和56中的每一个操作用于抑制可以在晶体振荡器电路12(图1)输出的信号中遇到的部分噪声,即短持续时间脉冲。例如,图4A示出了(在图2的节点4A处获得的)在晶体振荡器电路12的跨导输入处产生并作为输入向脉冲整形电路22的级50提供的示例性信号。图4B-4E分别示出了基于在节点4A处提供的输入信号的级50、52、54和56中的每一个的输出(图2的节点4B、4C、4D和4E)。可以从图4B-4E中每一幅图中看到,逐渐地消除了输入信号中的噪声,直到在节点4E处,脉冲序列基本没有噪声。
现在转向图5A-5D并参照图1。图5A示出了从电平移动器28输出并作为输入在节点5A处提供给除2电路30的示例性的信号。在这个实施中,节点5A处的信号可以是图4E中示出的脉冲整形信号的电平移动了的版本。
图5B和5C分别示出了在第一和第二单触发电路32、34的输出处(图1的节点5B和5C)产生的示例性信号,而图5D示出了在第一或门38的输出处(图1的节点5D)产生的示例性信号。如上所述,单触发电路32、34中的每一个被配置成输出具有超过特定微处理器、微控制器或消耗由电路装置10产生的信号的其它电路的最小持续时间脉冲的持续时间的脉冲。因此,节点5D处的信号具有与脉冲整形电路22输出的信号相同的频率,并且每一个脉冲的宽度超过消耗电路所需的最小宽度。
图5E示出了在组合图5A和5D中示出的信号的第二或门40的输出处(图1的节点5E)产生的示例性信号。应该认识到,在晶体振荡器电路12稳定时,脉冲整形电路22输出的脉冲的宽度将比第一和第二单触发电路32、34输出的脉冲的宽度宽,从而,在节点5E处的所得到的信号将典型地近似地反映在节点5A处的信号。另一方面,如果由于过多的噪声,脉冲整形电路22输出的信号包括具有持续时间短于消耗电路所需的最小持续时间的脉冲,则节点5D处产生的信号将确保在电路装置10的节点5E处的输出处最小宽度参数仍然被满足。
上述提到的脉冲整形电路在提供稳定的和精确的输出信号(即使在非理想的情况下)方面,使用运行在源自被整形的信号的电平的减小的内部电压之下的多个级,提供了优于传统设计的多个优点。此外,在脉冲整形电路的每一级中使用具有可编程触发点的施密特触发器、延迟单元和R-S锁存器提供了一种低功率、高速电路滤波器,可以用在多种脉冲整形应用中并用在宽范围的电源电源和宽范围的频率中,例如,在大约20KHz和大约20MHz之间。
在不背离本发明的精神和范围的情况下,可以对示出的实施例进行多种修改。因此,本发明落在所附权利要求之中。
Claims (24)
1.一种用于为电子电路产生时钟信号的电路装置,其中,所述电子电路是具有电子电路响应的最小持续时间时钟信号脉冲宽度的类型,所述电路装置包括:
(1)晶体振荡器电路,被配置成产生输入信号;
(2)可变阈值的多级脉冲整形电路,耦合于所述晶体振荡器电路,并被配置成从输入信号中产生脉冲整形信号,其中,所述脉冲整形电路包括多个级,每一级包括:
-施密特触发器,具有耦合于电压参考的可编程触发点;
-锁存器,具有与所述施密特触发器的输出耦合的第一和第二输入;
-延迟,耦合在所述锁存器的第二输入和所述施密特触发器的输出之间;以及
-第一反相器,耦合在所述锁存器的第二输入和所述施密特触发器的输出之间;
(3)除法器电路,被配置成对脉冲整形信号进行分频;
(4)第一单触发电路和第二单触发电路,耦合于除法器电路的输出;
(5)第二反相器,耦合在所述除法器电路的输出和第二单触发电路之间;以及
(6)组合器电路,被配置成将脉冲整形信号与第一单触发电路和第二单触发电路的输出组合。
2.根据权利要求1的电路,还包括:
电压调节器电路,被配置成基于输入电源电压信号向所述脉冲整形电路输出减小的电源电压信号;以及
电平移动器,耦合在所述脉冲整形电路的输出和所述除法器电路之间,并被配置成基于输入电源电压信号对脉冲整形信号进行电平移动。
3.一种电路装置,包括可变阈值的多级脉冲整形电路,所述可变阈值的多级脉冲整形电路被配置成接收响应于晶体振荡器电路的输 入信号,所述脉冲整形电路包括多个级,每一级包括锁存器和耦合于锁存器的输入的施密特触发器,其中每一级中的施密特触发器具有可编程触发点,以及多个级中的最后一级基于输入信号而输出脉冲整形信号。
4.根据权利要求3的电路装置,还包括与每一级的施密特触发器的触发控制输入耦合的电压参考,以对相应的施密特触发器的触发点进行编程。
5.根据权利要求3的电路装置,其中,所述晶体振荡器电路被配置成接收输入电源电压信号,以及所述电路装置还包括耦合以接收输入电源电压信号的电压调节器电路,所述电压调节器信号被配置成向所述脉冲整形电路提供减小的电源电压信号。
6.根据权利要求5的电路装置,还包括电平移动器,所述电平移动器被配置成基于输入电源电压信号对脉冲整形信号进行电平移动。
7.根据权利要求3的电路装置,其中,所述脉冲整形电路的每一级中的锁存器包括R-S锁存器。
8.根据权利要求7的电路装置,其中,所述脉冲整形电路的每一级中的施密特触发器耦合于相应锁存器的第一输入,以及所述脉冲整形电路的每一级还包括耦合在相应施密特触发器和相应锁存器的第二输入之间的延迟和反相器。
9.根据权利要求3的电路装置,其中,所述脉冲整形电路包括至少3级。
10.根据权利要求9的电路装置,其中,所述脉冲整形电路由4级组成。
11.根据权利要求3的电路装置,还包括配置成对脉冲整形信号分频的除法器电路。
12.根据权利要求11的电路装置,还包括:
耦合于所述除法器电路的输出的第一单触发电路;
耦合于所述除法器电路的输出的反相器;以及
耦合于所述反相器的输出的第二单触发电路。
13.根据权利要求12的电路装置,还包括被配置成组合第一单触 发电路和第二单触发电路的输出的或电路。
14.根据权利要求13的电路装置,还包括被配置成将脉冲整形信号和第一或电路的输出进行组合的第二或电路。
15.根据权利要求14的电路装置,其中,第二或电路的输出被配置成向电子电路提供时钟信号,以及第一单触发电路和第二单触发电路中的每一个被配置成输出具有比电子电路响应的最小持续时间长的持续时间的脉冲。
16.根据权利要求3的电路装置,其中,所述脉冲整形电路被配置从所述晶体振荡器电路的跨导输入接收输入信号。
17.一种对由晶体振荡器电路产生的信号进行脉冲整形的方法,所述方法包括:
接收响应于晶体振荡器电路的输入信号;以及
使用包括多个级的可变阈值的多级脉冲整形电路从输入信号中产生脉冲整形信号,其中,每一级包括锁存器和耦合于锁存器的输入的施密特触发器,以及每一级中的施密特触发器具有可编程触发点。
18.根据权利要求17的方法,还包括使用电压参考来编程每一个施密特触发器的触发点。
19.根据权利要求17的方法,还包括:
从输入电源电压信号中产生用于所述脉冲整形电路的减小的电源电压信号,以及
基于输入电源电压信号对脉冲整形信号进行电平移动。
20.根据权利要求17的方法,其中,所述脉冲整形电路的每一级中的锁存器包括R-S锁存器,所述脉冲整形电路的每一级的施密特触发器耦合于相应锁存器的第一输入,以及所述脉冲整形电路的每一级还包括耦合在相应施密特触发器和相应锁存器的第二输入之间的延迟和反相器。
21.根据权利要求17的方法,还包括:
对脉冲整形信号进行分频以产生分频信号;
向第一单触发电路和第二单触发电路输出分频信号;
对输出到第二单触发电路的分频信号进行反相;以及
组合第一单触发电路和第二单触发电路的输出以产生组合信号。
22.根据权利要求21的方法,还包括将组合信号和脉冲整形信号组合以产生第二组合信号。
23.根据权利要求22的方法,其中,第二组合信号被配置成提供给电子电路,以及第一单触发电路和第二单触发电路中的每一个被配置成输出具有比电子电路响应的最小持续时间长的持续时间的脉冲。
24.根据权利要求17的方法,其中,所述脉冲整形电路被配置成从所述晶体振荡器电路的跨导输入接收输入信号。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US78123606P | 2006-03-10 | 2006-03-10 | |
US60/781,236 | 2006-03-10 | ||
PCT/IB2007/050781 WO2007105153A1 (en) | 2006-03-10 | 2007-03-08 | Pulse shaping circuit for crystal oscillator |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101401306A CN101401306A (zh) | 2009-04-01 |
CN101401306B true CN101401306B (zh) | 2011-10-26 |
Family
ID=38283991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800085544A Expired - Fee Related CN101401306B (zh) | 2006-03-10 | 2007-03-08 | 用于晶体振荡器的脉冲整形电路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7764135B2 (zh) |
EP (1) | EP1997226A1 (zh) |
JP (1) | JP2009529823A (zh) |
CN (1) | CN101401306B (zh) |
WO (1) | WO2007105153A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5251851B2 (ja) * | 2009-12-03 | 2013-07-31 | 富士通株式会社 | インパルス無線通信装置 |
JP2012095284A (ja) * | 2010-09-30 | 2012-05-17 | Nippon Dempa Kogyo Co Ltd | 発振器 |
JP5792025B2 (ja) * | 2011-10-21 | 2015-10-07 | ラピスセミコンダクタ株式会社 | 半導体装置及びノイズ除去装置 |
KR101949803B1 (ko) | 2013-11-19 | 2019-02-20 | 삼성전자주식회사 | 스펙트럼 효율 개선을 위한 펄스 정형 회로 및 펄스 정형 회로를 포함하는 온오프 키잉 송신기 |
US10897225B1 (en) | 2019-09-26 | 2021-01-19 | International Business Machines Corporation | Oscillator failure detection circuit |
CN111130534B (zh) * | 2019-12-20 | 2024-03-01 | 钜泉光电科技(上海)股份有限公司 | 一种缓冲电路及晶振电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5606293A (en) * | 1994-12-14 | 1997-02-25 | Mitsubishi Denki Kabushiki Kaisha | Clock generator for microcomputer having reduced start-up time |
US6191659B1 (en) * | 1997-10-30 | 2001-02-20 | U.S. Philips Corporation | Integrated oscillator with reduced jitter |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01265718A (ja) * | 1988-04-18 | 1989-10-23 | Toshiba Corp | シュミットトリガ回路 |
US5113098A (en) * | 1991-03-29 | 1992-05-12 | Advanced Micro Devices, Inc. | Glitch remover circuit for transmission links |
JPH05299985A (ja) * | 1992-04-16 | 1993-11-12 | Mitsubishi Electric Corp | デジタル処理装置及びデジタルローパスフィルタ回路 |
US5514987A (en) * | 1994-06-27 | 1996-05-07 | Advanced Micro Devices Inc. | Digital regenerative comparator |
JPH118536A (ja) * | 1997-06-13 | 1999-01-12 | Nec Corp | パルス発生回路 |
JP3408408B2 (ja) * | 1997-10-24 | 2003-05-19 | エヌイーシーマイクロシステム株式会社 | Cr発振回路 |
US5999044A (en) | 1998-04-13 | 1999-12-07 | Credence Systems Corporation | Differential driver having multiple output voltage ranges |
FR2813460B1 (fr) | 2000-08-24 | 2003-01-24 | St Microelectronics Sa | Circuit de filtrage de signaux logiques parasites |
US6458621B1 (en) * | 2001-08-01 | 2002-10-01 | Hewlett-Packard Company | Batch fabricated molecular electronic devices with cost-effective lithographic electrodes |
US6858481B2 (en) * | 2001-08-13 | 2005-02-22 | Advanced Micro Devices, Inc. | Memory device with active and passive layers |
US6689658B2 (en) * | 2002-01-28 | 2004-02-10 | Silicon Based Technology Corp. | Methods of fabricating a stack-gate flash memory array |
US6639434B1 (en) | 2002-10-07 | 2003-10-28 | Lattice Semiconductor Corporation | Low voltage differential signaling systems and methods |
US6855647B2 (en) * | 2003-04-02 | 2005-02-15 | Hewlett-Packard Development Company, L.P. | Custom electrodes for molecular memory and logic devices |
US6943588B1 (en) | 2003-09-24 | 2005-09-13 | Altera Corporation | Dynamically-adjustable differential output drivers |
CN100338875C (zh) * | 2004-11-12 | 2007-09-19 | 鸿富锦精密工业(深圳)有限公司 | 时钟信号发生器 |
KR100718155B1 (ko) * | 2006-02-27 | 2007-05-14 | 삼성전자주식회사 | 두 개의 산화층을 이용한 비휘발성 메모리 소자 |
US8766224B2 (en) * | 2006-10-03 | 2014-07-01 | Hewlett-Packard Development Company, L.P. | Electrically actuated switch |
US7639523B2 (en) * | 2006-11-08 | 2009-12-29 | Symetrix Corporation | Stabilized resistive switching memory |
-
2007
- 2007-03-08 JP JP2008557886A patent/JP2009529823A/ja not_active Withdrawn
- 2007-03-08 EP EP07735063A patent/EP1997226A1/en not_active Withdrawn
- 2007-03-08 US US12/282,281 patent/US7764135B2/en active Active
- 2007-03-08 CN CN2007800085544A patent/CN101401306B/zh not_active Expired - Fee Related
- 2007-03-08 WO PCT/IB2007/050781 patent/WO2007105153A1/en active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5606293A (en) * | 1994-12-14 | 1997-02-25 | Mitsubishi Denki Kabushiki Kaisha | Clock generator for microcomputer having reduced start-up time |
US6191659B1 (en) * | 1997-10-30 | 2001-02-20 | U.S. Philips Corporation | Integrated oscillator with reduced jitter |
Also Published As
Publication number | Publication date |
---|---|
CN101401306A (zh) | 2009-04-01 |
WO2007105153A1 (en) | 2007-09-20 |
EP1997226A1 (en) | 2008-12-03 |
US20090039972A1 (en) | 2009-02-12 |
JP2009529823A (ja) | 2009-08-20 |
US7764135B2 (en) | 2010-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101401306B (zh) | 用于晶体振荡器的脉冲整形电路 | |
US9018849B2 (en) | Signal process method, signal process circuit and LED dimming circuit thereof | |
EP3028383B1 (en) | Clock doubler including duty cycle correction and method for operating the same. | |
US20090237148A1 (en) | Charge pump circuit | |
CN111446959B (zh) | 二倍频装置及方法 | |
CN102931944A (zh) | 数字毛刺滤波器 | |
CN106487334B (zh) | 用于振荡器的电容器布置 | |
CN101436857A (zh) | 时脉产生器以及相关的时脉产生方法 | |
US6445253B1 (en) | Voltage-controlled oscillator with ac coupling to produce highly accurate duty cycle square wave output | |
US6247033B1 (en) | Random signal generator | |
US6646513B1 (en) | Oscillator circuit having an improved capacitor discharge circuit | |
WO2010004747A1 (ja) | 多相クロック分周回路 | |
WO2003017491A2 (en) | Non-integer division of frequency | |
JPH10322174A (ja) | 周波数逓倍回路 | |
KR100337682B1 (ko) | Ic카드제어회로및ic카드제어시스템 | |
US6943638B1 (en) | Voltage controlled oscillator and electronic system using the same | |
CN101729044B (zh) | 调制电源扩展频谱 | |
CN201243268Y (zh) | 一种减小脉宽调制系统编码误码率的逻辑电路 | |
JP2006157909A (ja) | デューティー補正回路 | |
JP4539392B2 (ja) | データ読取装置 | |
JP3437046B2 (ja) | デューティ比補正回路 | |
US6741136B2 (en) | Circuit for preventing system malfunction in semiconductor memory and method thereof | |
CN101877585B (zh) | 振荡电路及其驱动电路 | |
JP2009055470A (ja) | ノイズ除去回路 | |
CN207995052U (zh) | 一种去噪脉宽检测滤波电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111026 Termination date: 20160308 |
|
CF01 | Termination of patent right due to non-payment of annual fee |