CN102931944A

CN102931944A - 数字毛刺滤波器

Info

Publication number: CN102931944A
Application number: CN2011102302375A
Authority: CN
Inventors: 张静林
Original assignee: Freescale Semiconductor Inc
Current assignee: NXP USA Inc
Priority date: 2011-08-12
Filing date: 2011-08-12
Publication date: 2013-02-13
Anticipated expiration: 2031-08-12
Also published as: US20130038359A1; US8558579B2; CN102931944B

Abstract

本发明公开了一种用于过滤输入信号中的毛刺的数字毛刺滤波器，该数字毛刺滤波器包括第一和第二触发器以及同步器。该同步器包括第三和第四触发器。有毛刺倾向的输入信号被提供给第一和第二触发器。另外，输入时钟信号还被提供给第一和第二触发器以及同步器。在输入信号中出现的毛刺使第一和第二触发器在传输与非传输状态之间轮转，并且第一和第二中间信号被生成。同步器使第一和第二中间信号与输入时钟信号同步以生成过滤的输出信号。

Description

数字毛刺滤波器

技术领域

本发明涉及毛刺(glitch)滤波器，并且更特别地，涉及用于过滤信号中的毛刺的数字毛刺滤波器。

背景技术

毛刺是输入信号电平偶发地且非预期地切换至高态或低态，继而返回初始状态。该转变持续一小段时间。毛刺可以划分成正毛刺和负毛刺。信号电平从所需的正常电平突然升高被称为正毛刺以及信号电平从所需的正常电平突然降低被称为负毛刺。毛刺由于电子电路中的故障或设计错误而出现。例如，设计错误的数字电路可能在数字电路的数字零件中引起竞态条件，导致毛刺出现。另外，外部干扰信号的存在同样可能导致毛刺。在数字电路中出现毛刺可能导致电子电路的失灵并且促使电路生成乱真输出。

数字毛刺过滤器通常用来消除数字信号中的毛刺。在一种这样的数字毛刺过滤系统中，时钟电路(例如，一对连接作为移位寄存器的D型触发器)用于过滤毛刺。有毛刺倾向的数字信号以及频率是数字信号的频率的整数倍的外部生成的时钟信号被提供给以上系统。使用时钟信号来采样数字信号并将其划分成多个子区间。这对D触发器比较两个相邻子区间的数字信号电平。如果信号电平是相同的，则将电流大小的信息传输给过滤的输出级，否则将前一信号电平保留在输出级。但是，这种方法具有某些缺点。首先，系统需要高频时钟发生器，这增加电路的成本。其次，系统可能偶然使在时钟信号的上升沿采样的毛刺通过，从而使系统变得不可靠。第三，系统可能忽略宽脉冲的毛刺，因为毛刺可能还没有由时钟的上升沿采样到。

因此，有利的是具有简单的、有成本效益的，并且稳健到足以克服上述缺点的毛刺滤波器电路。

发明内容

附图的详细描述旨在描述本发明当前的优选实施例，而不是旨在表示可以实施本发明的唯一形式。应当理解，相同的或等价的功能可以由希望包含于本发明的精神和范围之内的不同实施例来实现。

在本发明的一种实施例中，提供了一种用于过滤输入信号中的毛刺的数字毛刺滤波器。数字毛刺滤波器包括用于基于在输入信号中检测到负毛刺而生成第一中间信号的第一触发器。输入信号被提供给第一触发器的置位端或复位端。数字毛刺滤波器还包括第二触发器用于基于在输入信号中检测到正毛刺而生成第二中间信号。反相的输入信号被提供给第二触发器的置位端或复位端。

同步器与第一和第二触发器连接，用于基于第一和第二中间信号生成过滤的输出信号。同步器包括与第一触发器的输出端或反相输出端连接的与(AND)门。或(OR)门连接至第二触发器的输出端或反相输出端以及与门的输出端。同步器还包括第三和第四触发器。第三触发器具有与或门的输出端连接的输入端以及与与门的输入端连接的输出端，并且基于第一和第二中间信号生成第三中间信号。第四触发器具有与第三触发器的输出端连接的数据输入端，并且基于第三中间信号生成过滤的输出信号。

在本发明的另一种实施例中，提供了用于过滤输入信号中的毛刺的数字毛刺滤波器。数字毛刺滤波器包括用于基于在输入信号中检测到负毛刺而生成第一中间信号的第一锁存器。输入信号被提供给第一锁存器的置位端或复位端。数字毛刺滤波器还包括用于基于在输入信中号检测到正毛刺而生成第二中间信号的第二锁存器。反相输入信号被提供给第二锁存器的置位端和复位端中的至少一个。

同步器连接到第一和第二锁存器，用于基于第一和第二中间信号生成过滤的输出信号。同步器包括与第一锁存器的反相输出端连接的与门以及与第二锁存器的输出端和与门的输出端连接的或门。同步器还包括第一和第二触发器。第一触发器具有与或门的输出端连接的数据输入端以及和与门的输入端连接的输出端，并且基于第一和第二中间信号生成第三中间信号。第二触发器具有与第一触发器的输出端连接的数据输入端，并且基于第三中间信号生成过滤的输出信号。

本发明的各种实施例提供了用于过滤输入信号中的毛刺的数字毛刺滤波器。毛刺促使第一和第二触发器在传输和非传输状态之间轮转。该轮转通过防止持续时间短的高输入信号被传输到数字毛刺过滤器的输出级来过滤毛刺。当输入信号保持为高的持续时间大于输入时钟信号的一个时钟周期时，该高输入电平被传输给同步器。同步器使所改变的输出电平与输入时钟信号同步以生成过滤的输出信号。数字毛刺滤波器最多包括四个D型触发器，这引起了数字毛刺滤波器的简单的物理实现方式并且降低了成本。此外，待过滤的毛刺的宽度可以通过调整输入时钟信号的频率或者通过使用计数器来选择，从而提供了过滤不同宽度的毛刺的灵活性。

附图说明

以下关于本发明的优选实施例的详细描述若结合附图来阅读则将会更好理解。本发明以实例的方式示出，并且不受附图限制，在附图中相同的参考符号指示相似的元件。

图1是根据本发明的一种实施例的数字毛刺滤波器的示意图；

图2是图1的电路的时序图；以及

图3是根据本发明的另一种实施例的数字毛刺滤波器的示意图。

具体实施方式

参照图1，图中示出了根据本发明的一种实施例的数字滤波器100的示意图。数字滤波器100包括多个触发器(包括第一触发器102a、第二触发器102b、第三触发器102c及第四触发器102d)、与门104、或门106和非(NOT)门108。与门104、或门106、第三触发器102c和第四触发器102d共同称为同步器110。

输入信号和反相输入信号被提供给第一和第二触发器102a和102b各自的复位端。在本发明的一种实施例中，输入信号是可能包括正毛刺和/或负毛刺的数字信号。输入时钟信号被提供给第一触发器102a、第二触发器102b、第三触发器102c和第四触发器102d各自的时钟输入端。在本发明的一种实施例中，第一触发器102a、第二触发器102b、第三触发器102c和第四触发器102d是D型触发器。给第一和第二触发器102a和102b的数据输入端提供“逻辑1”，作为输入。第一和第二触发器102a和102b分别生成第一中间信号(N1)和第二中间信号(N2)。第一和第二中间信号基于在输入信号中检测到毛刺而生成。另外，第一和第二中间信号基于输入时钟信号而生成。在本发明的一种实施例中，输入时钟信号由晶体振荡器在外部生成。第一和第二中间信号分别在第一和第二触发器102a和102b的反相输出端和输出端获得。

在本发明的一种实施例中，输入信号和反相输入信号分别被提供给第一和第二触发器102a和102b的置位端。第一和第二中间信号分别在第一和第二触发器102a和102b的输出端和反相输出端获得。此外，还给第一和第二触发器102a和102b的数据输入端提供“逻辑0”，作为输入。

第一和第二中间信号被提供给同步器110。同步器110包括串联连接以形成移位寄存器的第三和第四触发器102c和102d。同步器110还包括与门104和或门106。与门104的输出端与或门106的输入端连接并且或门106的输出端与第三触发器102c的输入端连接。同步器110使第一和第二中间信号与输入时钟信号同步以生成过滤的输出信号。第一中间信号被提供给与门104。

在本发明的一种实施例中，当第一和第二中间信号分别在第一和第二触发器102a和102b的输出端和反相输出端获得时，与门104的输入端与第一触发器102a的输出端连接。此外，第二中间信号还被提供给或门106。或门106的输入端与第二触发器102b的反相输出端连接。

此外，输入时钟信号还被提供给第三触发器102c的时钟输入端。第三触发器102c基于或门106的输出和输入时钟信号生成第三中间信号。第三触发器102c的输出端连接至与门104的输入端，以将第三中间信号提供给与门104。其后，第三中间信号被提供给第四触发器102d的输入端。第四触发器102d基于第三中间信号和输入时钟信号生成过滤的输出信号。

现在参照图2，图中示出了根据本发明的一种实施例的对应于图1的时序图200。时序图200包括对应于输入信号(INP)、输入时钟信号(CLK)、第一中间信号(N1)、第二中间信号(N2)、第三中间信号(N3)和过滤的输出信号(OUT)的波形。数字毛刺滤波器100的功能已经结合时序图200进行了详细的解释。

在时间t₁，输入信号切换至高态。这促使第一中间信号切换至高态。本领域技术人员应当理解，输入信号切换到高态促使第一触发器102a进入“非释放状态”，在“非释放状态”中在第一触发器102a的输入端的输入不变换到输出端。由于反相输入信号被提供给第二触发器102b的复位端，第二触发器102b切换至“释放状态”，在“释放状态”中第二触发器102b能够将在输入端的数据传输到输出端。另外，“逻辑1”在第一数字毛刺滤波器100的整个操作过程中都被提供给第一和第二触发器102a和102b的输入端。在时间t₂，上升沿在输入时钟信号中获得，这导致第二中间信号切换至高态。这继而促使或门106的输出端切换至高态，并且促使第三触发器102c的输入端切换至高态。

在时间t₃，输入信号和第二中间信号切换至低态。由于输入信号保持为高的时间短于输入时钟信号的一个时钟周期，在第三触发器102c(参照图1)的输入端的高输入没有被传输至输出端。结果，第三中间信号和过滤的输出信号的状态保持不变，并且正毛刺被成共地过滤掉。在本发明的一种实施例中，可以对数字毛刺滤波器100进行编程以消除持续时间短于输入时钟信号的预定周期数的毛刺。这可以通过调整输入时钟频率或者通过使用计数器来实现。

在时间t₄，输入信号切换至高态。在时间t₅，上升时钟沿在输入时钟信号中获得，这促使第二中间信号和第三触发器102c的输入端切换至高态。在时间t₆，输入信号和第二中间信号切换至低态。由于输入信号保持为高的时间短于输入时钟信号的一个时钟周期，在第三触发器102c(参照图1)的输入端的高输入没有被传输至输出端。结果，第三中间信号和过滤的输出信号的状态保持不变，并且正毛刺被顺利地过滤掉。

在时间t₇，输入信号切换至高态。在时间t₈，上升沿在输入时钟信号中获得，这促使第二中间信号以及在第三触发器102c的输入端的输入切换至高态。在时间t₉，上升沿在输入时钟信号中获得，这允许第三触发器102c将在输入端的高输入传输到输出端。因而，第三中间信号切换至高态。由于输入信号保持为高的时间大于一个时钟周期，因而在第三触发器102c的输入端的高输入被传输至输出端，并且输入信号的高态被传递给第三中间信号。这还促使在第四触发器102d的输入端的输入切换至高态。

在时间t₁₀，输入信号切换至低态，并且随后第二中间信号切换至低态。这进一步促使在第三触发器102c的输入端的输入切换至低态。在时间t₁₁，上升沿在输入时钟信号中获得，这促使第四触发器102将在输入端的高输入传输至输出端，由此导致过滤的输出信号切换至高态。另外，第一中间信号切换至低态。在时间t₁₂，上升沿在输入时钟信号中获得并且促使第三中间信号切换至低态，这继而促使在第四触发器102d的输入端的输入切换至低态。在时间t₁₃，上升沿在输入时钟信号中获得，这促使第四触发器102d将在输入端的低输入传输至输出端。因而，过滤的输出信号切换至低态。

本发明通过跟踪输入信号的高态/低态的持续时间来消除毛刺。在输入时钟信号(在时间t₉)的上升沿采样的第二中间信号的高态意味着高态的持续时间大于输入时钟信号的两个连续出现的上升沿的持续时间。因此，高态被传输至输出(在时间t₁₁)。在输入时钟信号(在时间t₁₂)的上升沿采样的第一中间信号的低态意味着低态的持续时间大于输入时钟信号的两个连续出现的上升沿的时间。因此，低态被传输至输出(在时间t₁₃)。因而，由t₇-t₁₀的输入信号的高态能够传递到输出，并且由t₁₁-t₁₃的输入信号的低态能够传递到输出。剩下的输入信号的高态/低态被处理为正毛刺/负毛刺并且被从输出中过滤。

在本发明的另一种实施例中，输入信号和反相输入信号被分别提供给第一和第二触发器102a和102b的置位端。第一和第二中间信号分别在第一和第二触发器102a和102b的输出端和反相输出端获得。另外，“逻辑0”被提供给第一和第二触发器102a和102b的输入端。给第三和第四触发器102c和102d的置位端被提供“RESET_B”信号以保持触发器“释放状态”，在这种情况下，在输入端的输入在输入时钟信号的上升沿被传输到输出端。

在输入信号中出现的负毛刺类似于正毛刺那样来消除。输入信号的高态和低态的持续时间被跟踪。维持时间大于两个连续的时钟上升沿的高态/低态被传输至输出。维持时间小于两个连续的时钟上升沿的高态/低态没有被传输至输出，并且在输入信号中的任何正毛刺/负毛刺都被成功地过滤。

在本发明的各种实施例中，第一和第二触发器102a和102b可以由S-R锁存器替换，如图3所示。图3示出了根据本发明的另一种实施例的数字毛刺滤波器300的示意图。数字毛刺滤波器300与在图1中所描述的数字毛刺滤波器100类似，除了第一和第二触发器102a和102b分别替换为第一和第二S-R锁存器302a和302b，并且另外还包括非(NOT)门304。第一S-R锁存器302a包括第一或非(NOR)门306a和第二或非门306b。第二S-R锁存器302b包括第三或非门306c和第四或非门306d。非门304被连接于第二或非门306b的输出端和与门104的输入端之间。

输入信号和输入时钟信号被分别提供给第一S-R锁存器302a的置位端和复位端。在本发明的一种实施例中，输入信号和输入时钟信号被分别提供给第一S-R锁存器302a的复位端和置位端。此外，反相输入信号和输入时钟信号被分别提供给第二S-R锁存器302b的置位端和复位端。在本发明的另一种实施例中，反相输入信号和输入时钟信号被分别提供给第二S-R锁存器302b的复位端和置位端。

虽然本文已经示出并描述了本发明的各种实施例，但是应当明显的是，本发明并不仅限于这些实施例。在不脱离权利要求书所描述的本发明的精神和范围的情况下，众多的修改、改变、变化、替代和等价物对本领域技术人员而言将是明显的。

Claims

1.一种用于过滤输入信号的数字毛刺滤波器，包括：

第一触发器，用于基于在所述输入信号中检测到负毛刺而生成第一中间信号，其中所述输入信号被提供给所述第一触发器的置位端和复位端中的至少一个；

第二触发器，用于基于在所述输入信号中检测到正毛刺而生成第二中间信号，其中反相输入信号被提供给所述第二触发器的置位端和复位端中的至少一个；

同步器，连接至所述第一和第二触发器，用于基于所述第一和第二中间信号生成过滤的输出信号，其中所述同步器包括：

第一逻辑门，连接至所述第一触发器的输出端和反相输出端中的至少一个；

第二逻辑门，连接至所述第二触发器的输出端和反相输出端中的至少一个以及所述第一逻辑门的输出端；

第三触发器，具有与所述第二逻辑门的输出端连接的输入端以及与所述第一逻辑门的输入端连接的输出端，用于基于所述第一和第二中间信号生成第三中间信号；以及

第四触发器，具有与所述第三触发器的所述输出端连接的数据输入端，用于基于所述第三中间信号生成所述过滤的输出信号。

2.根据权利要求1所述的数字毛刺滤波器，其中所述第一中间信号在所述第一触发器的所述输出端获得。

3.根据权利要求1所述的数字毛刺滤波器，其中所述第一中间信号在所述第一触发器的所述反相输出端获得。

4.根据权利要求1所述的数字毛刺滤波器，其中所述第二中间信号在所述第二触发器的所述输出端获得。

5.根据权利要求1所述的数字毛刺滤波器，其中所述第二中间信号在所述第二触发器的所述反相输出端获得。

6.根据权利要求1所述的数字毛刺滤波器，其中所述第一、第二、第三和第四触发器接收外部生成的输入时钟信号使得给所述第四触发器提供的所述输入时钟信号的频率是给所述第一、第二和第三触发器提供的所述输入时钟信号的频率的预定倍数。

7.根据权利要求6所述的数字毛刺滤波器，其中所述过滤的输出信号与所述输入时钟信号同步。

8.根据权利要求1所述的数字毛刺滤波器，其中所述第一逻辑门包括与门。

9.根据权利要求1所述的数字毛刺滤波器，其中所述第二逻辑门包括或门。

10.根据权利要求1所述的数字毛刺滤波器，其中所述第一、第二、第三和第四触发器是D型触发器。