CN110007154A - 数字测量电路和使用数字测量电路的存储器系统 - Google Patents

数字测量电路和使用数字测量电路的存储器系统 Download PDF

Info

Publication number
CN110007154A
CN110007154A CN201811560014.3A CN201811560014A CN110007154A CN 110007154 A CN110007154 A CN 110007154A CN 201811560014 A CN201811560014 A CN 201811560014A CN 110007154 A CN110007154 A CN 110007154A
Authority
CN
China
Prior art keywords
signal
clock
measuring circuit
time
sampled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811560014.3A
Other languages
English (en)
Inventor
蔡官烨
崔钟伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110007154A publication Critical patent/CN110007154A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/023—Measuring pulse width
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
    • G01R29/0273—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being duration, i.e. width (indicating that frequency of pulses is above or below a certain limit)
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

提供了一种数字测量电路，包括：第一输入触发器，通过数据输入端子接收第一信号，通过时钟输入端子接收第一时钟信号，并且输出第二信号；第二输入触发器，通过数据输入端子接收第二信号，通过时钟输入端子接收第二时钟信号，该第二时钟信号是第一时钟信号的反相信号，并且输出第三信号；以及延迟线，接收第二信号并且输出第一至第n输出信号，其中n是大于一的整数，并且基于第三信号对第一至第n输出信号进行采样以输出第一至第n采样信号。

Description

数字测量电路和使用数字测量电路的存储器系统
相关申请的交叉引用
本申请要求于2017年12月21日在韩国知识产权局递交的韩国专利申请No.10-2017-0176956的优先权，其全部内容通过引用合并于此。
技术领域
本发明构思的各种示例实施例涉及数字测量电路、数字测量系统、数字测量方法和/或数字测量非暂时性计算机可读介质。更具体地，各种示例实施例涉及具有高集成密度和/或高测量速度的数字测量电路。
背景技术
时钟精度在各种数字系统领域中非常重要。例如，在双倍数据速率(DDR)存储器系统中，将时钟的高脉冲宽度和低脉冲宽度进行匹配很重要。为此，必须首先测量时钟的高脉冲宽度和低脉冲宽度(下文中，称为占空比和/或工作周期)。
可以通过使用电荷泵对电容器充电/放电来测量时钟的占空比。具体地，使用时钟信号和反相时钟信号对每个电容器充电。每个电容器被反复地充电和放电。也就是说，电容器在其电压处于高电平时被充电，并且在其电压处于低电平时被放电。当时钟信号处于高电平时，连接到时钟信号的电容器可以被充电。另一方面，当时钟信号处于高电平时，连接到反相时钟信号的电容器可以被放电。因此，每个电容器的充电和放电可以彼此相反。这里，可以在由比较器对电容器的各个电压进行匹配的点处确定时钟的高脉冲宽度是否是50％或者更大。
然而，由于每个电容器被反复地充电和放电，因此会产生纹波。为了减小、限制和/或最小化纹波，应当减小电荷泵的电流，或者应当增大每个电容器的电容值。然而，在这种情况下，电容器的电压可能需要更多的时间来收敛。此外，每个电容器的电容值的增大可能最终使面积变宽，从而降低了集成密度。
因此，测量占空比的传统方法需要大量时间并且降低了集成密度。
发明内容
本发明构思的至少一个示例实施例的各方面提供了一种高速测量占空比的数字测量电路。
本发明构思的至少一个示例实施例的各方面还提供了一种数字测量电路，其可以实现为具有小面积的数字设备。
本发明构思的至少一个示例实施例的各方面还提供了一种可以测量电源电压的噪声的数字测量电路。
然而，本发明构思的示例实施例的各方面不限于本文所阐述的那些。通过参考以下给出的本发明构思的示例实施例的详细描述，本发明构思的示例实施例的上述和其他方面对于本发明构思所属领域的普通技术人员将变得更加清楚。
根据本发明构思的至少一个示例实施例的一方面，提供了一种数字测量电路，包括：第一输入触发器，被配置为通过数据输入端子接收第一信号，通过时钟输入端子接收第一时钟信号，并且输出第二信号；第二输入触发器，被配置为通过数据输入端子接收第二信号，通过时钟输入端子接收第二时钟信号，第二时钟信号是第一时钟信号的反相信号，并且输出第三信号；延迟线，被配置为接收第二信号并且输出第一至第n输出信号，其中n是大于一的整数；以及第一至第n采样触发器，被配置为基于第三信号接收第一至第n输出信号，并且输出第一至第n采样信号。
根据本发明构思的至少一个示例实施例的另一方面，提供了一种数字测量电路，包括：第一输入触发器，被配置为接收第一信号和第一时钟信号，并且输出第二信号；第二输入触发器，被配置为接收第二信号和第二时钟信号，并且输出第三信号，第二时钟信号是第一时钟信号的反相信号；以及延迟线，被配置为接收并延迟第二信号，并且输出经延迟的第二信号作为第一至第n输出信号，其中在第一时钟信号的上升时间处启用第二信号，并且在第一时钟信号的下降时间处启用第三信号。
根据本发明构思的至少一个示例实施例的另一方面，提供了一种存储器系统，包括：时钟发生器，被配置为提供内部时钟信号；存储单元阵列，被配置为存储数据；输入/输出驱动器，被配置为从时钟发生器接收内部时钟信号，并且基于内部时钟信号输入或输出存储单元阵列中存储的数据；以及时钟发生器包括：占空比测量电路，被配置为在内部时钟信号的上升时间处产生第一信号，将第一信号延迟ΔT至n×(ΔT)，输出各个经延迟的第一信号，它们分别被延迟ΔT至n×(ΔT)，并且使用经延迟的第一信号测量内部时钟信号的高脉冲宽度。
附图说明
通过以下结合附图对示例实施例的描述，这些和/或其他方面将变得明确并且更容易理解，在附图中：
图1示出了根据至少一个示例实施例的数字测量电路。
图2是示出了根据至少一个示例实施例的数字测量电路用于测量外部时钟信号的占空比的操作的流程图。
图3A和图3B示出了根据至少一个示例实施例的第一至第n输出信号的延迟时间。
图4是示出了根据至少一个示例实施例的测量外部时钟信号的高脉冲宽度的方法的流程图。
图5是示出了根据至少一个示例实施例的测量外部时钟信号的高脉冲宽度的方法的时序图。
图6是示出了根据至少一个示例实施例的测量外部时钟信号的低脉冲宽度的方法的流程图。
图7是示出了根据至少一个示例实施例的测量外部时钟信号的低脉冲宽度的方法的时序图。
图8示出了根据至少一个示例实施例的数字测量电路。
图9是示出了根据至少一个示例实施例的测量外部时钟信号的高脉冲宽度的方法的时序图。
图10示出了根据至少一个示例实施例的输出信号、采样信号和延迟时间之间的关系。
图11是示出了根据至少一个示例实施例的电源电压的下降和延迟时间之间的关系的曲线图。
图12是示出了根据至少一个示例实施例的使用数字测量电路测量电源电压的噪声的方法的流程图。
图13A和图13B是示出了根据至少一个示例实施例的使用数字测量电路测量电源电压的噪声的方法的时序图。
图14和图15是根据一些实施例的存储器系统1400和1500的框图。
具体实施方式
图1示出了根据至少一个示例实施例的数字测量电路100。
参考图1，根据至少一个示例实施例的数字测量电路100可以包括诸如第一输入触发器110和第二输入触发器120等的多个触发器、多端口延迟线130、诸如第一触发器140_1至第n触发器140_n的多个触发器和/或复用器150，但是示例实施例不限于此。
第一输入触发器110可以包括数据输入端子Di、时钟输入端子CKi和输出端子Qi等。第二输入触发器120可以包括数据输入端子Ds、时钟输入端子CKs和输出端子Qs等。多端口延迟线130可以包括输入端子IN、控制端子CONT和第一输出端子OUT1至第n输出端子OUTn等。第一触发器140_1至第n触发器140_n(例如，采样触发器等)可以分别包括数据输入端子D1至Dn、时钟输入端子CK1至CKn和输出端子Q1至Qn。复用器150可以包括第一输入端子0和第二输入端子1以及一个输出端子，但是不限于此。
第一输入触发器110的数据输入端子Di可以连接到外部(例如，外部源)。也就是说，可以从外部(例如，数字测量电路100的外部和/或在数字测量电路100的外部)向第一输入触发器110的数据输入端子Di提供第一信号SET。第一输入触发器110的时钟输入端子CKi可以连接到复用器150的输出端子。第一输入触发器110的输出端子Qi可以连接到多端口延迟线130的输入端子IN。此外，第一输入触发器110的输出端子Qi可以连接到第二输入触发器120的数据输入端子Ds。
第二输入触发器120的时钟输入端子CKs可以通过反相器132连接到复用器150的输出端子。换言之，第二输入触发器120的时钟输入端子CKs可以连接到反相器132的输出端子。复用器150的输出端子可以连接到反相器132的输入端子。第二输入触发器120的输出端子Qs可以连接到第一触发器140_1至第n触发器140_n的相应的时钟输入端子CK1至CKn。
多端口延迟线130的控制端子CONT可以连接到外部(例如，外部源)。也就是说，可以从外部(例如，数字测量电路100的外部和/或在数字测量电路100的外部)向多端口延迟线130的控制端子CONT提供n个控制信号SEL。多端口延迟线130的第一输出端子OUT1至第n输出端子OUTn可以分别连接到第一触发器140_1至第n触发器140_n的数据输入端子D1至Dn。例如，第一输出端子OUT1可以连接到第一触发器140_1的数据输入端子D1。多端口延迟线130可以是但不限于无干扰的基于NAND的数字延迟线等。
第一触发器140_1至第n触发器140_n的输出端子Q1至Qn可以连接到外部(例如，外部源)。也就是说，第一触发器140_1至第n触发器140_n的输出端子Q1至Qn可以分别提供第一采样信号PD[0]至第n采样信号PD[n-1]。
复用器150的输入端子0可以连接到外部(例如，外部源)。也就是说，可以将外部时钟信号CLK提供给复用器150的输入端子0。复用器150的另一输入端子1可以通过反相器152连接到外部。换言之，复用器150的另一输入端子1可以连接到反相器152的输出端子。反相器152的输入端子可以连接到外部(例如，外部源)。换言之，可以将外部时钟信号CLK提供给复用器150的输入端子0。此外，可以将外部时钟信号CLK的反相信号CLK’(例如，经反相的CLK信号)提供给复用器150的另一输入端子1。
在第一模式中(例如，当INV_MODE＝0时)，复用器150可以输出外部时钟信号CLK，但是示例实施例不限于此。另一方面，在第二模式中(例如，当INV_MODE＝1时)，复用器150可以输出外部时钟信号CLK的反相信号CLK’。现在将参考图2描述数字测量电路100用于测量外部时钟信号CLK的占空比的操作。
图2是示出了根据一些示例实施例的数字测量电路100用于测量外部时钟信号CLK的占空比的操作的流程图。
根据至少一个示例实施例，可以将第一时钟信号CLK_1提供给第一输入触发器110的时钟输入端子CKi，并且可以将第二时钟信号CLK_2提供给第二输入触发器120的时钟输入端子CKs(操作S210)，但是示例实施例不限于此。
第一时钟信号CLK_1可以是从复用器150输出的信号。也就是说，第一时钟信号CLK_1可以是外部时钟信号CLK，或者第一时钟信号CLK_1也可以是外部时钟信号CLK的反相信号CLK′。具体地，在第一模式中(例如，INV_MODE＝0)，复用器150可以输出外部时钟信号CLK作为第一时钟信号CLK_1。此外，在第二模式中(例如，INV_MODE＝1)，复用器150可以输出外部时钟信号CLK的反相信号CLK’作为第一时钟信号CLK_1。
根据至少一个示例实施例，第二时钟信号CLK_2可以是第一时钟信号CLK_1的反相信号，但是示例实施例不限于此。例如，反相器132可以接收第一时钟信号CLK_1并且输出第二时钟信号CLK_2。
换言之，当第一时钟信号CLK_1是外部时钟信号CLK时，第二时钟信号CLK_2可以是外部时钟信号CLK的反相信号CLK′。同样地，当第一时钟信号CLK_1是外部时钟信号CLK的反相信号CLK′时，第二时钟信号CLK_2可以是外部时钟信号CLK。
在一些示例实施例中，假设在信号通过反相器132和152时不存在延迟(例如，时间延迟)。
可以将从外部(例如，外部源)接收的第一信号SET提供给第一输入触发器110的数据输入端子Di。这里，第一输入触发器110可以基于第一时钟信号CLK_1输出第二信号SETi(操作S220)。
例如，第一输入触发器110可以由第一时钟信号CLK_1启用。因此，第一输入触发器110可以在第一时钟信号CLK_1的上升时间处输出第二信号SETi。
因此，第二信号SETi可以指示(例如，对应于)第一时钟信号CLK_1的上升时间。换言之，第二信号SETi的值改变(例如，从低到高或者从高到低)的时间可以是第一时钟信号CLK_1上升的时间。
在一些示例实施例中，第二信号SETi可以是经延迟的第一信号SET。在一些示例实施例中，第二信号SETi可以是从第一信号SET的上升时间延迟到第一时钟信号CLK_1的上升时间的第一信号SET。换言之，第二信号SETi可以基于第一信号SET的上升时间而被延迟期望时间段。
可以将第二信号SETi提供给第二输入触发器120的数据输入端子Ds。第二输入触发器120可以基于第二时钟信号CLK_2输出第三信号SETs(操作S230)。
例如，第二输入触发器120可以由第二时钟信号CLK_2启用。因此，第二输入触发器120可以在第二时钟信号CLK_2的上升时间处输出第三信号SETs。
第二时钟信号CLK_2可以是第一时钟信号CLK_1的反相信号。因此，第二时钟信号CLK_2的上升时间可以是第一时钟信号CLK_1的下降时间。
因此，第三信号SETs可以指示第一时钟信号CLK_1的下降时间。换言之，第三信号SETs的值改变的时间可以是(例如，可以对应于)第一时钟信号CLK_1的下降时间。
在一些示例实施例中，第三信号SETs可以是经延迟的第二信号SETi，但是不限于此。例如，在一些示例实施例中，第三信号SETs可以是从第二信号SETi的上升时间延迟到第一时钟信号CLK_1的下降时间的第二信号SETi等。在一些示例实施例中，第二信号SETi和第三信号SETs之间的差可以是第一时钟信号CLK_1的高脉冲宽度。
可以将第二信号SETi提供给多端口延迟线130。多端口延迟线130可以延迟第二信号SETi以输出多个信号，例如，第一至第n输出信号OUT[0：n-1](操作S240)。现在将参考图3A和图3B描述第一至第n输出信号OUT[0：n-1]之间的关系。
图3A和图3B示出了根据一些示例实施例的第一至第n输出信号OUT[0：n-1]的延迟时间。为了便于描述，在图3A和图3B中示出了第一至第五输出信号OUT[0：4]的延迟时间，但是示例实施例不限于此，并且输出信号的数量可以大于或者小于五。
参考图3A，表300_1示出了第一至第五输出信号OUT[0：4]以及与第一至第五输出信号OUT[0：4]相对应的延迟时间DELAY。第一至第五输出信号OUT[0：4]的延迟时间DELAY(例如，期望的延迟时段)可以是第一至第五输出信号OUT[0：4]的上升时间分别从第二信号SETi的上升时间所延迟的时间。例如，第一输出信号OUT[0]可以是从第二信号SETi的上升时间延迟了时间{ΔS+2(ΔT)}的信号。
在一些示例实施例中，第三输出信号OUT[2]可以是参考信号，但是示例实施例不限于此。基于第三输出信号OUT[2]的延迟时间ΔS，第二输出信号OUT[1]可以是比第三输出信号OUT[2]多延迟ΔT的信号。也就是说，第二输出信号OUT[1]的延迟时间(例如，期望的延迟时间)可以是(ΔS+ΔT)。第一输出信号OUT[0]的延迟时间(例如，期望的延迟时间)可以是{ΔS+2(ΔT)}。
另一方面，第四输出信号OUT[3]可以是比第三输出信号OUT[2]少延迟ΔT的信号。也就是说，第四输出信号OUT[3]的延迟时间(例如，期望的延迟时间)可以是{ΔS-ΔT}。第五输出信号OUT[4]的延迟时间(例如，期望的延迟时间)可以是{ΔS-2(ΔT)}。
在一些示例实施例中，相邻输出信号的延迟时间可以通过ΔT而相互不同。例如，第一输出信号OUT[0]和第二输出信号OUT[1]的延迟时间之间的差可以是ΔT，然而示例实施例不限于此。
参考图3B，表300_2示出了第一至第五输出信号OUT[0：4]以及与第一至第五输出信号OUT[0：4]相对应的延迟时间DELAY，然而示例实施例不限于此。为了便于描述，将省略或简要给出与上述元素和特征相同或相似的元素和特征的描述。
在一些示例实施例中，第五输出信号OUT[4]可以是参考信号，但是示例实施例不限于此。也就是说，基于第五输出信号OUT[4]的延迟时间ΔS，第一输出信号OUT[0]至第四输出信号OUT[3]的延迟时间(例如，期望的延迟时间)可以分别为{ΔS+4(ΔT)}、{ΔS+3(ΔT)}、{ΔS+2(ΔT)}和(ΔS+ΔT)，但是示例实施例不限于此。
在一些示例实施例中，可以通过(和/或使用)提供给多端口延迟线130的控制端子CONT的控制信号SEL来调整参考信号的延迟时间ΔS。例如，在图3A中，第三输出信号OUT[2]的延迟时间ΔS可以通过控制信号SEL增加或减小。
在图3A和图3B中，参考信号分别是第三输出信号OUT[2]和第五输出信号OUT[4]。然而，示例实施例不限于这种情况，并且本领域技术人员可以以各种方式实现参考信号。此外，尽管为了便于描述，在图3A和图3B中已经描述了n＝5的情况，但是示例实施例不限于这种情况。
再次参考图2，可以将第三信号SETs提供给第一触发器140_1至第n触发器140_n的时钟输入端子CK1至CKn。此外，从多端口延迟线130输出的第一至第n输出信号OUT[0：n-1]可以分别输入到第一触发器140_1至第n触发器140_n的数据输入端子D1至Dn。例如，可以将第一输出信号OUT[0]提供给第一触发器140_1的数据输入端子D1。第一触发器140_1至第n触发器140_n可以基于第三信号SETs分别输出第一至第n采样信号PD[0：n-1](操作S250)。例如，第一触发器140_1可以基于第三信号SETs输出第一采样信号PD[0]。
图4是示出了根据一些示例实施例的测量外部时钟信号CLK的高脉冲宽度的方法的流程图。
图5是示出了根据至少一个示例实施例的测量外部时钟信号CLK的高脉冲宽度的方法的时序图。
参考图1、图4和图5，根据至少一个示例实施例，可以将复用器150设置为第一模式(例如，当INV_MODE＝0时)(操作S410)。在第一模式INV_MODE＝0中，复用器150可以输出外部时钟信号CLK作为第一时钟信号CLK_1。也就是说，在第一模式INV_MODE＝0中，第一时钟信号CLK_1可以与外部时钟信号CLK相同。
第一输入触发器110可以基于第一时钟信号CLK_1输出第二信号SETi。在一些示例实施例中，可以在第一时钟信号CLK_1的上升时间处(例如，当第一时钟信号CLK_1的值从0变为1时)输出第二信号SETi。
第二输入触发器120可以基于第二时钟信号CLK_2输出第三信号SETs。在一些示例实施例中，可以在第二时钟信号CLK_2的上升时间处输出第三信号SETs。换言之，可以在第一时钟信号CLK_1的下降时间处(例如，当第一时钟信号CLK_1的值从1变为0时)输出第三信号SETs。
多端口延迟线130可以输出第一至第n输出信号OUT[0：n-1]。多端口延迟线130可以根据控制信号SEL调整第一至第n输出信号OUT[0：n-1]的延迟时间(例如，期望的延迟时间)。第一至第n输出信号OUT[0：n-1]中的每一个可以是被延迟到不同时间的第二信号SETi。
第一触发器140_1至第n触发器140_n可以基于第二时钟信号CLK_2输出第一至第n采样信号PD[0：n-1]。在一些示例实施例中，可以在第二时钟信号CLK_2的上升时间处输出第一至第n采样信号PD[0：n-1]。换言之，可以在第一时钟信号CLK_1的下降时间处输出第一至第n采样信号PD[0：n-1]。
因此，第一至第n采样信号PD[0：n-1]可以分别是在第一时钟信号CLK_1的下降时间处的第一至第n输出信号OUT[0：n-1]的值。例如，第一采样信号PD[0]可以是在第一时钟信号CLK_1的下降时间处的第一输出信号OUT[0]的值。
当输出第一至第n采样信号PD[0：n-1]时，检查第一至第n采样信号PD[0：n-1]的值(操作S420)。也就是说，例如，在第一至第n采样信号PD[0：n-1]中的每一个中，确定满足PD[k]＝1和PD[k-1]＝0的k的值(操作S430)，但是示例实施例不限于此。例如，可以由包括在数字测量电路本身中的控制逻辑(未示出)、占空比测量单元和/或占空比控制单元(结合图14和图15进行描述)、外部处理器等检查第一至第n采样信号PD[0：n-1]的值。
如果PD[k]＝1并且PD[k-1]＝0，则可以意味着第三信号SETs上升而OUT[k]被延迟到OUT[k-1]。参考图5的时序图，在第一时钟信号CLK_1的下降时间处(即，在第三信号SETs的上升时间处)，OUT[k]的值可以是1，并且OUT[k-1]的值可以是0。这可以意味着第一时钟信号CLK_1下降而OUT[k]通过ΔT延迟到OUT[k-1]。
第一至第n输出信号OUT[0：n-1]中的每一个可以是从第二信号SETi的上升时间延迟到不同时间的第二信号SETi。此外，第一至第n采样信号PD[0：n-1]可以是在第一时钟信号CLK_1的下降时间(例如，CLK_1下降)处的第一至第n输出信号OUT[0：n-1]的值。因此，从第一时钟信号CLK_1的上升时间(例如，CLK_1上升)到第一时钟信号CLK_1的下降时间(例如，CLK_1下降)的时间可以被包括在从OUT[k]的延迟时间tCH1至OUT[k-1]的延迟时间tCH2的范围内。因此，第一时钟信号CLK_1的高脉冲宽度的范围可以从OUT[k]的延迟时间tCH1至OUT[k-1]的延迟时间tCH2。在一些示例实施例中，由于第一时钟信号CLK_1与外部时钟信号CLK相同，因此外部时钟信号CLK的高脉冲宽度的范围可以从OUT[k]的延迟时间tCH1至OUT[k-1]的延迟时间tCH2(操作S440)，但是示例实施例不限于此。
例如，参考图3B的表300_2，如果PD[2]＝1并且PD[1]＝0，则第一时钟信号CLK_1的高脉冲宽度(即，外部时钟信号CLK的高脉冲宽度)可以大于或等于(ΔS+2ΔT)(其是OUT[2]的延迟时间tCH1)，并且小于或等于(ΔS+3ΔT)(其是OUT[1]的延迟时间tCH2)，但是示例实施例不限于此。
图6是示出了根据至少一个示例实施例的测量外部时钟信号CLK的低脉冲宽度的方法的流程图。
图7是示出了根据至少一个示例实施例的测量外部时钟信号CLK的低脉冲宽度的方法的时序图。为了便于描述，将省略或简要给出与上述元素和特征相同或相似的元素和特征的描述。
参考图1、图6和图7，根据至少一个示例实施例，可以将复用器150设置为第二模式(例如，INV_MODE＝1)(操作S610)。在第二模式INV_MODE＝1中，复用器150可以输出外部时钟信号CLK的反相信号CLK′作为第一时钟信号CLK_1。也就是说，第一时钟信号CLK_1可以与外部时钟信号CLK的反相信号CLK′相同。
检查第一至第n采样信号PD[0：n-1]以确定满足PD[m]＝1和PD[m-1]＝0的m的值(操作S630)。例如，可以由包括在数字测量电路本身中的控制逻辑(未示出)、占空比测量单元和/或占空比控制单元(结合图14和图15进行描述)、外部处理器等检查第一至第n采样信号PD[0：n-1]的值。
例如，第一时钟信号CLK_1的高脉冲宽度可以等于外部时钟信号CLK的反相信号CLK′的高脉冲宽度。换言之，第一时钟信号CLK_1的高脉冲宽度可以等于外部时钟信号CLK的低脉冲宽度。因此，外部时钟信号CLK的低脉冲宽度可以是OUT[m]的延迟时间tCL1和OUT[m-1]的延迟时间tCL2之间的值(操作S640)，但是不限于此。
例如，参考图3B的表300_2，如果PD[4]＝1并且PD[3]＝0，则第一时钟信号CLK_1的高脉冲宽度(即，外部时钟信号CLK的低脉冲宽度)可以大于或等于ΔS(其是OUT[4]的延迟时间tCL1)，并且小于或等于(ΔS+ΔT)(其是OUT[3]的延迟时间tCL2)。
根据至少一个示例实施例，可以提供外部时钟信号CLK的高脉冲宽度和低脉冲宽度的特定范围，而不是提供如在常规占空比测量电路中所发现的占空比是否大于50％的方法。根据本发明构思的至少一个示例实施例的数字测量电路(例如，图1的100或者图8的800等)可以使用全数字电路以非常高的速度测量外部时钟信号CLK的占空比，特别是与常规占空比测量电路相比；并且可以在小的区域和/或与常规占空比测量电路相比更小的区域内实现，其中常规占空比测量电路依赖于模拟电容器，而模拟电容器在半导体晶片上比数字元件需要更大的芯片空间。
在一些示例实施例中，可以计算高脉冲宽度和低脉冲宽度的占空比误差tERR。因此，当使用根据至少一个示例实施例的数字测量电路(例如，图1的100或者图8的800)时，不必如常规占空比测量电路所要求的那样，反复测量外部时钟信号CLK的占空比以调整外部时钟信号CLK的占空比。也就是说，根据一些示例实施例的占空比误差tERR的范围可以从(tCH1-tCL2)/2至(tCH2-tCL1)/2，但是不限于此。
例如，参考图3B的表300_2，如果tCH1、tCH2、tCL1和tCL2分别是(ΔS+2ΔT)、(ΔS+3ΔT)、ΔS和(ΔS+ΔT)，则根据一些示例实施例的测量误差可以是{(ΔS+2ΔT)-(ΔS+ΔT)}/2至{(ΔS+3ΔT)-(ΔS)}/2，即，(ΔT)/2至ΔT。因此，如果外部时钟信号CLK的高脉冲宽度减小了(ΔT)/2至ΔT，则高脉冲宽度和低脉冲宽度可以以5∶5被匹配。
在一些示例实施例中，如果ΔT的值减小，则可以进一步增加测量精度。也就是说，可以增加占空比的测量分辨率。现在，将参考图8和图9来描述用于增加测量分辨率的一些示例实施例。
图8示出了根据一些示例实施例的数字测量电路800。
图9是示出了根据一些示例实施例的测量外部时钟信号的高脉冲宽度的方法的时序图。为了便于描述，将省略或简要给出与上述元素和特征相同或相似的元素和特征的描述。
参考图8，根据至少一个示例实施例的数字测量电路800可以包括诸如第一输入触发器110和第二输入触发器120等的多个输入触发器、多端口延迟线130、诸如第一触发器840_1至第2n触发器840_2n的多个第二触发器、复用器150和延迟单元860等，但是示例实施例不限于此。
第一触发器840_1至第2n触发器840_2n可以分别包括数据输入端子D1至D(2n)、时钟输入端子CK1至CK(2n)和输出端子Q1至Q(2n)。
第二输入触发器120的输出端子Qs可以连接到第一触发器840_1至第n触发器840_n的相应的时钟输入端子CK1至CKn。此外，第二输入触发器120的输出端子Qs可以连接到延迟单元860的输入端子。
延迟单元860的输出端子可以连接到第(n+1)触发器840_(n+1)至第2n触发器840_(2n)的相应的时钟输入端子CK(n+1)至CK(2n)。
多端口延迟线130的第一输出端子OUT1至第n输出端子OUTn可以分别连接到第一触发器840_1至第n触发器840_n的数据输入端子D1至Dn。此外，多端口延迟线130的第一输出端子OUT1至第n输出端子OUTn可以分别连接到第(n+1)触发器840_(n+1)至第2n触发器840_(2n)的数据输入端子D(n+1)至D(2n)。例如，第一输出端子OUT1可以连接到第一触发器840_1的数据输入端子D1。例如，第一输出端OUT1可以连接到第(n+1)触发器840_(n+1)的数据输入端子D(n+1)。
第一触发器840_1的输出端子Q1至第2n触发器840_(2n)的输出端子Q(2n)可以连接到外部。也就是说，第一触发器840_1的输出端子Q1至第2n触发器840_(2n)的输出端子Q(2n)可以分别向外部(例如，外部元件等)提供第一采样信号PD[0]至第2n采样信号PD[2n-1]。
延迟单元860可以将第三信号SETs延迟Δt，并且输出经延迟的第三信号SETs作为第四信号dSETs。在一些示例实施例中，Δt可以是0.5(ΔT)。
参考图8和图9，第四信号dSETs可以是从第三信号SETs延迟Δt的信号。在一些示例实施例中，第一触发器840_1至第n触发器840_n可以基于第三信号SETs输出第一至第n采样信号PD[0：n-1]。换言之，第一触发器840_1至第n触发器840_n可以将在第一采样时间PD采样1处的第一至第n输出信号OUT[0：n-1]的值输出为第一至第n采样信号PD[0：n-1]。
此外，第(n+1)触发器840_(n+1)至第2n触发器840_(2n)可以基于第四信号dSETs输出第(n+1)至第2n采样信号PD[n：2n-1]。换言之，第(n+1)触发器840_(n+1)至第2n触发器840_(2n)可以将在第二采样时间PD采样2处的第(n+1)至第2n输出信号OUT[n：2n-1]的值输出为第(n+1)至第2n采样信号PD[n：2n-1]。为了便于描述，将参考图10使用示例对此进行描述。
图10示出了根据至少一个示例实施例的输出信号、采样信号和延迟时间之间的关系。
参考图8至图10，将对根据至少一个示例实施例的数字测量电路800中n＝3的情况进行描述作为示例。与第一至第三采样信号PD[0：2]相对应的延迟时间DELAY可以分别是(ΔS+2ΔT)、(ΔS+ΔT)和ΔS，但是示例实施例不限于此。与第四至第六采样信号PD[3：5]相对应的延迟时间DELAY可以分别是(ΔS+Δt+2ΔT)、(ΔS+Δt+ΔT)和(ΔS+Δt)，但是示例实施例不是限于此。例如，如果PD[2：0]＝[110]并且PD[5：3]＝[100]，则可以识别出在PD[1]和PD[4]中“1”已变为“0”。因此，根据至少一个示例实施例的外部时钟信号CLK的高脉冲宽度可以被包括在与PD[1]相对应的延迟时间DELAY至与PD[4]相对应的延迟时间DELAY的范围中。换言之，外部时钟信号CLK的高脉冲宽度的范围可以从(ΔS+ΔT)至(ΔS+Δt+ΔT)。在一些示例实施例中，当Δt＝0.5(ΔT)时，外部时钟信号CLK的高脉冲宽度的范围可以从(ΔS+ΔT)至(ΔS+1.5(ΔT))。因此，当Δt＝0.5(ΔT)时，根据至少一个示例实施例的数字测量电路800的测量分辨率可以是如上所述的图1的数字测量电路100的测量分辨率的两倍(例如，精度是数字测量电路100的两倍)。
通过使用适当的方法，本领域普通技术人员将能够实现具有至少两倍更高分辨率的数字测量电路。例如，本领域技术人员将能够通过增加延迟单元和触发器的数量来实现具有高分辨率的数字测量电路。此外，本领域技术人员将能够通过在调整延迟单元860的Δt值的同时多次反复测量高脉冲宽度来实现具有高分辨率的数字测量电路。
尽管上面已经描述了根据至少一个示例实施例的测量外部时钟信号CLK的高脉冲宽度，但是示例实施例不限于这种情况。也就是说，本领域普通技术人员还将能够使用图8的数字测量电路800测量外部时钟信号CLK的低脉冲宽度。此外，示例实施例不限于时钟信号的测量，并且示例实施例可以用于测量任何类型的数字信号的脉冲宽度和/或工作周期。
现在将参考图1、图8、图11至图13A和图13B来描述根据一些示例实施例的使用数字测量电路测量电源电压的噪声大小的方法。
图11是示出了根据至少一个示例实施例的电源电压的下降和延迟时间之间的关系的曲线图。图12是示出了根据至少一个示例实施例的使用数字测量电路测量电源电压的噪声的方法的流程图。图13A和图13B是示出了根据至少一个示例实施例的使用数字测量电路测量电源电压的噪声的方法的时序图。
参考图11，随着电源电压的下降的增加，延迟时间可能呈指数增加。换言之，延迟时间越长，电源电压越低；延迟时间越短，电源电压越高。基于该特性，可以通过使用根据至少一个示例实施例的数字测量电路(例如，图1的100或者图8的800)来测量电源电压的变化量(即，电源电压的噪声)。为了便于描述，下面将描述使用图1的根据至少一个示例实施例的数字测量电路100测量电源电压的噪声的方法。然而，示例实施例并不限于这种情况。也就是说，也可以使用例如图8的根据至少一个示例实施例的数字测量电路800测量电源电压的噪声。
首先，在t＝t0处，可以使用图1的根据至少一个示例实施例的数字测量电路100产生第一至第n采样信号PD[0：n-1](操作S1210)。
然后，在t＝t1处，可以使用图1的根据至少一个示例实施例的数字测量电路100产生第一至第n采样信号PD[0：n-1](操作S1220)。
换言之，在t＝t0处，可以使用第一信号SET、第二信号SETi、第三信号SETs、多端口延迟线130和第一触发器140_1至第n触发器140_n产生第一至第n采样信号PD[0：n-1]。
然后，在t＝t1处，在至少一个工作周期之后，可以在所有其他条件保持不变的状态下产生第一至第n采样信号PD[0：n-1]。也就是说，可以使用第一信号SET、第二信号SETi、第三信号SETs、多端口延迟线130和第一触发器140_1至第n触发器140_n产生第一至第n采样信号PD[0：n-1]。
t0和t1之间的时间差可以是至少一个工作周期，但是不限于此。一个工作周期可以包括一个高脉冲和一个低脉冲。
可以通过比较t＝t0处产生的第一至第n采样信号PD[0：n-1]和t＝t1处产生的第一至第n采样信号PD[0：n-1]来测量电源电压的变化程度(例如，变化量)(操作S1230)。换言之，可以基于随时间产生的多个采样信号结果来测量电源电压的变化量。
现在将参考图13A和图13B对此进行描述。假设在t＝t0处产生t0处的第一采样信号PD[0]至第五采样信号PD[4]，并且在t＝t1处产生t1处的第一采样信号PD[0]至第五采样信号PD[4]。例如，(t0处的PD[4：0])＝[11110]，并且(t1处的PD[4：0])＝10000。在t＝t0处，PD[1]＝1并且PD[0]＝0。然而，在t＝t1处，PD[4]＝1并且PD[3]＝0。
当在t＝t0和t＝t1处输出第一采样信号PD[0]至第五采样信号PD[4]时，所有其他条件可以保持不变。因此，t＝t0和t＝t1之间的第一采样信号PD[0]至第五采样信号PD[4]的值的差异可能是由于电源电压的噪声造成的。随着时间从t＝t0进行到t＝t1，PD[1]可通过三步延迟到PD[4]，并且PD[0]可通过三步延迟到PD[3]。换言之，随着时间从t＝t0进行到t＝t1，电源电压可下降三步。
因此，如果在不同时间产生第一至第n采样信号PD[0：n-1]并将其进行比较，则可以测量不同时间处的电源电压的相对变化程度，从而可以测量电源电压的噪声量。
参考图11，与电源电压的大小相比，电源电压的噪声大小可以是相对小的值。例如，电源电压的噪声产生范围可以在ΔV内。电源电压的下降和延迟时间可以具有指数关系。然而，在噪声产生范围ΔV(相对非常小的范围)内，电源电压的下降与延迟时间之间的关系可以近似为线性比例关系。
换言之，当与电源电压相比，噪声产生范围ΔV非常小时，电源电压的下降和延迟时间可以具有延迟＝P×(电压降)的线性关系。在这种情况下，如果在不同时间产生第一至第n采样信号PD[0：n-1]并将其进行比较，则不仅可以近似测量电源电压的相对变化程度，还可以测量电源电压的实际变化程度。
图14和图15是根据一些示例实施例的存储器系统1400和1500的框图。
参考图14，根据至少一个示例实施例的存储器系统1400可以包括时钟提供器1410(例如，时钟发生器、时钟信号发生器等)、输入/输出驱动器1420和/或存储单元阵列1430等，但是不限于此。例如，虽然图14中示出了若干组件，但是两个或更多组件的功能可以组合并由单个组件执行和/或由不同组件执行等。
时钟提供器1410可以包括锁相环(PLL)1411、占空比调整单元1412、占空比测量单元1413(例如，占空比测量电路等)和/或占空比控制单元1414(例如，占空比控制器等)，但是不限于此。例如，占空比测量单元1413和占空比控制单元1414的功能可以组合，并由单个组件执行等。
PLL 1411可以从外部(例如，外部源)接收时钟信号。PLL 1411可以调整时钟信号的相位。PLL 1411可以将经相位调整的时钟信号提供给占空比调整单元1412。
占空比调整单元1412可以根据(和/或基于)从占空比控制单元1414接收的控制信号来增加、维持或减小经相位调整的时钟信号的占空比。占空比调整单元1412可以将具有经增加、保持或减小的占空比的时钟信号提供给占空比测量单元1413。
根据至少一个示例实施例，占空比测量单元1413可以执行与数字测量电路(例如，图1的100或者图8的800)相同或类似的功能。例如，占空比测量单元1413可以从占空比调整单元1412接收时钟信号。占空比测量单元1413可以使用接收到的时钟信号产生第一至第n采样信号PD[0：n-1]。占空比测量单元1413可以将第一至第n采样信号PD[0：n-1]提供给占空比控制单元1414。此外，占空比测量单元1413可以将从占空比调整单元1412接收的时钟信号提供给输入/输出驱动器1420。
占空比控制单元1414可以接收并检查第一至第n采样信号PD[0：n-1]。例如，占空比控制单元1414可以基于第一至第n采样信号PD[0：n-1]来计算占空比误差tERR。占空比控制单元1414可以基于占空比误差tERR产生控制信号，并将控制信号提供给占空比调整单元1412。
输入/输出驱动器1420可以从时钟提供器1410接收时钟信号。输入/输出驱动器1420可以通过使用时钟信号读取存储单元阵列1430中存储的数据和/或将数据写入存储单元阵列1430。
参考图15，根据至少一个示例实施例的存储器系统1500可以包括时钟提供器1510、输入/输出驱动器1520和/或存储单元阵列1530，但是示例实施例不限于此。例如，虽然图15中示出了若干组件，但是两个或更多组件的功能可以组合并由单个组件执行和/或由不同组件执行等。为了便于描述，将省略或简要给出与上述元素和特征相同或相似的元素和特征的描述。
时钟提供器1510可以包括PLL 1511、占空比调整单元1512、占空比测量单元1513和/或占空比控制单元1514等，但是示例实施例不限于此。
PLL 1511可以将经相位调整的时钟信号提供给占空比调整单元1512。占空比调整单元1512可以将具有经增加、保持或减小的占空比的时钟信号提供给输入/输出驱动器1520。
输入/输出驱动器1520可以从时钟提供器1510接收时钟信号。输入/输出驱动器1520可以通过使用时钟信号读取存储单元阵列1530中存储的数据和/或将数据写入存储单元阵列1530。输入/输出驱动器1520可以从存储单元阵列1530接收数据选通信号。输入/输出驱动器1520可以将数据选通信号提供给占空比测量单元1513。
根据至少一个示例实施例，占空比测量单元1513可以执行与数字测量电路(例如，图1的100或者图8的800)相同或类似的功能。占空比测量单元1513可以通过使用接收到的数据选通信号产生第一至第n采样信号PD[0：n-1]。占空比测量单元1513可以将第一至第n采样信号PD[0：n-1]提供给占空比控制单元1514。
占空比控制单元1514可以接收并检查第一至第n采样信号PD[0：n-1]。例如，占空比控制单元1514可以基于第一至第n采样信号PD[0：n-1]计算数据选通信号的占空比误差tERR。占空比控制单元1514可以基于占空比误差tERR产生控制信号，并将控制信号提供给占空比调整单元1512。
尽管为了说明目的公开了本发明构思的一些示例实施例，然而本领域技术人员应认识到多种修改、添加和替代都是有可能的，而不脱离在所附权利要求中公开的本发明构思的范围和精神。

Claims (20)

1.一种数字测量电路，包括：
第一输入触发器，被配置为通过数据输入端子接收第一信号，通过时钟输入端子接收第一时钟信号，并且输出第二信号；
第二输入触发器，被配置为通过数据输入端子接收所述第二信号，通过时钟输入端子接收第二时钟信号，并且输出第三信号，其中所述第二时钟信号是所述第一时钟信号的反相信号；
延迟线，被配置为接收所述第二信号并且输出第一输出信号至第n输出信号，其中n是大于一的整数；以及
第一采样触发器至第n采样触发器，被配置为基于所述第三信号接收所述第一输出信号至第n输出信号，并且输出第一采样信号至第n采样信号。
2.根据权利要求1所述的数字测量电路，其中所述第一采样触发器至第n采样触发器各自被配置为：
分别通过数据输入端子接收所述第一输出信号至第n输出信号；以及
通过时钟输入端子接收所述第三信号。
3.根据权利要求2所述的数字测量电路，其中：
所述第一采样触发器至第n采样触发器被配置为在启用所述第三信号时输出所述第一采样信号至第n采样信号；以及
所述数字测量电路还包括：占空比控制器，被配置为使用所述第一采样信号至第n采样信号测量所述第一时钟信号的高脉冲宽度。
4.根据权利要求2所述的数字测量电路，其中：
所述第一采样信号至第n采样信号对应于所述第一输出信号至第n输出信号；以及
当第k采样信号为1并且第(k-1)采样信号为0时，所述第一时钟信号的高脉冲宽度具有第k输出信号的延迟时间和第(k-1)输出信号的延迟时间之间的值，其中1＜k≤n，k是整数。
5.根据权利要求2所述的数字测量电路，其中：
所述第一采样触发器至第n采样触发器还被配置为：
在时间t0处产生第一采样信号至第n采样信号，以及
在时间t0之后的至少一个工作周期的时间t1处，产生第一采样信号至第n采样信号；以及
所述数字测量电路还包括：占空比控制器，被配置为：
基于时间t0处产生的第一采样信号至第n采样信号和时间t1处产生的第一采样信号至第n采样信号来产生结果，所述结果指示时间t0和时间t1之间的电源电压的变化量。
6.根据权利要求1所述的数字测量电路，还包括：
复用器，被配置为输出外部时钟信号和外部时钟信号的反相信号之一作为所述第一时钟信号。
7.根据权利要求6所述的数字测量电路，其中所述复用器还被配置为：
在高脉冲宽度测量模式中，输出所述外部时钟信号作为所述第一时钟信号；以及
在低脉冲宽度测量模式中，输出所述外部时钟信号的反相信号作为所述第一时钟信号。
8.根据权利要求1所述的数字测量电路，其中所述第一输出信号至第n输出信号中的第(k-1)输出信号的延迟时间和第k输出信号的延迟时间之间的差是ΔT，其中1＜k≤n，k是整数。
9.根据权利要求8所述的数字测量电路，还包括：
延迟单元，被配置为接收所述第三信号，将所述第三信号延迟0.5(ΔT)，并且输出经延迟的第三信号作为第四信号；
所述第一采样触发器至第n采样触发器各自被配置为分别通过数据输入端子接收所述第一输出信号至第n输出信号，并且通过时钟输入端子接收所述第三信号；以及
第(n+1)采样触发器至第2n采样触发器，各自被配置为分别通过数据输入端子接收所述第一输出信号至第n输出信号，并且通过时钟输入端子接收所述第四信号。
10.一种数字测量电路，包括：
第一输入触发器，被配置为接收第一信号和第一时钟信号，并且输出第二信号；
第二输入触发器，被配置为接收所述第二信号和第二时钟信号，并且输出第三信号，所述第二时钟信号是所述第一时钟信号的反相信号；以及
延迟线，被配置为接收并延迟所述第二信号，并且输出经延迟的第二信号作为第一输出信号至第n输出信号，
其中在所述第一时钟信号的上升时间处启用所述第二信号，并且在所述第一时钟信号的下降时间处启用所述第三信号。
11.根据权利要求10所述的数字测量电路，还包括：
第一采样触发器至第n采样触发器，各自被配置为：分别通过数据输入端子接收所述第一输出信号至第n输出信号，通过时钟输入端子接收所述第三信号，并且分别输出第一采样信号至第n采样信号。
12.根据权利要求11所述的数字测量电路，其中：
所述第一采样触发器至第n采样触发器被配置为在所述第三信号被启用的时间分别输出所述第一输出信号至第n输出信号的值作为所述第一采样信号至第n采样信号；以及
所述数字测量电路还包括：占空比控制器，被配置为通过检查所述第一采样信号至第n采样信号来测量所述第一时钟信号的高脉冲宽度。
13.根据权利要求11所述的数字测量电路，其中，如果在所述第三信号被启用的时间，第k输出信号的值为1并且第(k-1)输出信号的值为0，则所述第一时钟信号的高脉冲宽度具有所述第k输出信号的延迟时间和所述第(k-1)输出信号的延迟时间之间的值，其中1＜k≤n，k是整数。
14.根据权利要求11所述的数字测量电路，其中：
所述第一采样触发器至第n采样触发器还被配置为：
在时间t0处产生第一采样信号至第n采样信号，以及
在时间t0之后的至少一个工作周期的时间t1处，产生第一采样信号至第n采样信号；以及
所述数字测量电路还包括：占空比控制器，被配置为：
基于时间t0处产生的第一采样信号至第n采样信号和时间t1处产生的第一采样信号至第n采样信号来产生结果，所述结果指示时间t0和时间t1之间的电源电压的变化量。
15.根据权利要求10所述的数字测量电路，还包括：
复用器，被配置为输出外部时钟信号和外部时钟信号的反相信号之一作为所述第一时钟信号。
16.根据权利要求15所述的数字测量电路，其中所述复用器还被配置为：
在高脉冲宽度测量模式中，输出所述外部时钟信号作为所述第一时钟信号；以及
在低脉冲宽度测量模式中，输出所述外部时钟信号的反相信号作为所述第一时钟信号。
17.根据权利要求10所述的数字测量电路，还包括：
延迟单元，被配置为接收所述第三信号，将所述第三信号延迟Δt，并且输出经延迟的第三信号作为第四信号；
第一采样触发器至第n采样触发器，各自被配置为分别接收所述第一输出信号至第n输出信号作为数据输入，并且接收所述第三信号作为时钟输入；以及
第(n+1)采样触发器至第2n采样触发器，各自被配置为分别接收所述第一输出信号至第n输出信号作为数据输入，并且接收所述第四信号作为时钟输入。
18.根据权利要求17所述的数字测量电路，其中所述第一输出信号至第n输出信号中的第(k-1)输出信号的延迟时间和第k输出信号的延迟时间之间的差是ΔT，并且Δt是0.5(ΔT)，其中1＜k≤n，k是整数。
19.一种存储器系统，包括：
时钟发生器，被配置为提供内部时钟信号；
存储单元阵列，被配置为存储数据；
输入/输出驱动器，被配置为从所述时钟发生器接收所述内部时钟信号，并且基于所述内部时钟信号输入或输出所述存储单元阵列中存储的数据；以及
所述时钟发生器包括：
占空比测量电路，被配置为在所述内部时钟信号的上升时间处产生第一信号，
将所述第一信号延迟ΔT至n×(ΔT)，
输出各个经延迟的第一信号，它们分别被延迟ΔT至n×(ΔT)，以及
使用经延迟的第一信号测量所述内部时钟信号的高脉冲宽度。
20.根据权利要求19所述的存储器系统，其中，如果在所述内部时钟信号的下降时间处，第(k-1)时间输出的第一信号的值为1并且第k时间输出的第一信号的值为0，则所述内部时钟信号的高脉冲宽度为(k-1)(ΔT)至k(ΔT)，其中1＜k≤n，k是整数。
CN201811560014.3A 2017-12-21 2018-12-19 数字测量电路和使用数字测量电路的存储器系统 Pending CN110007154A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0176956 2017-12-21
KR1020170176956A KR102540232B1 (ko) 2017-12-21 2017-12-21 디지털 측정 회로 및 이를 이용한 메모리 시스템

Publications (1)

Publication Number Publication Date
CN110007154A true CN110007154A (zh) 2019-07-12

Family

ID=66950746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811560014.3A Pending CN110007154A (zh) 2017-12-21 2018-12-19 数字测量电路和使用数字测量电路的存储器系统

Country Status (3)

Country Link
US (2) US10840896B2 (zh)
KR (1) KR102540232B1 (zh)
CN (1) CN110007154A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102540232B1 (ko) * 2017-12-21 2023-06-02 삼성전자주식회사 디지털 측정 회로 및 이를 이용한 메모리 시스템
US10164618B1 (en) * 2017-12-28 2018-12-25 Micron Technology, Inc. Jitter cancellation with automatic performance adjustment
KR20210054651A (ko) * 2019-11-05 2021-05-14 삼성전자주식회사 타이밍 데이터 수집 장치
US20210270879A1 (en) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and Methods for Duty Cycle Measurement

Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001001266A1 (en) * 1999-06-29 2001-01-04 Analog Devices, Inc. Digital delay locked loop with output duty cycle matching input duty cycle
US6313622B1 (en) * 1999-01-20 2001-11-06 Sony Corporation Power source voltage controller
US20020075050A1 (en) * 1995-10-25 2002-06-20 Ma Stanley Jeh-Chun Duty cycle regulator
KR20030050092A (ko) * 2001-12-18 2003-06-25 삼성전자주식회사 클럭 듀티/스큐 보정 기능을 갖는 위상 분주 회로
US20030151435A1 (en) * 1998-10-30 2003-08-14 Ma Stanley Jeh-Chun Duty cycle regulator
US20060028256A1 (en) * 2004-08-06 2006-02-09 Nam Jang J Digital duty cycle corrector for multi-phase clock application
CN101067635A (zh) * 2006-05-01 2007-11-07 国际商业机器公司 确定数字信号的占空比的方法和系统
US20080143402A1 (en) * 2006-12-15 2008-06-19 Industrial Technology Research Institute Digital pulse-width control apparatus
US7489173B1 (en) * 2005-02-18 2009-02-10 Xilinx, Inc. Signal adjustment for duty cycle control
US20090251184A1 (en) * 2008-04-08 2009-10-08 Samsung Electronics Co., Ltd Duty cycle correction circuit apparatus
US20100264968A1 (en) * 2009-04-21 2010-10-21 Samsung Electronics Co., Ltd. Delay locked loop and method of driving delay locked loop
CN102347767A (zh) * 2011-06-09 2012-02-08 东南大学 数模混合模式时钟占空比校准电路
CN102931944A (zh) * 2011-08-12 2013-02-13 飞思卡尔半导体公司 数字毛刺滤波器
US20130049832A1 (en) * 2011-08-23 2013-02-28 National Semiconductor Corporation Clock generator with duty cycle control and method
CN203457123U (zh) * 2011-12-29 2014-02-26 英特尔公司 用于时钟布置的装置和系统
US20140089752A1 (en) * 2012-09-24 2014-03-27 Christopher J. Nelson Method, system and apparatus for evaluation of input/output buffer circuitry
US20140184292A1 (en) * 2012-12-31 2014-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Duty cycle detection and correction circuit in an integrated circuit
CN104113303A (zh) * 2014-02-26 2014-10-22 西安电子科技大学 50%占空比时钟产生电路
US20140320187A1 (en) * 2013-04-26 2014-10-30 Fujitsu Semiconductor Limited Buffer circuit and semiconductor integrated circuit
US20160094205A1 (en) * 2014-09-30 2016-03-31 Texas Instruments Incorporated Digital open loop duty cycle correction circuit
CN105958971A (zh) * 2016-06-02 2016-09-21 泰凌微电子（上海）有限公司 一种时钟占空比校准电路
US20170338825A1 (en) * 2016-05-23 2017-11-23 Samsung Electronics Co., Ltd. Delay locked loop including a delay code generator

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3338776B2 (ja) * 1998-03-12 2002-10-28 日本電気株式会社 半導体装置
KR100284740B1 (ko) * 1998-12-09 2001-03-15 윤종용 다수개의 입력 수신기들을 갖는 반도체 메모리장치
CN1393993A (zh) * 2001-07-02 2003-01-29 朗迅科技公司 延迟补偿电路
US7961559B2 (en) 2003-11-13 2011-06-14 International Business Machines Corporation Duty cycle measurement circuit for measuring and maintaining balanced clock duty cycle
US7225092B2 (en) * 2004-10-21 2007-05-29 International Business Machines Corporation Method and apparatus for measuring and adjusting the duty cycle of a high speed clock
US7365548B2 (en) 2005-06-16 2008-04-29 Broadcom Corporation System and method for measuring on-chip supply noise
US7403055B2 (en) 2005-08-31 2008-07-22 Infineon Technologies Ag Duty cycle detector with first and second oscillating signals
US20070075753A1 (en) * 2005-09-30 2007-04-05 Rachael Parker Duty cycle measurement circuit
US7705647B2 (en) * 2006-06-14 2010-04-27 Qualcomm Incorporated Duty cycle correction circuit
KR101285218B1 (ko) 2006-07-25 2013-07-11 삼성전자주식회사 듀티 사이클 보정 회로와 듀티 사이클 보정 방법
US7479777B2 (en) 2006-12-28 2009-01-20 Intel Corporation Circuitry and method to measure a duty cycle of a clock signal
US8032850B2 (en) * 2007-11-12 2011-10-04 International Business Machines Corporation Structure for an absolute duty cycle measurement circuit
US7994830B2 (en) * 2009-11-24 2011-08-09 Kabushiki Kaisha Toshiba Systems and methods for PLL linearity measurement, PLL output duty cycle measurement and duty cycle correction
US8542045B2 (en) * 2010-06-07 2013-09-24 Samsung Electronics Co., Ltd. Duty correcting circuit, delay-locked loop circuit and method of correcting duty
KR101290192B1 (ko) 2011-10-28 2013-07-30 고려대학교 산학협력단 고속 듀티 사이클 보정 회로
US8736338B2 (en) * 2012-04-11 2014-05-27 Freescale Semiconductor, Inc. High precision single edge capture and delay measurement circuit
US10343077B2 (en) * 2012-05-29 2019-07-09 SynCon InVentures, LLC Variable sound generator
US8736329B1 (en) * 2013-02-06 2014-05-27 Qualcomm Incorporated Systems and methods for providing duty cycle correction
US9063519B2 (en) * 2013-08-22 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Time-to-digital converter and related method
JP2015149516A (ja) 2014-02-04 2015-08-20 ソニー株式会社 分周回路および位相同期回路
US9374105B2 (en) * 2014-04-09 2016-06-21 Linear Technology Corporation Converting time-encoded signal into analog output
KR20160042496A (ko) 2014-10-10 2016-04-20 삼성전자주식회사 듀티 사이클 에러 검출 장치 및 이를 포함하는 듀티 사이클 보정 장치
US9678154B2 (en) * 2014-10-30 2017-06-13 Qualcomm Incorporated Circuit techniques for efficient scan hold path design
TWI599160B (zh) * 2015-05-06 2017-09-11 立錡科技股份有限公司 返馳式電源供應器及其控制器與驅動器
KR102323569B1 (ko) * 2015-09-30 2021-11-08 삼성전자주식회사 샘플링 포인트를 독립적으로 조절할 수 있는 데이터 처리 회로와 이를 포함하는 데이터 처리 시스템
US10437472B2 (en) * 2016-06-21 2019-10-08 Sandisk Technologies Llc Storage system and method for dynamic duty cycle correction
KR102540232B1 (ko) * 2017-12-21 2023-06-02 삼성전자주식회사 디지털 측정 회로 및 이를 이용한 메모리 시스템

Patent Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020075050A1 (en) * 1995-10-25 2002-06-20 Ma Stanley Jeh-Chun Duty cycle regulator
US20030151435A1 (en) * 1998-10-30 2003-08-14 Ma Stanley Jeh-Chun Duty cycle regulator
US6313622B1 (en) * 1999-01-20 2001-11-06 Sony Corporation Power source voltage controller
WO2001001266A1 (en) * 1999-06-29 2001-01-04 Analog Devices, Inc. Digital delay locked loop with output duty cycle matching input duty cycle
KR20030050092A (ko) * 2001-12-18 2003-06-25 삼성전자주식회사 클럭 듀티/스큐 보정 기능을 갖는 위상 분주 회로
US20060028256A1 (en) * 2004-08-06 2006-02-09 Nam Jang J Digital duty cycle corrector for multi-phase clock application
US7489173B1 (en) * 2005-02-18 2009-02-10 Xilinx, Inc. Signal adjustment for duty cycle control
CN101067635A (zh) * 2006-05-01 2007-11-07 国际商业机器公司 确定数字信号的占空比的方法和系统
US20080143402A1 (en) * 2006-12-15 2008-06-19 Industrial Technology Research Institute Digital pulse-width control apparatus
US20090251184A1 (en) * 2008-04-08 2009-10-08 Samsung Electronics Co., Ltd Duty cycle correction circuit apparatus
US20100264968A1 (en) * 2009-04-21 2010-10-21 Samsung Electronics Co., Ltd. Delay locked loop and method of driving delay locked loop
CN102347767A (zh) * 2011-06-09 2012-02-08 东南大学 数模混合模式时钟占空比校准电路
CN102931944A (zh) * 2011-08-12 2013-02-13 飞思卡尔半导体公司 数字毛刺滤波器
US20130049832A1 (en) * 2011-08-23 2013-02-28 National Semiconductor Corporation Clock generator with duty cycle control and method
CN203457123U (zh) * 2011-12-29 2014-02-26 英特尔公司 用于时钟布置的装置和系统
US20140089752A1 (en) * 2012-09-24 2014-03-27 Christopher J. Nelson Method, system and apparatus for evaluation of input/output buffer circuitry
US20140184292A1 (en) * 2012-12-31 2014-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Duty cycle detection and correction circuit in an integrated circuit
US20140320187A1 (en) * 2013-04-26 2014-10-30 Fujitsu Semiconductor Limited Buffer circuit and semiconductor integrated circuit
CN104113303A (zh) * 2014-02-26 2014-10-22 西安电子科技大学 50%占空比时钟产生电路
US20160094205A1 (en) * 2014-09-30 2016-03-31 Texas Instruments Incorporated Digital open loop duty cycle correction circuit
US20170338825A1 (en) * 2016-05-23 2017-11-23 Samsung Electronics Co., Ltd. Delay locked loop including a delay code generator
CN105958971A (zh) * 2016-06-02 2016-09-21 泰凌微电子（上海）有限公司 一种时钟占空比校准电路

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
BOUJRAD, A 等: "A digital TDC with a reduced number of delay line cells", NUCLEAR INSTRUMENTS & METHODS IN PHYSICS RESEARCH SECTION A-ACCELERATORS SPECTROMETERS DETECTORS AND ASSOCIATED EQUIPMENT, 1 July 2002 (2002-07-01) *
TOBIAS HARION 等: "KLauS - A charge readout and fast discrimination readout ASIC for silicon photomultipliers", 2012 IEEE NUCLEAR SCIENCE SYMPOSIUM AND MEDICAL IMAGING CONFERENCE RECORD (NSS/MIC), 8 July 2013 (2013-07-08) *
吴银川, 李翰山, 华乐: "基于AT89C2051实现A/D转换与步进电机控制的设计", 现代电子技术, no. 19, 1 July 2005 (2005-07-01) *
王磊: "基于FPGA的等精度数字频率计", 数码设计, 8 April 2017 (2017-04-08) *

Also Published As

Publication number Publication date
KR102540232B1 (ko) 2023-06-02
US10840896B2 (en) 2020-11-17
US20190199335A1 (en) 2019-06-27
KR20190075399A (ko) 2019-07-01
US11381231B2 (en) 2022-07-05
US20200373919A1 (en) 2020-11-26

Similar Documents

Publication Publication Date Title
CN110007154A (zh) 数字测量电路和使用数字测量电路的存储器系统
JP4478836B2 (ja) 粗遅延間隔および精密遅延間隔のタイミングのためのリング発振器を含む同期ミラー遅延（ｓｍｄ）回路、およびその方法
US7457191B2 (en) Apparatus and method of generating output enable signal for semiconductor memory apparatus
US8917130B2 (en) Semiconductor device including a delay locked loop circuit
US7800423B2 (en) Duty correction circuit
US7219026B2 (en) Frequency measuring circuits including charge pumps and related memory devices and methods
CN110492872B (zh) 数字占空比校正电路系统
KR100293772B1 (ko) 외부 클럭 신호에 대해고정밀도로 위상 동기한 내부 클럭 신호를 발생하는내부 클럭 신호 발생 회로를 구비하는동기형 반도체 기억 장치
WO2021244274A1 (zh) 差分信号偏移校准电路及半导体存储器
EP3566309B1 (en) Delay element circuit for ring oscillator and stall detection in self-clocked sar adc
CN115051693B (zh) 一种偏移校准电路及存储器
US11159151B1 (en) Calibrating a phase interpolator by amplifying timing differences
WO2018222641A1 (en) Mid-cycle adjustment of internal clock signal timing
US10665277B2 (en) Timing calibration system and a method thereof
JP2013183367A (ja) Ａｄ変換回路とマイクロコントローラ及びサンプリング時間調整方法
TWI482172B (zh) 用以產生多相位時脈信號和對應的指示信號之電路及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination