CN104953985A - 一种应用于长线传输系统中的数字滤波电路 - Google Patents
一种应用于长线传输系统中的数字滤波电路 Download PDFInfo
- Publication number
- CN104953985A CN104953985A CN201510368594.6A CN201510368594A CN104953985A CN 104953985 A CN104953985 A CN 104953985A CN 201510368594 A CN201510368594 A CN 201510368594A CN 104953985 A CN104953985 A CN 104953985A
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- output
- pulsewidth
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明提供了一种应用于长线传输系统中的数字滤波电路。它包括一信号整形电路,完成经长线传输失真信号DI的整形处理;一脉宽识别电路与信号整形电路相连,用于滤除信号DI中脉宽小于T的脉冲信号,并输出脉宽大于T的信号;一延时电路与信号整形电路相连,输出信号作为触发电路的使能信号;一触发电路分别与脉宽识别电路和延时电路相连,用于记录信号DI的结束时刻;一逻辑输出电路分别与信号整形电路和触发电路相连,用于完成信号DI起始时刻与结束时刻的记录,进而输出信号DI的保真信息。本发明不仅有效消除了信号长线传输中的干扰现象,完成信号的保真传递,而且结构简单,易于实现,既有利于系统的集成,又极大降低了长线传输通讯系统的成本。
Description
技术领域
本发明涉及集成电路设计领域,具体是指集成电路内部一种应用于长线传输系统中的数字滤波电路。
背景技术
由于分布电阻等非理想因素的存在,长线传输系统中的信号存在严重干扰,影响传输信号的信息完整性。因此,如何消除这种长线传输系统中非理想因素导致的信号失真,已成为当前信号传输网络中不可忽视的问题。
目前常用的处理长线传输信号干扰的措施有:阻抗匹配技术、隔离技术等。其中,阻抗匹配技术是通过调节信号发送端与接收端阻抗大小,使二者阻抗相互匹配,进而达到减小信号干扰的目的;隔离技术是指通过切断信号发送端与接收端之间的电路联系,使信号发送端电路与信号接收端电路相互独立,通过切断信号传输的反射路径达到消除信号干扰的目的,这类隔离技术有光电隔离、继电器隔离等。虽然这两类处理信号在长线传输系统中干扰措施的有效性已在生产实践中得到检验,但是仍然存在不足之处。随着信号传输系统复杂程度的提高,阻抗网络的多样性与多变性对阻抗匹配技术的实现提出挑战;而光电隔离、继电器隔离等技术的采用,不仅增加了系统成本,而且阻碍了系统集成化的实现。
发明内容
为解决上述问题,本发明提供了一种应用于长线传输系统中的数字滤波电路。该电路不仅有效消除了信号长线传输过程干扰现象,完成信号长线传输中的保真传递,而且电路结构简单,易于实现,既有利于系统集成,又极大降低了长线传输通讯系统的成本。
本发明所述的一种应用于长线传输系统中的数字滤波电路,其特征在于,所述消除信号在长线传输中干扰的电路包括一信号整形电路、一脉宽识别电路、一延时电路、一触发电路和一输出逻辑电路。其中,
所述信号整形电路的输入接收经长线传输过来的失真信号DI,输出失真信号DI的整形信号DI1,该信号由一系列脉宽较窄脉冲信号和一个脉宽较大的脉冲信号组成,其中脉冲宽度最大的信号视为“真”信号,其他窄脉冲信号视为“假”信号。
所述脉宽识别电路的输入接收信号整形电路的输出信号DI1,通过脉宽识别电路对信号DI1中一系列脉冲信号宽度进行判断,信号脉宽判别标准为T,即滤除信号DI1中脉宽小于T的信号成分,输出信号中脉宽大于T的信号成分;脉宽识别电路的输出信号DI2作为触发电路的时钟信号。
所述延时电路的输入接收信号整形电路的输出信号DI1,输出信号DI1的延时信号DI3,信号DI3作为触发电路的使能信号。
所述触发电路的输入分别接收脉宽识别电路的输出信号DI2和延时电路的输出信号DI3,输出触发信号DI4。
所述输出逻辑电路的输入分别接收信号整形电路的输出信号DI1和触发电路的输出DI4,其中信号DI1作为逻辑电路的置位信号,信号DI4作为逻辑电路的清空信号。
所述脉宽识别电路中,判别周期T的设定既要大于“假”信号中脉冲的最大脉宽,又要小于“真”信号中脉冲的最小脉宽,以达到有效滤除信号DI1中“假”信号成分的同时准确输出信号DI1中“真”信号信息的目的。
本发明的工作原理如下:
信号整形电路的输入端接收经长线传输过来的失真信号DI,输出失真信号DI的整形信号DI1,该信号由一系列脉宽较窄的“假”信号和一个脉宽较大的“真”信号组成。脉宽识别电路输入接收信号整形电路的输出信号DI1,并通过对信号DI1中脉冲信号宽度的判断,将信号DI1中脉冲宽度小于T的“假”信号成分滤除,输出信号DI1中脉冲宽度大于T的“真”信号成分DI2,该信号作为触发电路的时钟信号。延时电路输出信号DI1的延时信号DI3,该信号作为触发电路的使能信号。在时钟信号DI2与使能信号DI3控制下,触发电路输出信号DI4,该信号准确记录经长线传输过来方波信号的结束时刻信息。信号DI4作为输出逻辑电路的清“0”信号。信号DI1的第一个触发沿到来时触发输出逻辑电路完成置位操作,该操作完成经长线传输过来信号起始时刻信息的记录与保存;信号DI4有效触发沿到来时触发输出逻辑电路完成清空操作,该操作完成经长线传输过来信号结束时刻信息的记录与保存。通过信号DI1和DI4的配合控制,电路准确完成了经长线传输过来失真信号DI的保真传递。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1为一种应用于长线传输系统中的数字滤波电路结构示意图。
图2为本发明一实施例的示意图。
图3为本实施例中一种脉宽识别电路的示意图。
图4为长线传输系统中数字滤波电路工作时序。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下面结合本发明实施例附图,对本发明实施例中的技术方案做进一步清楚、完整的描述,显然,所描述的实施例是本发明实施例的一种,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图2所示,以滤除长线传输信号高电平干扰为例,由于反射等因素的存在,完整的数字信号经长线传输转变为存在高电平干扰的失真信号DI。信号整形电路1的输入端接收失真信号DI,输出失真信号DI的整形信号DI1。脉宽识别电路2的输入端与信号整形电路1的输出端相连接,输出失真信号DI1的脉宽判别信号DI2。同样,延时电路3的输入端与信号整形电路1的输出端相连接,输出失真信号DI1的延时信号DI3。触发电路4的第一输入端与脉宽识别电路2的输出端相连接,信号DI2作为触发电路4的时钟信号,时钟信号DI2的上升沿有效;触发电路4的第二输入端与延时电路3的输出端相连接,信号DI3作为触发电路4的使能信号,使能信号DI3的高电平有效;触发电路4的输出为信号DI4。输出逻辑电路5的第一输入端与信号整形电路1的输出相连接,信号DI1作为输出逻辑电路5的置位信号,置位信号DI1的上升沿有效;输出逻辑电路5的第二输入端与触发电路4的输出相连接,信号DI4作为输出逻辑电路5的清空信号,清空信号DI4的上升沿有效。通过信号DI1和DI4的配合控制,电路准确完成了经长线传输过来的失真数字信号DI的保真传递。
滤除长线传输信号高电平干扰的过程如下:
输出逻辑电路5的第一输入端与信号整形电路1的输出相连接,信号DI1作为输出逻辑电路5的置位信号,上升沿有效;输出逻辑电路5的第二输入端与触发电路4的输出相连接,信号DI4作为输出逻辑电路5的清空信号,上升沿有效。信号传输过程中,由于反射等因素的存在,完整的数字信号经长线传输转变为失真信号DI。信号整形电路1的输入端接收失真信号DI,输出失真信号DI的整形信号DI1。信号DI1由一系列脉宽小于T的“假”信号与一个脉宽大于T的“真”信号组成。输出逻辑电路5接收到信号DI1的第一个上升沿,即刻完成输出逻辑电路的置位处理,输出DO=1,并在清空信号DI4上升沿到来之前始终保持高电平输出态,该过程完成了失真信号DI上升时刻信息的记录与保持。脉宽识别电路2的输入端与信号整形电路1的输出端相连接,通过对信号DI1中的一系列脉冲信号宽度进行判断,滤除信号DI中脉宽小于T的“假”信号成分,输出信号DI中脉宽大于T的“真”信号成分,脉宽识别电路的输出为信号DI2。信号DI2作为触发电路4的时钟信号,上升沿有效,且经脉宽识别电路2的处理,信号DI2的上升时刻即对应失真信号DI的下降时刻,该过程完成了失真信号DI下降时刻信息的记录。同样,延时电路3的输入端与信号整形电路1的输出端相连接,输出失真信号DI1的延时信号DI3。信号DI3作为触发电路4的使能信号,高电平有效。延时电路3的添加,保证了时钟信号DI2上升沿产生时,触发电路始终处于待触发状态。触发电路4的第一输入端与脉宽识别电路2的输出端相连接,接收时钟信号DI2;第二输入端与延时电路3的输出端相连接,接收使能信号DI3。当信号DI2上升沿到来时,触发电路4输出清空信号DI4=1,清除输出逻辑电路5在失真信号DI上升时刻保存的高电平信息,此时输出逻辑电路5输出DO=0,该过程完成了失真信号DI下降时刻信息的记录与保持。通过信号DI1和DI4的配合控制,电路准确完成了经长线传输过来的失真数字信号DI的保真传递。
本实施例中脉宽识别电路2的结构如图3所示。
脉宽识别电路2中,反相器7的输入端与信号整形电路的输出端相连接,接收信号整形电路的输出信号DI1;反相器7的输出端与NMOS管8的栅端相连接。NMOS管8的源端与电源地GND相连接,漏端与比较器10的正输入端连接。恒流源6接至电源VCC与比较器10的正输入端之间。电容9接至比较器10的正输入端与电源地GND之间。比较器10的负输入端接收预设比较电压VREF,输出与反相器11的输入端相连接,反相器11输出信号DI12。当信号DI1处于低电平状态时,MOS管8处于导通状态,比较器10同相输入端电位为零,经比较器10和反相器11的输出信号DI2为高电平;当信号DI1处于高电平状态时,MOS管8处于关闭状态,恒流源6开始对电容9充电。充电过程中,若信号DI1处于高电平的时间小于T,则在充电过程结束时,比较器10同相输入端电压小于预设比较电压信号VREF,经比较器10和反相器11的输出信号DI2仍为高电平;若信号DI1处于高电平的时间大于T,随着充电的进行,当比较器10同相输入端电压大于预设比较电压信号VREF,经比较器10和反相器11的输出信号DI2低电平,该低电平状态一直维持到上述信号DI1中高电平的时间大于T信号的下降沿时刻。脉宽识别电路2不仅完成了信号DI1中脉冲宽度小于T的“假”信号成分的滤除,并准确记录了脉冲宽度大于T的“真”信号成分结束时刻的信息。
脉宽识别电路中,判别周期T的设定既要大于“假”信号中脉冲的最大脉宽,又要小于“真”信号中脉冲的最小脉宽,以达到有效滤除信号DI1中“假”信号成分的同时准确输出信号DI1中的“真”信号信息。
本实施例中长线传输系统中数字滤波电路工作时序如图4所示。失真的信号DI经信号整形电路1处理转换为由一系列脉宽小于T的“假”信号和一个脉宽大于T的“真”信号组成的信号DI1。信号DI1经脉宽识别电路2处理,滤除信号DI中脉宽小于T的“假”信号成分,输出信号DI中脉宽大于T的“真”信号成分DI2。信号DI2的上升时刻对应失真信号DI的下降时刻,该信号作为触发电路4的时钟信号,上升沿有效。信号DI1经延时电路3处理得到信号DI3,改信号作为触发电路4的使能信号,高电平有效。在时钟信号DI2和使能信号DI3共同作用下,触发电路4在失真信号DI下降沿时刻输出DI4为高电平。作为输出逻辑电路5的置位信号,当信号DI1的第一个上升沿到来时,输出逻辑电路5输出并保持DO为高电平;作为输出逻辑电路5的清空信号,当信号DI4上升沿到来时,输出逻辑电路5清除保持的高电平状态。由于信号DI1的第一个上升沿对应信号DI上升沿,信号DI4的上升沿对应信号DI的下降沿,因此在该二信号共同作用下,信号DI的保真波形得到完整输出。
该数字滤波电路的滤波思想不仅适用于滤除高电平干扰信号,而且适用于滤除低电平干扰信号。通过高电平滤波电路与低电平滤波电路的相互配合,可实现长线传输系统中完整信号的滤波处理,最终实现信号的保真传递。
综上所述,本发明提供了一种应用于长线传输系统中的数字滤波电路,不仅有效消除了信号长线传输过程中的干扰现象,实现了信号在长线传输系统中的保真传递,而且电路结构简单,易于实现,既有利于系统集成,又大大降低了系统的成本。
最后需要说明的是,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解;其依然可以对前述实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。
Claims (2)
1.一种应用于长线传输系统中的数字滤波电路,其特征在于,所述应用于长线传输系统中的数字滤波电路包括一信号整形电路、一脉宽识别电路、一延时电路、一触发电路和一输出逻辑电路。其中,所述信号整形电路的输入接收经长线传输过来的失真信号DI,输出失真信号DI的整形信号DI1,该信号由一系列脉脉宽较窄的脉冲信号和一个脉宽较大的脉冲信号组成,其中脉冲宽度最大的信号视为“真”信号,其他窄脉冲信号视为“假”信号。
所述脉宽识别电路的输入接收信号整形电路的输出信号DI1,通过脉宽识别电路对信号DI1中的一系列脉冲信号宽度进行判断,信号脉宽判别标准为T,即滤除信号DI1中脉宽小于T的信号成分,输出信号DI1中脉宽大于T的信号成分;脉宽识别电路的输出信号DI2作为触发电路的时钟信号。
所述延时电路的输入接收信号整形电路的输出信号DI1,输出信号DI1的延时信号DI3,信号DI3作为触发电路的使能信号。
所述触发电路的输入分别接收脉宽识别电路的输出信号DI2和延时电路的输出信号DI3,输出触发信号DI4。
所述输出逻辑电路的输入接收信号整形电路的输出信号DI1和触发电路的输出DI4,其中信号DI1作为逻辑电路的置位信号,信号DI4作为逻辑电路的清空信号。
2.如权利要求1所述的一种应用于长线传输系统中的数字滤波电路,其特征在于,判别周期T的设定既要大于“假”信号中脉冲的最大脉宽,又要小于“真”信号中脉冲的最小脉宽,已达到有效滤除信号DI1中“假”信号成分的同时准确输出信号DI1中的“真”信号信息的目的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510368594.6A CN104953985B (zh) | 2015-06-24 | 2015-06-24 | 一种应用于长线传输系统中的数字滤波电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510368594.6A CN104953985B (zh) | 2015-06-24 | 2015-06-24 | 一种应用于长线传输系统中的数字滤波电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104953985A true CN104953985A (zh) | 2015-09-30 |
CN104953985B CN104953985B (zh) | 2018-01-30 |
Family
ID=54168385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510368594.6A Active CN104953985B (zh) | 2015-06-24 | 2015-06-24 | 一种应用于长线传输系统中的数字滤波电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104953985B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108107789A (zh) * | 2017-12-27 | 2018-06-01 | 中国电子科技集团公司第五十四研究所 | 一种直流控制与网络控制的转换方法 |
CN114599132A (zh) * | 2022-05-09 | 2022-06-07 | 中国工程物理研究院流体物理研究所 | 一种成像照明光源驱动脉冲产生装置及摄影照明装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6591319B2 (en) * | 1999-11-30 | 2003-07-08 | Intel Corporation | Glitch protection and detection for strobed data |
EP1786102A1 (en) * | 2004-08-26 | 2007-05-16 | Pioneer Corporation | Digital filter |
CN102931944A (zh) * | 2011-08-12 | 2013-02-13 | 飞思卡尔半导体公司 | 数字毛刺滤波器 |
CN103281068A (zh) * | 2013-05-07 | 2013-09-04 | 日银Imp微电子有限公司 | 一种脉冲开关输入的接口电路 |
-
2015
- 2015-06-24 CN CN201510368594.6A patent/CN104953985B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6591319B2 (en) * | 1999-11-30 | 2003-07-08 | Intel Corporation | Glitch protection and detection for strobed data |
EP1786102A1 (en) * | 2004-08-26 | 2007-05-16 | Pioneer Corporation | Digital filter |
CN102931944A (zh) * | 2011-08-12 | 2013-02-13 | 飞思卡尔半导体公司 | 数字毛刺滤波器 |
CN103281068A (zh) * | 2013-05-07 | 2013-09-04 | 日银Imp微电子有限公司 | 一种脉冲开关输入的接口电路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108107789A (zh) * | 2017-12-27 | 2018-06-01 | 中国电子科技集团公司第五十四研究所 | 一种直流控制与网络控制的转换方法 |
CN114599132A (zh) * | 2022-05-09 | 2022-06-07 | 中国工程物理研究院流体物理研究所 | 一种成像照明光源驱动脉冲产生装置及摄影照明装置 |
CN114599132B (zh) * | 2022-05-09 | 2022-07-29 | 中国工程物理研究院流体物理研究所 | 一种成像照明光源驱动脉冲产生装置及摄影照明装置 |
Also Published As
Publication number | Publication date |
---|---|
CN104953985B (zh) | 2018-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103106168B (zh) | 串口自动保护电路 | |
CN101568237B (zh) | 一种消除信号毛刺的方法及装置 | |
US10547437B2 (en) | Synchronization signal transmitting device, method thereof and power electronic apparatus having the device | |
CN103595473B (zh) | 突发接收控制电路及突发模式光接收机 | |
EP3512170B1 (en) | Circuit structure for efficiently demodulating fsk signal in wireless charging device | |
CN104953985A (zh) | 一种应用于长线传输系统中的数字滤波电路 | |
CN103166714B (zh) | 基于突发模式光接收机的信号检测装置 | |
CN103208980B (zh) | 一种窗口电压比较装置 | |
CN203859738U (zh) | 波特率自适应rs-485隔离器 | |
CN103281068A (zh) | 一种脉冲开关输入的接口电路 | |
CN204177961U (zh) | —种基于fpga的s模式二次雷达解码器 | |
CN105141286A (zh) | 滤除单时钟周期脉冲及毛刺的数字滤波器 | |
CN102169472A (zh) | 一种rs485总线接口电路 | |
CN203691617U (zh) | 具有过零检测的音频处理电路 | |
CN108170616B (zh) | 利用锁存器实现跨时钟域信号传输的系统 | |
CN110635892A (zh) | 基于同步422标准的数据采样系统 | |
CN104518755A (zh) | 数字电路噪声滤波器及数字滤波方法 | |
CN102769459A (zh) | 增强型通信电路 | |
CN203708261U (zh) | 一种适应不同复位时序的突发式光接收电路结构 | |
CN214591376U (zh) | Pam3电平信号转nrz电平信号的电路 | |
EP0577301A1 (en) | Digital receive line filter circuit with data operated squelch | |
CN204790677U (zh) | 一种抗干扰的时钟和数据恢复集成电路设计 | |
CN204156832U (zh) | 一种窄脉冲峰值保持电路 | |
CN101610140A (zh) | 信号幅度检测电路及方法 | |
CN105282070A (zh) | 一种应用于通信协议接收端的可靠性设计方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CB03 | Change of inventor or designer information | ||
CB03 | Change of inventor or designer information |
Inventor after: Wu Guocheng Inventor after: Qiu Huadong Inventor after: Other inventor requests not to publish the name Inventor before: The inventor has waived the right to be mentioned |