CN203691617U

CN203691617U - 具有过零检测的音频处理电路

Info

Publication number: CN203691617U
Application number: CN201420032739.6U
Authority: CN
Inventors: 朱洲; 夏剑平; 张辉霞; 刘燕
Original assignee: WUXI SHENGTONG MICROELECTRONICS Co Ltd
Current assignee: WUXI SHENGTONG MICROELECTRONICS Co Ltd
Priority date: 2014-01-20
Filing date: 2014-01-20
Publication date: 2014-07-02
Anticipated expiration: 2024-01-20

Abstract

本实用新型涉及一种具有过零检测的音频处理电路，其特征在于包括过零检测模块、过零信号处理模块、数字控制模块及音频处理模块，本实用新型在音频处理电路中加入过零检测模块及过零信号处理模块，通过检测输入音频信号过零信号，同步数字控制模块输入的串行总线数据，避免音频处理电路在功能和增益切换时的噪声，提高听觉的舒适度。

Description

具有过零检测的音频处理电路

技术领域

本实用新型涉及一种音频处理电路，尤其是涉及一种具有过零检测的音频处理电路。

背景技术

随着音频处理技术的不断发展，总线控制已经成为音频处理电路标准控制模式，但是大量的功能和增益切换，会在音频处理电路的输出端带来噪声。如图1所示为现有的音频处理电路，电路接收到总线传输的控制数据，在总线的时钟控制下，将从总线接收到数据直接输出到音频处理模块，然后输出音频信号进行对应的变化。如果在输出音频信号幅度比较大的时候发生变化，那么就相当于输出音频信号发生了一个突变，这样在扬声器上就会产生一个噪声，噪声的响度与此时输出音频信号幅度有关，幅度越大产生的噪声也越大，造成听觉舒适度的降低。

实用新型内容

本申请人针对上述的问题，进行了研究改进，提供一种具有过零检测的音频处理电路，通过检测输入音频信号的过零信号，同步数字控制模块输入的串行总线数据，有效避免音频处理电路在功能和增益切换过程中的噪声，提高听觉的舒适度。

为了解决上述技术问题，本实用新型采用如下的技术方案：

一种具有过零检测的音频处理电路，包括：

过零检测模块101，为比较器，正端输入连接外置引脚输入的音频信号，负端输入连接模拟地，检测音频输入信号是否交流过零，然后将信号输出到过零信号处理模块102；

过零信号处理模块102，连接所述过零检测模块101的输出端和数字控制模块103，过零检测模块101检测到音频输入信号过零后，过零信号处理模块102锁存数字控制模块103传输过来的数字信号；

数字控制模块103，连接所述过零信号处理模块102，将接受的总线控制数据传输到过零信号处理模块102等待过零信号有效时进行同步后锁存；

音频处理模块104，连接所述过零信号处理模块102，利用过零信号处理模块102同步锁存的数字控制模块103传输的总线数据，控制音频处理。

进一步的：

所述过零信号处理模块102包括逻辑信号处理单元301、第一锁存器302、第二锁存器303，逻辑信号处理单元301连接所述过零检测模块101输出端，第一锁存器302连接所述数字控制模块103的输出端；第二锁存器303连接所述逻辑信号处理301及第一锁存器302，第二锁存器303的输出端连接到所述音频处理模块104。

所述逻辑信号处理单元301由一组逻辑门组成，通过这组逻辑门实现将过零检测模块101的输出过零检测信号转换为脉冲信号，作为第二锁存器303的时钟信号，将第一锁存器302的锁存信号再次锁存并输出到音频处理模块104；所述逻辑信号处理单元301中，反相器INV1的输入端连接到过零检测模块101的输出端，反相器INV1的输出端连接到与非门NAND21和或非门OR2的输入端，缓冲器BUF1的输入端连接到过零检测模块101的输出端，缓冲器BUF1的输出端连接到电阻R1，电阻R1的另一端连接到电容C1和缓冲器BUF1的输入端，电容C1另外一端接地，缓冲器BUF1的输出端连接到与非门NAND21和或非门OR2的另外的输入端，与非门NAND21的输出端连接到与非门NAND22的输入端，或非门OR2的输出端连接到与非门NAND22的另外一个输入端，与非门NAND22的输出端连接到第二锁存器303，第一锁存器302连接所述数字控制模块103的输出端，同时连接到所述第二锁存器303，第二锁存器303输出端连接到所述音频处理模块104。

本实用新型的技术效果在于：

本实用新型公开的一种具有过零检测的音频处理电路，在音频处理电路中加入过零检测模块及过零信号处理模块，通过检测输入音频信号过零信号，同步数字控制模块输入的串行总线数据，避免音频处理电路在功能和增益切换时的噪声，提高听觉的舒适度。

附图说明

图1为现有的音频处理电路结构示意图。

图2为本实用新型的电路结构示意。

图3为过零信号处理模块结构示意图。

图4为过零信号处理模块中对过零信号处理的示意图。

具体实施方式

下面结合附图对本实用新型的具体实施方式作进一步详细的说明。

如图2所示，本实用新型包括过零检测模块101、过零信号处理模块102、数字控制模块103及音频处理模块104，过零检测模块101为比较器，过零检测模块101正端输入连接外置引脚输入的音频信号，负端输入连接模拟地，当音频信号幅度由低到高超过模拟地电压或者由高到低越过模拟地电压都认为过零一次，通过比较检测音频输入信号是否交流过零，然后将信号输出到过零信号处理模块102；过零信号处理模块102连接过零检测模块101的输出端和数字控制模块103，过零检测模块101检测到音频输入信号过零后，过零信号处理模块102锁存数字控制模块103传输过来的数字信号；数字控制模块103连接过零信号处理模块102，将接受的总线控制数据传输到过零信号处理模块102等待过零信号有效时进行同步后锁存；音频处理模块104连接过零信号处理模块102，利用过零信号处理模块102同步锁存的数字控制模块103传输的总线数据，控制音频处理功能。电路实时检测输入的音频信号，将该音频信号和模拟地比较，当过零检测比较器翻转一次表示音频信号交流过零了，此时输出音频信号也是交流过零，相当于输出音频信号幅度接近于0V，此时如果改变音频处理模块104的功能或增益，音频信号就不会发生变化，也就不会产生噪声。

如图3所示，过零信号处理模块102包括逻辑信号处理单元301、第一锁存器302、第二锁存器303，逻辑信号处理单元301连接过零检测模块101输出端的过零检测信号，第一锁存器302连接数字控制模块103的输出端；第二锁存器303连接逻辑信号处理单元301及第一锁存器302，第二锁存器303的输出端连接到音频处理模块104。在数字控制模块103接收到外部总线发送过来的数据时，先将数据存储在第一锁存器302中，然后等待过零检测模块101的信号，当过零检测模块101信号翻转一次，不管是0翻转到1还是1翻转到0，逻辑信号处理单元301都会产生一个脉冲，触发第二锁存器303将第一锁存器302中存储的数据转移过来，然后将该数据发送给音频处理模块104，音频处理模块104接收到该数据后在调整总线数据对应的功能，具体音频处理模块104所调整的功能在不同电路中可以有不同的应用，本实用新型是实现了在音频信号过零时，同步实现音频信号功能或增益的切换，具体可以应用到所有的音频电路中去。

如图4所示，将过零信号处理模块102中的逻辑信号处理单元301使用逻辑门表达，逻辑信号处理单元301由一组逻辑门组成，通过这组逻辑门实现将过零检测模块101的输出过零检测信号转换为脉冲信号，作为第二锁存器303的时钟信号，将第一锁存器302的锁存信号再次锁存并输出到音频处理模块104；逻辑信号处理单元301中，反相器INV1的输入端连接到过零检测模块101的输出端，反相器INV1的输出端连接到与非门NAND21和或非门OR2的输入端，缓冲器BUF1的输入端连接到过零检测模块101的输出端，缓冲器BUF1的输出端连接到电阻R1，电阻R1的另一端连接到电容C1和缓冲器BUF1的输入端，电容C1另外一端接地，缓冲器BUF1的输出端连接到与非门NAND21和或非门OR2的另外的输入端，与非门NAND21的输出端连接到与非门NAND22的输入端，或非门OR2的输出端连接到与非门NAND22的另外一个输入端，与非门NAND22的输出端连接到第二锁存器303，第一锁存器302连接所述数字控制模块103的输出端，同时连接到第二锁存器303，第二锁存器303输出端连接到音频处理模块104。图4中D1为过零检测信号的反相信号，D2为过零检测信号的同相延时信号，那么在过零检测信号不论是0还是1时，D3和D4都为1，此时D5为0，第二锁存器303不会触发。当过零检测信号由0变1时，D1立刻由1变为0，D2要延时一段时间由0变为1，此时D3还是1，但是D4先为0延时后为1，这样D5就产生了一个高脉冲，第二锁存器303触发数据得以存入。反之，过零检测信号由1变0时，D1立刻由0变为1，D2要延时一段时间由1变为0，此时D4还是1，但是D3先为0延时后为1，这样D5就产生了一个高脉冲，第二锁存器303触发数据存入。

Claims

1.一种具有过零检测的音频处理电路，其特征在于包括：

过零检测模块（101），为比较器，正端输入连接外置引脚输入的音频信号，负端输入连接模拟地，检测音频输入信号是否交流过零，然后将信号输出到过零信号处理模块（102）；

过零信号处理模块（102），连接所述过零检测模块（101）的输出端和数字控制模块（103），过零检测模块（101）检测到音频输入信号过零后，过零信号处理模块（102）锁存数字控制模块（103）传输过来的数字信号；

数字控制模块（103），连接所述过零信号处理模块（102），将接受的总线控制数据传输到过零信号处理模块（102）等待过零信号有效时进行同步后锁存；

音频处理模块（104），连接所述过零信号处理模块（102），利用过零信号处理模块（102）同步锁存的数字控制模块（103）传输的总线数据，控制音频处理。

2.按照权利要求1所述的具有过零检测的音频处理电路，其特征在于：所述过零信号处理模块（102）包括逻辑信号处理单元（301）、第一锁存器（302）、第二锁存器（303），逻辑信号处理单元（301）连接所述过零检测模块（101）输出端，第一锁存器（302）连接所述数字控制模块（103）的输出端；第二锁存器（303）连接所述逻辑信号处理（301）及第一锁存器（302），第二锁存器（303）的输出端连接到所述音频处理模块（104）。

3.按照权利要求2所述的具有过零检测的音频处理电路，其特征在于：所述逻辑信号处理单元（301）由一组逻辑门组成，通过这组逻辑门实现将过零检测模块（101）的输出过零检测信号转换为脉冲信号，作为第二锁存器（303）的时钟信号，将第一锁存器（302）的锁存信号再次锁存并输出到音频处理模块（104）；所述逻辑信号处理单元（301）中，反相器（INV1）的输入端连接到过零检测模块（101）的输出端，反相器（INV1）的输出端连接到与非门（NAND21）和或非门（OR2）的输入端，缓冲器（BUF1）的输入端连接到过零检测模块（101）的输出端，缓冲器（BUF1）的输出端连接到电阻（R1），电阻（R1）的另一端连接到电容（C1）和缓冲器（BUF1）的输入端，电容（C1）另外一端接地，缓冲器（BUF1）的输出端连接到与非门（NAND21）和或非门（OR2）的另外的输入端，与非门（NAND21）的输出端连接到与非门（NAND22）的输入端，或非门（OR2）的输出端连接到与非门（NAND22）的另外一个输入端，与非门（NAND22）的输出端连接到第二锁存器（303），第一锁存器（302）连接所述数字控制模块（103）的输出端，同时连接到所述第二锁存器（303），第二锁存器（303）输出端连接到所述音频处理模块（104）。