CN104639122A - 消除高频毛刺的过零检测电路 - Google Patents

Abstract

本发明涉及一种消除高频毛刺的过零检测电路，包括比较器电路、第一反相器、第一缓冲器、第二缓冲器、第一施密特触发器、第二施密特触发器、第二反相器、第三反相器、第一下降沿探测器、第二下降沿探测器和RS触发器；比较器电路的输出端分别与第一反相器、第一缓冲器相连接，第一反相器的输出端与第二缓冲器相连接，第一缓冲器的输出端串接第一施密特触发器、第二反相器、第一下降沿探测器，第二缓冲器的输出端串接第二施密特触发器、第三反相器、第二下降沿探测器，第一下降沿探测器的输出端、第二下降沿探测器的输出端分别与RS触发器的R端、S端相连接。本发明精确地跟踪了输入信号的频率和相位，既可以消除高频毛刺，且不会造成相位误差。

Description

消除高频毛刺的过零检测电路

技术领域

本发明涉及一种过零检测电路。

背景技术

在数模混合电路中，大量需要将模拟信号转变为同频同相的方波信号，以便为后续的开关电路提供时钟，或者为其他模块如调制解调模块提供载波信号。但实际电路中存在这样的问题，即在零点信号处，由于噪声或者其他地方的串扰，模拟信号波形易出现高频干扰毛刺信号，导致方波信号出现多重跳变沿，这就为过零检测电路的设计提出了挑战。

一个最简单的过零检测器就只需要一个高速比较器即可。这种电路结构简单，但是缺点也很明显。当输入信号在直流点附近有抖动时，输出方波信号的边沿将会产生多重跳变误差(Multiple Crossings)。为避免这种现象其中一种方法是把比较器设计成迟滞比较器，但这会带来比较大的相位误差。现有技术中过零检测电路要么使用简单的迟滞比较器消除过零毛刺，要么采用需要较多数字模块的复杂结构。这两种技术都不是解决高频毛刺干扰的最佳选择。

发明内容

本发明的目的是提供一种精确地跟踪输入信号的频率和相位而能够消除高频毛刺，且结构简单，无相位差的过零检测电路。

为达到上述目的，本发明采用的技术方案是：

一种消除高频毛刺的过零检测电路，其包括输入端输入模拟信号并提供增益而输出方波信号的比较器电路、第一反相器、只对单个边沿快速响应的第一缓冲器、只对单个边沿快速响应的第二缓冲器、第一施密特触发器、第二施密特触发器、第二反相器、第三反相器、第一下降沿探测器、第二下降沿探测器以及RS触发器；

所述的比较器电路的输出端分别与所述的第一反相器的输入端、所述的第一缓冲器的输入端相连接，所述的第一反相器的输出端与所述的第二缓冲器的输入端相连接，所述的第一缓冲器的输出端依次串接所述的第一施密特触发器、所述的第二反相器、所述的第一下降沿探测器，所述的第二缓冲器的输出端依次串接所述的第二施密特触发器、所述的第三反相器、所述的第二下降沿探测器，所述的第一下降沿探测器的输出端与所述的RS触发器的R端相连接，所述的第二下降沿探测器的输出端与所述的RS触发器的S端相连接，所述的RS触发器的输出端为所述的过零检测电路的输出端。

优选的，所述的第一缓冲器包括第一PMOS管、第一NMOS管和第一电容，所述的第一PMOS管的栅极为所述的第一缓冲器的输入端，所述的第一PMOS管的漏极与电源相连接，所述的第一PMOS管的源极与所述的第一NMOS管的漏极相连接，所述的第一NMOS管的源极接地，所述的第一NMOS管的栅极连接稳态栅极驱动电压，所述的第一PMOS管的源极与地之间连接有所述的第一电容，所述的第一PMOS管的源极为所述的第一缓冲器的输出端；

所述的第二缓冲器包括第二PMOS管、第二NMOS管和第二电容，所述的第二PMOS管的栅极为所述的第二缓冲器的输入端，所述的第二PMOS管的漏极与电源相连接，所述的第二PMOS管的源极与所述的第二NMOS管的漏极相连接，所述的第二NMOS管的源极接地，所述的第二NMOS管的栅极连接稳态栅极驱动电压，所述的第二PMOS管的源极与地之间连接有所述的第二电容，所述的第二PMOS管的源极为所述的第二缓冲器的输出端。

优选的，所述的比较器电路包括三级运放。

优选的，第一级所述的运放和第二级所述的运放均为全差分输入输出无补偿运放，第三级所述的运放为差分输入单端输出无补偿运放。

由于上述技术方案运用，本发明与现有技术相比具有下列优点：本发明的过零检测电路精确地跟踪了输入信号的频率和相位，既可以消除高频毛刺，且不会造成相位误差。

附图说明

附图1为本发明的过零检测电路的原理图。

附图2为本发明的过零检测电路的比较器电路中的第一级、第二级运放的原理图。

附图3为本发明的过零检测电路的比较器电路中的第三级运放的原理图。

附图4为输入信号的整体示意图。

附图5为输入信号的局部示意图。

附图6为本发明的过零检测电路的第一缓冲器和第二缓冲器的原理图。

附图7为本发明的过零检测电路的输出仿真波形图。

附图8为本发明的过零检测电路的下降沿探测器的电路图。

附图9为本发明的过零检测电路的下降沿探测器的输出仿真波形图。

附图10为本发明的过零检测电路的输出仿真波形图。

具体实施方式

下面结合附图所示的实施例对本发明作进一步描述。

实施例一：参见附图1所示，一种消除高频毛刺的过零检测电路，其包括比较器电路COMP1、第一反相器INV1、第一缓冲器BF1、第二缓冲器BF2、第一施密特触发器S1、第二施密特触发器S2、第二反相器INV2、第三反相器INV3、第一下降沿探测器DT1、第二下降沿探测器DT2以及RS触发器。

比较器电路COMP1的输入端输入模拟信号，其用于提供增益而输出方波信号。该比较器电路COMP1包括三级运放。其中，第一级运放和第二级运放均为全差分输入输出无补偿运放，如附图2所示，第三级运放为差分输入单端输出无补偿运放，如附图3所示。

比较器电路COMP1的输出端连接有第一反相器INV1。第一缓冲器BF1的输入端与比较器电路COMP1的输出端相连接，第二缓冲器BF2的输入端与第一反相器INV1的输出端相连接。第一缓冲器BF1和第二缓冲器BF2的电路结构相同，均由PMOS管(M1或M2)、NMOS管(M3或M4)和电容(C1或C2)构成，均能够只对单个边沿快速响应、而对其他边沿慢速相应。具体的，如附图6所示，第一缓冲器BF1包括第一POMS管M1、第一NOMS管M3和第一电容C1，第一POMS管M1的栅极为第一缓冲器BF1的输入端，第一POMS管M1的漏极与电源相连接，第一POMS管M1的源极与第一NOMS管M3的漏极相连接，第一NOMS管M3的源极接地，第一NOMS管M3的栅极连接稳态栅极驱动电压VB，第一POMS管M1的源极与地之间连接有第一电容C1，第一POMS管M1的源极为第一缓冲器BF1的输出端。第二缓冲器BF2包括第二POMS管M2、第二NOMS管M4和第二电容C2，第二POMS管M2的栅极为第二缓冲器BF2的输入端，第二POMS管M2的漏极与电源相连接，第二POMS管M2的源极与第二NOMS管M4的漏极相连接，第二NOMS管M4的源极接地，第二NOMS管M4的栅极连接稳态栅极驱动电压VB，第二POMS管M2的源极与地之间连接有第二电容C2，第二POMS管M2的源极为第二缓冲器BF2的输出端。

第一缓冲器BF1的输出端依次串接第一施密特触发器S1、第二反相器INV2、第一下降沿探测器DT1，第二缓冲器BF2的输出端依次串接第二施密特触发器S2、第三反相器INV3、第二下降沿探测器DT2，第一下降沿探测器DT1的输出端与RS触发器的R端相连接，第二下降沿探测器DT2的输出端与RS触发器的S端相连接，RS触发器的输出端为过零检测电路的输出端。

该过零检测电路的原理如下：

模拟信号输入三级运放构成的比较器电路COMP1中，比较器电路COMP1可以提供比较大的增益，来识别过零小信号，将其先第一步转变为方波信号，提高ZCD电路整体的分辨率。该比较器电路COMP1的反相端连接参考电平Vref，例如：Vref＝2.5V。同相端连接输入的小信号正弦信号，共模电平也为Vref。因为只有比较器电路COMP1，所以在信号通过零点，即参考电平Vref处，由于电路存在噪声，或者其他干扰绕源，导致小信号有毛刺，从而使方波信号发生过零振荡，有多重跳变，如附图4和附图5所示。理想分辨率可以通过如下公式(1)计算。

$V_{\mathrm{in}}=\frac{V_{\mathrm{dd}}}{\mathrm{Gain}}=\frac{5}{70k}\≈71\mathrm{uV}---\left(1\right)$

在理想情况下，该比较器电路COMP1可以分辨71uV的输入小信号。实际测量考虑到工艺失调和噪声分辨率会有所降低。

由于需要对输入信号两个边沿(过零上升沿和下降沿)进行检测，所以比较器电路COMP1之后跟随着一个反相器INV1，然后电路有两路相同的结构，都包括缓冲器(BF1或BF2)，斯密特触发器(S1或S2)，反相器(INV2或INV3)和下降沿探测器(DT 1或DT2)。

第一缓冲器BF1、第二缓冲器BF2均只对单个边沿(上升沿)快速响应，而对另一个边沿慢速响应的缓冲器。PMOS管M1、M2栅极电压连接到比较器的输出端CMP，NCMP，因此电平可以低到0V，给电容C1、C2提供很大的充电电流I1，使其快速上升到高电平。而NMOS管M3、M4栅极接固定电平，使其提供电流I2，I2＝522nA左右，所以放电很慢，呈现出边沿缓慢变化。结合附图2和附图3中比较器电路COMP1的输出电平，第一缓冲器BF1、第二缓冲器BF2均能够将带毛刺的过零振荡方波转变只有一个快速沿，其他毛刺变为缓慢下降沿的波形。仿真总结构框图中比较器电路COMP1的输出CMP点、NCMP点以及第一缓冲器BF1和第二缓冲器BF2的A，B两点的输出波形如图7所示。可估计出节点A、B的下降时间如下式(2)：

t≈C·U/i＝400×5×10^-15/522×10^-9s≈3.83us。            (2)

因此它大致可滤除最低频率为f＝1/t＝261kHz的高频方波干扰。如图1中，本发明采用两路差分处理电路，能够对比较器电路COMP1输出的两个边沿都进行快速响应处理。

施密特触发器S1、S2与缓冲器BF1、BF2共同完成对过零高频毛刺的消除。当比较器电路COMP1输出的波形在零点由于有毛刺干扰引起的振荡时，经过缓冲器BF1、BF2后，除了第一个跳变边沿，其他跳变都被缓冲器转换为缓慢放电过程，只要没有达到施密特触发器S1、S2的低电平触发电压V_low，触发器就不会有动作，从而进一步滤除多重跳变沿，消除了过零毛刺。

第一下降沿探测器DT1和第二下降沿探测器DT2的门级电路图如附图8所示，由于图1中A、B节点的电压只有上升沿与输入电压的零点对齐，经过施密特触发器S1、S2后面的反相器(第二反相器INV2和第三反相器INV3)后，波形变成下降沿与输入电压的零点对齐，因此采用下降沿探测器DT1、DT2就能够检测出输入电压的过零点时间。附图9所示是下降沿探测器DT1、DT2的仿真波形图，图中包括A、B、C、D、R、S点波形。从图中可以看到下降沿探测器DT1、DT2只在下降沿到来时产生一个负脉冲，其余时间保持高电平状态。

最后部分采用RS触发器电路，两路下降沿探测器DT1、DT2的输出分别连接到RS触发器的R端(置0输入端)和S端(置1输入端)。该部分电路实现传统RS触发器的功能。当R端有低电平输入时，输出为低，当S端有电平输入时，输出为高电平。从而使得整个过零检测电路的最终输出波形如图10所示。对比输入可以看到消除了毛刺。

本过零检测电路利用新颖的结构完成了过零检测功能，结构简单，有效的滤除了过零点存在的高频毛刺，其性能稳定，引起的相位误差较小，具有推广的使用价值。

上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (4)

1.一种消除高频毛刺的过零检测电路，其特征在于：其包括输入端输入模拟信号并提供增益而输出方波信号的比较器电路、第一反相器、只对单个边沿快速响应的第一缓冲器、只对单个边沿快速响应的第二缓冲器、第一施密特触发器、第二施密特触发器、第二反相器、第三反相器、第一下降沿探测器、第二下降沿探测器以及RS触发器；

所述的比较器电路的输出端分别与所述的第一反相器的输入端、所述的第一缓冲器的输入端相连接，所述的第一反相器的输出端与所述的第二缓冲器的输入端相连接，所述的第一缓冲器的输出端依次串接所述的第一施密特触发器、所述的第二反相器、所述的第一下降沿探测器，所述的第二缓冲器的输出端依次串接所述的第二施密特触发器、所述的第三反相器、所述的第二下降沿探测器，所述的第一下降沿探测器的输出端与所述的RS触发器的R端相连接，所述的第二下降沿探测器的输出端与所述的RS触发器的S端相连接，所述的RS触发器的输出端为所述的过零检测电路的输出端。

2.根据权利要求1所述的消除高频毛刺的过零检测电路，其特征在于：所述的第一缓冲器包括第一PMOS管、第一NMOS管和第一电容，所述的第一PMOS管的栅极为所述的第一缓冲器的输入端，所述的第一PMOS管的漏极与电源相连接，所述的第一PMOS管的源极与所述的第一NMOS管的漏极相连接，所述的第一NMOS管的源极接地，所述的第一NMOS管的栅极连接稳态栅极驱动电压，所述的第一PMOS管的源极与地之间连接有所述的第一电容，所述的第一PMOS管的源极为所述的第一缓冲器的输出端；

所述的第二缓冲器包括第二PMOS管、第二NMOS管和第二电容，所述的第二PMOS管的栅极为所述的第二缓冲器的输入端，所述的第二PMOS管的漏极与电源相连接，所述的第二PMOS管的源极与所述的第二NMOS管的漏极相连接，所述的第二NMOS管的源极接地，所述的第二NMOS管的栅极连接稳态栅极驱动电压，所述的第二PMOS管的源极与地之间连接有所述的第二电容，所述的第二PMOS管的源极为所述的第二缓冲器的输出端。

3.根据权利要求1或2所述的消除高频毛刺的过零检测电路，其特征在于：所述的比较器电路包括三级运放。

4.根据权利要求3所述的消除高频毛刺的过零检测电路，其特征在于：第一级所述的运放和第二级所述的运放均为全差分输入输出无补偿运放，第三级所述的运放为差分输入单端输出无补偿运放。