JP6376913B2 - 電子機器 - Google Patents

Description

本発明は、取り外し可能な電池を認証することができる電子機器に関する。

近年、電子機器に接続される電池は、電子機器のアプリケーションに適した専用設計の電池であることが多い。

専用設計の電池は、サイズ、充放電特性、温度特性、安全性及び電子機器の使用時間など、複数項目の性能および一定の品質基準を満たす必要がある。電子機器は、そのような専用設計の電池の使用時において性能および品質が保証されるのが一般的である。

専用設計の電池は、上記のような複数項目の性能および一定の品質基準を満たすように設計製造されている。これに対し、専用設計の電池の外観を摸倣した電池も製造販売されている。このような摸倣電池には、上記のような複数項目の性能および一定の品質基準を満たしていないものや、価格を下げるために保護装置および回路を省いているものもある。

性能不足の電池又は保護装置および回路が省略されている電池を使用した場合、電子機器の性能を十分に発揮できない場合がある。摸倣電池の使用を使用者に通知する手段があれば、電子機器が性能を発揮していない理由を把握でき、その結果として、より快適に電子機器を使用することができる。もちろん、模造電池の場合、電子機器に損傷を与える可能性もあり、通知手段を装備することで、このような事態を未然に防止できる。

専用設計の電池を電子機器側で確認できるようにする手段として、専用設計の電池に認証ＩＣを備える構成が知られている（特許文献１参照）。電子機器は、当該認証ＩＣとの間で認証を行うことで、正規の電池であることを検出する。特許文献１に記載の技術では、電池に、電池を特定する電池特定情報を記憶する記憶部と、電子機器の認証部と通信する認証部とを電池に組み込む。電子機器の機器認証部が電池認証部と通信して適正な電池かどうかを認証し、認証が成功した場合にのみ、当該電池の出力電力を利用するようにしている。

特開２００９−２７２２９９号公報

特許文献１に記載の技術では、電子機器の電源オン時及び電池の入れ換え時に、電池認証プロセスが起動されるので、ユーザは、当該電池認証プロセスが完了するまで、電子機器の使用を開始することができない。

そこで、本発明は、取り外し可能な電池が認証済みの電池である場合は、電子機器の使用を迅速に開始できるようにすることを目的とする。

本発明に係る電子機器の一つは、電子機器であって、取り外し可能な電池が前記電子機器に接続されている場合に前記電池の認証処理を行う認証手段と、前記認証手段による認証処理の結果を示す値を保持する情報保持手段であって、前記電池が前記電子機器から取り外されることにより前記情報保持手段の保持値が初期値に変更される前記情報保持手段と、前記情報保持手段の保持値に応じて前記認証手段に認証処理を実行させるか否かを制御する制御手段とを有する。
本発明に係る電子機器の一つは、電子機器であって、取り外し可能な電池が前記電子機器に接続されている場合に前記電池の認証処理を行う認証手段と、前記認証手段による認証処理の結果を示す情報を記憶する記憶手段と、前記認証手段による認証処理が実行済みであるか否かを示す値を保持する情報保持手段であって、前記電池が前記電子機器から取り外されることにより前記情報保持手段の保持値が初期値に変更される前記情報保持手段と、前記情報保持手段の保持値に応じて前記認証手段に認証処理を実行させるか否かを制御する制御手段とを有する。

本発明によれば、取り外し可能な電池が認証済みの電池である場合は、認証済みの電池を再度認証する手間を省略できるので、電子機器の使用を迅速に開始することができる。

実施例１における電子機器１０１の概略構成の一例を説明するための図である。 実施例１における認証処理状態の対応表の一例を説明するためのである。 実施例１における電池認証処理の制御手順の一例を説明するためのフローチャートである。 電池１０２の認証処理が失敗したときに表示部１０９に表示される画像の一例を説明するための図である。 実施例２における認証処理状態の対応表の一例を説明するためのである。 実施例２における電池認証処理の制御手順の一例を説明するためのフローチャートである。 実施例３における認証処理状態の対応表である。 実施例３における電池認証処理の制御手順の一例を説明するためのフローチャートである。 実施例４における電子機器２０１の概略構成の一例を説明するための図である。 実施例５における電子機器３０１の概略構成の一例を説明するための図である。 実施例６における電子機器４０１の概略構成の一例を説明するための図である。 実施例６における認証処理状態の対応表である。 実施例６における電池認証処理の制御手順の一例を説明するためのフローチャートである。 実施例７における電子機器６０１の概略構成の一例を説明するための図である。 実施例８における電子機器８０１の概略構成の一例を説明するための図である。

以下、図面を参照して、本発明の実施例を説明する。ただし、本形態において例示する構成部品の寸法、形状及びそれらの相対配置などは、本発明が適用される機器の構成や各種条件により適宜変更されるべきものであり、本発明がそれらの例示に限定されるものではない。

図１は、実施例１における電子機器１０１の概略構成の一例を説明するための図である。

電池１０２は、電子機器１０１に対して取り外し自在である。電池１０２は認証部１０３を内蔵する。認証部１０３は、電池１０２の外部、具体的には電子機器１０１との通信によって内部の認証情報を読み書きできる。認証部１０３は、内部の認証情報をセキュリティ強度の高い方式で暗号化して記憶する。暗号化方式としては公知の種々の方式が使用可能である。

ＣＰＵ（Central Processing Unit）１０６は、電子機器１０１の動作を制御するためのマイクロプロセッサを有する。電池１０２が電子機器１０１に接続された状態では、認証部１０３はＣＰＵ１０６の通信ポート（Ｉ／Ｆ２）に接続し、ＣＰＵ１０６は、認証部１０３と協調して電池１０２を認証する。第１のメモリ１０７は、ＣＰＵ１０６のワークエリアとして使用されるメモリである。第２のメモリ１０８は、ＣＰＵ１０６で実行されるプログラムを記憶するメモリである。第２のメモリ１０８の一部は、例えばフラッシュメモリなどの書き換えが可能な不揮発性メモリで構成される。

電源回路１０４（以下、電源ＩＣ１０４）は、電池１０２の出力電圧が所定範囲である場合に、電子機器１０１の電源がオフであってもオンであっても動作し、所定電圧を出力する。電源ＩＣ１０４の出力電圧はダイオード１１７を介して、リアルタイムクロック（ＲＴＣ：RealTime Clock）１１８に印加され、更に抵抗１１６を介して充電池１１５に印加される。ＲＴＣ１１８は現在日時を出力しており、時間経過を計測する目的でも使用される。電池１０２が電子機器１０１に接続されて電源ＩＣ１０４が動作しているとき、電源ＩＣ１０４の出力は、ＲＴＣ１１８の電源として機能すると共に充電池１１５を充電する。他方、電池１０２が外されて電源ＩＣ１０４が動作していないとき、充電池１１５の出力電圧は抵抗１１６を介してＲＴＣ１１８に印加され、充電池１１５は、ＲＴＣ１１８の電源（バックアップ電源）として機能する。この構成により、ＲＴＣ１１８は、電子機器１０１の電源がオフになっている状態でも、継続的に動作している。

電源回路１０５（以下、電源ＩＣ１０５）は、ＣＰＵ１０６の制御下にあり、電池１０２の出力電圧が所定範囲である場合に所定電圧を出力する。ＣＰＵ１０６は、電源ＩＣ１０５の出力電圧を電源として動作する。電源ＩＣ１０５の出力電圧はまた、抵抗１２１及びＮｃｈＭＯＳ ＦＥＴ１２０を介してアースに接続する。抵抗１２１とＦＥＴ１２０の接続点は、ＣＰＵ１０６の入力ポート（入力１）に接続し、抵抗１２１はＣＰＵ１０６の入力ポート（入力１）をプルアップするプルアップ抵抗として機能する。

実施例１では、電子機器１０１が電源オフのとき、電源ＩＣ１０５は働いていない。従って、電源オフのとき、ＣＰＵ１０６は無電源となって動作しない。他方、電源オンの場合、電源ＩＣ１０５は、電池１０２の出力電圧から所定電圧を生成して出力ポート（電圧出力２）から出力する。ＣＰＵ１０６は、電源ＩＣ１０５の出力ポート（電圧出力２）の電圧を電源として動作し、入力ポート（入力１）の電圧を取り込み、各部を制御する。

表示部１０９は、表示部１０９の画面に画像データ及び操作情報などの画像を表示する。表示部１０９は、例えば、液晶表示装置（Liquid Crystal Display）で構成される。操作入力部１１０は、ユーザによる各種操作を受け付ける操作入力部であり、ユーザの操作情報をＣＰＵ１０６に入力する。メモリカード１１１は、種々のデータを書き込み及び読み込みできる記録媒体である。撮像部１１２は、レンズ及びその駆動系で構成される光学ユニットと、当該光学ユニットによる光学像を画像信号に変換する撮像素子とで構成される。

Ｄフリップフロップ（Ｄ−ＦＦ）１２５は、ＣＰＵ１０６の出力ポート（出力１）の出力に従って出力状態を変更可能な状態保持回路であり、電池１０２の認証処理状態を示す値（或いは情報）を保持（或いは記憶）する情報保持手段として使用される。Ｄ−ＦＦ１２５の電源端子ＶＤＤとプリセット端子／ＰＲＥには、電源ＩＣ１０４の出力電圧が印加される。電源ＩＣ１０４は、電池１０２の出力電圧が電源ＩＣ１０４の動作範囲内である場合に、電子機器１０１の動作状態に係わらず、一定の電圧を出力ポート（出力電圧１）から出力する。Ｄ−ＦＦ１２５のＱ出力値（保持値１）は、電源ＩＣ１０４の出力電圧により維持される。

Ｄ−ＦＦ１２５の電源端子ＶＤＤ（電源ＩＣ１０４の出力電圧）は、抵抗１３２を介してＤ端子に接続する。抵抗１３２は、Ｄ−ＦＦ１２５のＤ端子の論理確定のために使用される。Ｄ−ＦＦ１２５の電源端子ＶＤＤはまた、キャパシタ１２６を介してアースＧＮＤに接続し、シリアル接続の抵抗１２７、１３０を介してＤ−ＦＦ１２５の／ＣＬＲ端子に接続する。抵抗１２７に並列にダイオード１２９が逆方向に接続し、抵抗１２７，１３０の接続点はキャパシタ１２８を介してアースＧＮＤに接続する。Ｄ−ＦＦ１２５の／ＣＬＲ端子の論理状態は、抵抗１２７の抵抗値とキャパシタ１２８の容量値で決定されるＣＲ時定数で確定される。

Ｄ−ＦＦ１２５の電源端子ＶＤＤは更に、抵抗１３１を介してｎｐｎトランジスタ１３３のコレクタに接続し、トランジスタ１３３のエミッタはアースに接続する。トランジスタ１３３のコレクタが、Ｄ−ＦＦ１２５のクロック端子ＣＬＫに接続する。ＣＰＵ１０６の出力ポート（出力１）は抵抗１３４を介してトランジスタ１３３のベースに接続する。トランジスタ１３３のベースとエミッタとの間に抵抗１３５を接続してある。ＣＰＵ１０６は、出力ポート（出力１）からトランジスタ１３３をスイッチングさせ、これにより、Ｄ−ＦＦ１２５のＣＬＫ端子にクロック様のトリガー信号を入力する。

Ｄ−ＦＦ１２５のＱ出力（保持値１）は、抵抗１２２を介してＦＥＴ１２０のゲートに接続する。ＦＥＴ１２０からなるスイッチは、Ｄ−ＦＦ１２５のＱ出力によりオン又はオフされる。

Ｄ−ＦＦ１２５の状態遷移を説明する。電池１０２がない状態から、電源ＩＣ１０４の動作範囲内の電圧を出力する電池１０２が電子機器１０１に接続されたとする。このとき、Ｄ−ＦＦ１２５は、抵抗１２７の抵抗値とキャパシタ１２８の容量値で決定されるＣＲ時定数でクリアされる。すなわち、Ｄ−ＦＦ１２５はクリア状態から動作を開始する。このＣＲ時定数は、電池１０２がない状態から、電子機器１０１に接続されて電源ＩＣ１０４の出力ポート（出力１）の出力電圧が十分安定するまでの時間以上を確保できる程度の時間に設定される。Ｄ−ＦＦ１２５は、初期状態でクリア状態であるので、Ｄ−ＦＦ１２５のＱ出力（保持値１）はＬ（低）となり、ＦＥＴ１２０はオフ（非導通）状態である。

この状態で、ＣＰＵ１０６は出力ポート（出力１）によりトランジスタ１３３を一時的にオンにスイッチングして、Ｄ−ＦＦ１２５のＣＬＫ端子にＨ（高）→Ｌ（低）→Ｈ（高）と遷移する信号を入力したとする。このように遷移する信号をトリガーとして、Ｄ−ＦＦ１２５のＱ出力（保持値１）は、Ｌ（低）からＨ（高）に遷移する。Ｄ−ＦＦ１２５のＱ出力（保持値１）がＨとなることにより、ＦＥＴ１２０がオン（導通）状態になる。Ｄ−ＦＦ１２５のこの状態は、電池１０２が電子機器１０１に接続されており、且つ、電池１０２の出力電圧が電源ＩＣ１０４の動作範囲内であれば、維持される。

電池１０２を電子機器１０１から抜き去ると、電源ＩＣ１０４の出力電圧が低下してＤ−ＦＦ１２５が動作しなくなる。この結果、Ｄ−ＦＦ１２５のＱ出力（保持値１）はＬになり、ＦＥＴ１２０は、オフ（非導通）状態になる。電池１０２が再び電子機器１０１に接続されると、Ｄ−ＦＦ１２５は先に説明したようにクリア状態から初期動作を開始するので、Ｄ−ＦＦ１２５は電池１０２の入れ直しによりクリアされることになる。

図２は、電子機器１０１に接続されている電池１０２の認証結果と、Ｄ−ＦＦ１２５（状態保持回路）の保持値１との関係を説明するための対応表を示す。なお、実施例１では、ＣＰＵ１０６と電池１０２の認証部１０３との間で行われるべき電池認証処理を未実行の状態を「未認証」と表記する。また、電池認証処理の結果、認証が成功した状態を「認証済」と表記し、電池認証処理を行ったが、失敗した状態を「認証チャレンジ済み失敗」と表記する。

図３は、実施例１における電池認証処理の制御手順の一例を説明するためのフローチャートである。図４は、電池１０２の認証処理が失敗したときに表示部１０９に表示される画像の一例を説明するためのである。

電子機器１０１の電源がオンになった後、ＣＰＵ１０６は、Ｄ−ＦＦ１２５のＱ出力（保持値１）がＨであるか否かを判断する（Ｓ３０１）。Ｄ−ＦＦ１２５のＱ出力（保持値１）がＨのとき、ＦＥＴ１２０は導通状態になるので、ＣＰＵ１０６の入力ポート（入力１）の電位はＧＮＤ電位になる。他方、Ｄ−ＦＦ１２５のＱ出力（保持値１）がＬのとき、ＦＥＴ１２０は非導通状態になるので、ＣＰＵ１０６の入力ポート（入力１）の電位は電源ＩＣ１０５の出力電圧の電位になる。これにより、ＣＰＵ１０６は、Ｄ−ＦＦ１２５のＱ出力（保持値１）を判別できる。

Ｄ−ＦＦ１２５のＱ出力（保持値１）がＨである場合（Ｓ３０１）、ＣＰＵ１０６は、現在電子機器１０１に接続されている電池１０２の認証処理を既に実施済みでその結果が「認証チャレンジ済み失敗」であると判定する（Ｓ３０２）。ＣＰＵ１０６は、電池認証結果の表示を行わずに（Ｓ３０７）、図３に示すフローを終了する。

Ｄ−ＦＦ１２５のＱ出力（保持値１）がＬである場合（Ｓ３０１）、ＣＰＵ１０６は、現在電子機器１０１に接続されている電池１０２の認証処理が「認証済」か「未認証」であると判定し（Ｓ３０３）、ステップＳ３０４に進む。

ＣＰＵ１０６は、電池１０２の認証部１０３との間で認証処理を行う（Ｓ３０４）。ステップＳ３０４での電池１０２の認証処理結果が認証の成功である場合（Ｓ３０５）、ＣＰＵ１０６は、トランジスタ１３３をオフのままにして、Ｄ−ＦＦ１２５のＱ出力（保持値１）をＬのままとする（Ｓ３０６）。そして、ＣＰＵ１０６は、電池認証結果の表示を行わずに（Ｓ３０７）、図３に示すフローを終了する。

ステップＳ３０４での電池１０２の認証処理結果が認証の失敗である場合（Ｓ３０５）、ＣＰＵ１０６は、先に説明したようにトランジスタ１３３を一時的にオンにして、Ｄ−ＦＦ１２５のＱ出力（保持値１）をＨに切り換える（Ｓ３０８）。そして、ＣＰＵ１０６は、電池認証結果が失敗であることを表示部１０９に表示して（Ｓ３０９）、図３に示すフローを終了する。

実施例１では、電池の認証失敗を記憶する状態保持回路としてＤ−ＦＦ１２５を例示したが、その他の回路要素又は機械的な要素であってもよい。例えば、ＪＫ−ＦＦ、ＳＲ−ＦＦ及びＴ−ＦＦのように、出力の初期値を設定可能であり、外部制御で出力状態を遷移でき、供給電力がなくなった場合に状態が初期値へ戻るような回路であればよい。

図２では、「未認証」または「認証済」のときにＤ−ＦＦ１２５のＱ出力（保持値１）をＬとし、「認証チャレンジ済み失敗」のときにＤ−ＦＦ１２５のＱ出力（保持値１）をＨとした。しかし、認証結果とＤ−ＦＦ１２５のＱ出力、即ち状態保持回路の保持値との対応は、この例に限定されない。

例えば、「未認証」または「認証済」に対してＤ−ＦＦ１２５のＱ出力（保持値１）をＨとし、「認証チャレンジ済み失敗」に対してＤ−ＦＦ１２５のＱ出力（保持値１）をＬとしてもよい。この場合、条件分岐（Ｓ３０１）とＤ−ＦＦ１２５の状態遷移（Ｓ３０６，Ｓ３０８）で、ＨとＬを逆の論理にする。

実施例１では、電子機器１０１による電池１０２の認証が失敗した場合、認証失敗をＤ−ＦＦ１２５に記憶することができる。そして、認証に失敗した電池１０２が電子機器１０１に接続されたままである限り、電子機器１０１は起動時の電池認証処理の実施と認証結果の表示を省略する。これにより、ユーザは電子機器１０１の利用を早期に開始できる。

電池を認証した結果として認証成功の場合に、認証成功を状態保持回路に記憶するようにしてよい。

例えば、電子機器１０１による電池１０２の認証結果が「未認証」または「認証チャレンジ済み失敗」とき、Ｄ−ＦＦ１２５のＱ出力（保持値１）をＬにし、「認証済」のときに、Ｄ−ＦＦ１２５のＱ出力（保持値１）をＨとする。図５は、このような関係を説明するための対応表を示す。

図６は、実施例２における電池認証処理の制御手順の一例を説明するためのフローチャートである。

電子機器１０１の電源がオンになった後、ＣＰＵ１０６は、Ｄ−ＦＦ１２５のＱ出力がＨであるか否かを判断する（Ｓ６０１）。Ｄ−ＦＦ１２５のＱ出力（保持値１）がＨである場合（Ｓ６０１）、ＣＰＵ１０６は、現在電子機器１０１に接続されている電池１０２の認証処理を既に実施済みでその結果が「認証済」であると判定する（Ｓ６０２）。ＣＰＵ１０６は、電池認証結果の表示を行わずに（Ｓ６０７）、図６に示すフローを終了する。

Ｄ−ＦＦ１２５のＱ出力（保持値１）がＬである場合（Ｓ６０１）、ＣＰＵ１０６は、現在電子機器１０１に接続されている電池１０２の認証処理が「未認証」か「認証チャレンジ済み失敗」であると判定し（Ｓ６０３）、ステップＳ６０４に進む。

ＣＰＵ１０６は、電池１０２の認証部１０３との間で認証処理を行う（Ｓ６０４）。ステップＳ６０４での電池１０２の認証処理結果が認証の成功である場合（Ｓ６０５）、ＣＰＵ１０６は、実施例１で説明したようにトランジスタ１３３を一時的にオンにしてＤ−ＦＦ１２５のＱ出力（保持値１）をＨに遷移させる（Ｓ６０６）。そして、ＣＰＵ１０６は、電池認証結果の表示を行わずに（Ｓ６０７）、図６に示すフローを終了する。

ステップＳ６０４での電池１０２の認証処理結果が認証の失敗である場合（Ｓ６０５）、ＣＰＵ１０６は、トランジスタ１３３をオフのままにしてＤ−ＦＦ１２５のＱ出力をＬに維持する（Ｓ６０８）。そして、ＣＰＵ１０６は、電池認証結果が失敗であることを表示部１０９に表示して（Ｓ６０９）、図６に示すフローを終了する。

図５では、「未認証」または「認証チャレンジ済み失敗」のときにＤ−ＦＦ１２５のＱ出力（保持値１）をＬとし、「認証済」のときにＤ−ＦＦ１２５のＱ出力をＨとした。しかし、認証結果とＤ−ＦＦ１２５のＱ出力（保持値１）との対応は、この例に限定されない。

例えば、「未認証」または「認証チャレンジ済み失敗」に対してＤ−ＦＦ１２５のＱ出力をＨとし、「認証済」に対してＤ−ＦＦ１２５のＱ出力（保持値１）をＬとしてもよい。この場合、条件分岐（Ｓ６０１）とＤ−ＦＦ１２５の状態遷移（Ｓ６０６，Ｓ６０８）で、ＨとＬを逆の論理にする。

実施例２では、電子機器１０１による電池１０２の認証が成功した場合、認証成功をＤ−ＦＦ１２５に記憶することができる。そして、認証に失敗した電池１０２が電子機器１０１に接続されたままである限り、電子機器１０１は起動時の電池認証処理の実施と認証結果の表示を省略する。

実施例２では、「認証済」の電池１０２に対して、電源オン時の認証を省略できる。これにより、ユーザは電子機器１０１の利用を早期に開始できる。

実施例１では、認証チャレンジ失敗の場合に、認証失敗をユーザに通知しないが、実施例２では、認証失敗をユーザに通知する。どちらがよいかはユーザの好みにもよるので、適宜に選択できるようにするのが好ましいことになる。

電池１０２を未認証か認証実行済み（「認証チャレンジ済み」）かをＤ−ＦＦ１２５に記憶し、認証結果としての認証の失敗／成功を別途、フラッシュメモリ等の不揮発性メモリ（認証結果メモリ）に記憶するようにしてもよい。例えば、第２のメモリ１０８にこの認証メモリを用意する。このように変更した実施例３を説明する。以下の説明では、電池１０２を「未認証」である場合、Ｄ−ＦＦ１２５のＱ出力をＬとし、電池１０２の認証処理を実行済み、すなわち「認証チャレンジ済み」の場合、Ｄ−ＦＦ１２５のＱ出力（保持値１）をＨとする。図７は、このような関係を説明するための対応表を示す。認証チャレンジ結果の記憶情報も並記した。

図８は、実施例３における電池認証処理の制御手順の一例を説明するためのフローチャートである。

電子機器１０１の電源がオンになった後、ＣＰＵ１０６は、Ｄ−ＦＦ１２５のＱ出力（保持値１）がＨであるか否かを判断する（Ｓ８０１）。Ｄ−ＦＦ１２５のＱ出力（保持値１）がＨである場合（Ｓ８０１）、ＣＰＵ１０６は、現在電子機器１０１に接続されている電池１０２の認証処理を既に実施済みであると判定する（Ｓ８０２）。ＣＰＵ１０６は、認証結果メモリから認証結果詳細情報を読み出す（Ｓ８０３）。認証結果詳細情報は、「認証失敗ステータス」か「認証済み電池情報」である。認証済み電池情報は例えば、電池認証処理に成功した日付時刻、電池１０２の認証部１０３の固有ＩＤ、及び電池１０２の充放電回数などからなる。ＣＰＵ１０６は、Ｓ８０３で読み出した認証結果詳細情報を元に電子機器１０１の制御を変えてもよい。ステップＳ８０３で認証結果詳細情報を読み出した後、ＣＰＵ１０６は、電池認証結果の表示を行わずに（Ｓ８０９）、図８に示すフローを終了する。

Ｄ−ＦＦ１２５のＱ出力（保持値１）がＬである場合（Ｓ８０１）、ＣＰＵ１０６は、現在電子機器１０１に接続されている電池１０２が「未認証」であると判定し（Ｓ８０４）、ステップＳ８０５に進む。ＣＰＵ１０６は、電池１０２の認証部１０３との間で認証処理を行う（Ｓ８０５）。ステップＳ８０５での電池１０２の認証処理結果が認証の成功である場合（Ｓ８０６）、ＣＰＵ１０６は、認証結果メモリにこの認証処理結果を含む認証済み電池情報を記憶する（Ｓ８０７）。ＣＰＵ１０６は、実施例１で説明したようにトランジスタ１３３を一時的にオンにしてＤ−ＦＦ１２５のＱ出力（保持値１）をＨに遷移させる（Ｓ８０８）。そして、ＣＰＵ１０６は、電池認証結果の表示を行わずに（Ｓ８０９）、図８に示すフローを終了する。

Ｓ８０５での電池１０２の認証処理結果が認証の失敗である場合（Ｓ８０６）、ＣＰＵ１０６は、第２のメモリ１０８の認証結果メモリにこの認証処理結果（認証失敗ステータス）を記憶する（Ｓ８１１）。認証失敗ステータスは例えば、電池認証処理に失敗した日付時刻、及び、電池認証処理に失敗した通信のログなどからなる。ＣＰＵ１０６は、実施例１で説明したようにトランジスタ１３３を一時的にオンにしてＤ−ＦＦ１２５のＱ出力をＨに遷移させる（Ｓ８１２）。そして、ＣＰＵ１０６は、電池認証結果が失敗であることを表示部１０９に表示して（Ｓ８１２）、図８に示すフローを終了する。

図７では、「未認証」のときにＤ−ＦＦ１２５のＱ出力（保持値１）をＬとし、「認証チャレンジ済み」のときにＤ−ＦＦ１２５のＱ出力（保持値１）をＨとした。しかし、認証の実施の有無とＤ−ＦＦ１２５のＱ出力（保持値１）との対応は、この例に限定されない。

例えば、「未認証」に対してＤ−ＦＦ１２５のＱ出力（保持値１）をＨとし、「認証チャレンジ済み」に対してＤ−ＦＦ１２５のＱ出力（保持値１）をＬとしてもよい。この場合、条件分岐（Ｓ８０１）とＤ−ＦＦ１２５の状態遷移（Ｓ８０８，Ｓ８１１）で、ＨとＬを逆の論理にする。

実施例３では、電池１０２の認証の実施の有無をＤ−ＦＦ１２５に記憶し、電池認証処理の結果を第２のメモリ１０８に記憶する。そして、同じ電池１０２が電子機器１０１に接続されたままである限り、電子機器１０１は起動時の電池認証処理の実施と認証結果の表示を省略する。これにより、ユーザは電子機器１０１の利用を早期に開始できる。

図９は、実施例４における電子機器２０１の概略構成の一例を説明するための図である。実施例４の電子機器２０１では、Ｄ−ＦＦ１２５に対応するＤ−ＦＦ２２５の／ＣＬＲ端子に、電圧検出回路２４０の出力を印加することで、Ｄ−ＦＦ２２５の初期動作時の論理を確定する。実施例１〜３と同様に、Ｄ−ＦＦ２２５は、クリア状態から動作を開始する。図９で符号２０２〜２３５が示す構成要素はそれぞれ、図１で符号１０２〜１３５が示す構成要素に対応し、基本的に同様に動作する。図２、図５及び図７に示す対応表、並びに、図３、図６及び図８に示すフローチャートは、実施例４にも適用可能である。

図１に示す実施例１に対する相違部分を説明する。電圧検出回路２４０は、電源ＩＣ２０４の出力電圧を検出し、当該電圧が閾値未満であれば出力ＶＯＵＴをＬにし、閾値以上であれば出力ＶＯＵＴをＨにする。電圧検出回路２４０は電源ＩＣ２０４の出力電圧を電源としているので、電子機器２０１の電源オン又はオフに関わらず、常時、動作している。電圧検出回路２４０の出力ＶＯＵＴは、Ｄ−ＦＦ２２５の／ＣＬＲ端子に接続する。

２４２は、電圧検出回路２４０が閾値以上の電圧を検出してから、出力ＶＯＵＴをＬからＨに遷移するまでの遅延時間を設定するためのキャパシタである。キャパシタ２４２の容量値は、電池２０２が電子機器２０１に接続されて電源ＩＣ２０４が適正な電圧を出力し始めてから十分安定するまでの時間以上を確保できる遅延時間となるようにする。

電圧検出回路２４０を設けたことで、Ｄ−ＦＦ２２５の／ＣＬＲ端子の初期時の論理値が、図１に示す構成に比べてより安定的に確定する。

図１０は、実施例５における電子機器３０１の概略構成の一例を説明するための図である。実施例５の電子機器３０１では、状態保持回路をＰｃｈＭＯＳＦＥＴとＮｃｈＭＯＳＦＥＴで構成した。図１１で符号３０２〜３２１が示す構成要素はそれぞれ、図１で符号１０２〜１２１が示す構成要素に対応し、基本的に同様に動作する。図２、図５及び図７に示す対応表、並びに、図３、図６及び図８に示すフローチャートは、実施例５にも適用可能である。

図１に示す回路構成に対する変更部分を説明する。３５０はＰｃｈＭＯＳＦＥＴである。３５５はＮｃｈＭＯＳＦＥＴである。３５２、３５３はダイオードである。３５１、３５６は抵抗である。３５７はキャパシタである。

ＰｃｈＭＯＳＦＥＴ３５０のゲートは、抵抗３５１により、電源ＩＣ３０４の電圧出力にプルアップされている。

ＮｃｈＭＯＳＦＥＴ３２０およびＮｃｈＭＯＳＦＥＴ３５５のゲートは、抵抗３５６でグラウンドＧＮＤにプルダウンされている。ＮｃｈＭＯＳＦＥＴ３２０およびＮｃｈＭＯＳＦＥＴ３５５のゲートには、インパルス入力及びノイズ混入による誤動作をマスクするためのキャパシタ３５７が接続する。

ＰｃｈＭＯＳＦＥＴ３５０のドレイン出力は、順方向のダイオード３５２及び抵抗３２２を介してＮｃｈＭＯＳＦＥＴ３２０およびＮｃｈＭＯＳＦＥＴ３５５のゲートに印加される。また、ＣＰＵ３０６の出力ポート（出力１）の出力が、順方向のダイオード３５３及び抵抗３２２を介してＮｃｈＭＯＳＦＥＴ３２０およびＮｃｈＭＯＳＦＥＴ３５５のゲートに印加される。即ち、ダイオード３５２，３５３のオア出力が、ＮｃｈＭＯＳＦＥＴ３２０およびＮｃｈＭＯＳＦＥＴ３５５のゲートを駆動する。ダイオード３５２，３５３のオア出力は、Ｄ−ＦＦ１２５のＱ出力に対応する状態保持回路出力（保持値１）である。

ダイオード３５２，３５３のオア出力によりキャパシタ３５７が充電され、ＦＥＴ３２０，３５５がオン（導通）状態になる。ＦＥＴ３５５がオンになると、ＦＥＴ３５０がオンになる。以降、ＣＰＵ３０６の出力ポート（出力１）の出力がＬかＨかに係わらず、ＦＥＴ３５０がオンであることにより、ダイオード３５２，３５３のオア出力（保持値１）が安定する。

ＰｃｈＭＯＳＦＥＴ３５０とＮｃｈＭＯＳＦＥＴ３５５とで構成した状態保持回路の状態遷移動作を説明する。

電池３０２がない状態から、電源ＩＣ３０４の動作範囲内の電圧を出力する電池３０２が電子機器３０１に接続されると、電源ＩＣ３０４は所定の電圧を出力する。電源ＩＣ３０４の出力電圧は、ＦＥＴ３５０のソースと、抵抗３５１を介してゲートに印加される。

ＦＥＴ３５０のゲートが抵抗３５１で電源ＩＣ３０４の出力電圧にプルアップされているので、ＦＥＴ３５０はオフ（非導通）状態である。ＦＥＴ３５０がオフ状態で、且つ、ＣＰＵ３０６が出力ポート（出力１）の出力がＬである場合、ダイオード３５２，３５３のオア出力（保持値１）はＬであり、従って、ＦＥＴ３５５もオフ状態である。このように、初期的には、ＦＥＴ３５０及びＦＥＴ３５５は共にオフ状態になっている。

ＦＥＴ３５０のゲート容量のばらつきによって一瞬、ＦＥＴ３５０がオンになり、さらにＦＥＴ３５５がオンになるということがないように、実施例５では、抵抗３２２とキャパシタ３５７とでＣＲ時定数回路を構成している。すなわち、抵抗３２２の抵抗値とキャパシタ３５７の容量値で算出されるＣＲ時定数は、ＦＥＴ３５０が一瞬、オンになった場合の、ＦＥＴ３５５のゲートへのインパルス入力をマスクできる程度に設定される。

ＣＰＵ３０６が出力ポート（出力１）の出力をＨに変更したとする。ダイオード３５３を介して、ダイオード３５２，３５３のオア出力（保持値１）がＨとなり、ＦＥＴ３５５がオフからオンとなり、続いて、ＦＥＴ３５０がオフからオンになる。ＦＥＴ３５０がオンになると、ダイオード３５２，３５３のオア出力（保持値１）はＣＰＵ３０６が出力ポート（出力１）の出力に関わらずＨとなり、ＦＥＴ３５５はオン状態が維持され、従って、ＦＥＴ３５０もオン状態が維持される。このループにより、ダイオード３５２，３５３のオア出力（保持値１）はＨのままとなり、この状態は、電子機器３０１に接続された電池３０２の出力電圧が電源ＩＣ３０４の動作範囲内のである限り維持される。

電池３０２を抜き去ると、電源ＩＣ３０４の出力電圧が低下するので、ＦＥＴ３５５がオフとなり、ＦＥＴ３５０もオフとなる。再び電池３０２が電子機器３０１に接続されると、ＦＥＴ３５０及びＦＥＴ３５５はオフ状態で初期動作を開始する。つまり、電池３０２が電子機器３０１に接続されているときにＣＰＵ３０６により状態保持回路に設定された内容は、電池３０２を抜き去ることでクリアされる。

状態保持回路を実現する回路構成が異なる点を除いて、電子機器３０１の回路動作は、実施例１〜４の回路動作と同じである。

図１１は、実施例６における電子機器４０１の概略構成の一例を説明するための図である。実施例６の電子機器４０１では、２つのＤ−ＦＦで２ビットの状態保持回路を実現している。図１１で符号４０２〜４３１及び４３３〜４３５が示す構成要素はそれぞれ、図１で符号１０２〜１３１及び１３３〜１３５が示す構成要素に対応し、基本的に同様に動作する。

図１に示す構成に対して追加された要素とその動作を説明する。Ｄ−ＦＦ４２５は、Ｄ−ＦＦ１２５とは次の点が異なる。すなわち、電源端子ＶＤＤとＤ端子を接続する抵抗１３２に相当する抵抗がなく、Ｄ−ＦＦ４２５の／Ｑ端子がＤ端子に直接接続する。

Ｄ−ＦＦ５２５の電源端子ＶＤＤとプリセット端子／ＰＲＥには、電源ＩＣ５０４の出力電圧が印加される。Ｄ−ＦＦ５２５の電源端子ＶＤＤはキャパシタンス５２６を介してグラウンドＧＮＤに接続する。Ｄ−ＦＦ４２５の／Ｑ端子がＤ端子に直接接続する。抵抗４２７，４３０の接続点が、Ｄ−ＦＦ５２５の／ＣＬＲ端子に接続し、Ｄ−ＦＦ４２５のＱ出力（保持値１）がＤ−ＦＦ５２５のクロック端子ＣＬＫに接続する。Ｄ−ＦＦ５２５のＱ出力（保持値２）は、抵抗５２２を介してＭＯＳＦＥＴ５２０のゲートに接続する。電源ＩＣ４０５の出力ポート（出力１）は、シリアル接続の抵抗４２１及びＭＯＳＦＥＴ４２０を介してグラウンドＧＮＤに接続すると共に、シリアル接続の抵抗５２１及びＭＯＳＦＥＴ５２０を介してグラウンドＧＮＤに接続する。抵抗５２１のＭＯＳＦＥＴ５２０の接続点がＣＰＵ４０６の入力ポート（入力２）に接続する。

Ｄ−ＦＦ４２５およびＤ−ＦＦ５２５は、電源ＩＣ４０４からの電圧がこれらの電源端子ＶＤＤに印加されると、抵抗４２７の抵抗値とキャパシタ４２８の容量値で決定されるＣＲ時定数によってクリアされ、それぞれのＱ出力（保持値１，２）はＬになる。

ＣＰＵ４０６が出力ポート（出力１）をＬのとき、Ｄ−ＦＦ４２５，５２５のＱ出力は、
状態１：保持値１＝Ｌ、保持値２＝Ｌ
となっている。なお、保持値１はＤ−ＦＦ４２５のＱ出力を示し、保持値２はＤ−ＦＦ５２５のＱ出力を示す。すなわち、

ＣＰＵ４０６が出力ポート（出力１）をＬ→Ｈに遷移すると、先に説明したように、Ｄ−ＦＦ４２５のＱ出力がＨになる。Ｄ−ＦＦ４２５のＱ出力がＤ−ＦＦ５２５のクロック端子ＣＬＫに接続するので、Ｄ−ＦＦ４２５のＱ出力もＨになる。すなわち、
状態２：保持値１＝Ｈ、保持値２＝Ｈ
となる。

更に、ＣＰＵ４０６が出力ポート（出力１）をＨからＬ→Ｈ→Ｌと遷移させると、
状態３：保持値１＝Ｌ、保持値２＝Ｈ
状態４：保持値１＝Ｈ、保持値２＝Ｌ
が実現される。状態４の次は状態１へ戻る。即ち、状態１〜４の遷移が繰り返される。

なお、Ｄ−ＦＦ４２５のＱ出力（保持値１）がＨになると、ＦＥＴ４２０がオン（導通）状態になり、ＣＰＵ４０６の入力ポート（入力１）がＬになる。また、Ｄ−ＦＦ５２５のＱ出力（保持値２）がＨになると、ＦＥＴ５２０がオン（導通）状態になり、ＣＰＵ４０６の入力ポート（入力２）がＬになる。

図１２は、電池４０２の認証処理結果とＤ−ＦＦ４２５，５２５のＱ出力（保持値１，２）との関係を説明するための対応表を示す。実施例６では、Ｄ−ＦＦ４２５，５２５のＱ出力（保持値１，２）の対（Ｌ：Ｌ）を「未認証」に割り当て、（Ｌ：Ｈ）を「認証済」に割り当て、（Ｈ：Ｘ）を「認証チャレンジ済み失敗」に割り当てる。ＸはＬ又はＨである。

図１３は、実施例６における電池認証処理の制御手順の一例を説明するためのフローチャートである。

電子機器４０１の電源がオンになった後、ＣＰＵ４０６は、Ｄ−ＦＦ４２５のＱ出力（保持値１）がＨであるか否かを判断する（Ｓ１３０１）。Ｄ−ＦＦ４２５のＱ出力（保持値１）がＨである場合（Ｓ１３０１）、ＣＰＵ４０６は、現在電子機器４０１に接続されている電池４０２の認証処理を既に実施済みでその結果が「認証チャレンジ済み失敗」であると判定する（Ｓ１３０２）。ＣＰＵ４０６は、第２のメモリ４０８から認証結果詳細情報（ここでは、「認証失敗ステータス」）を読み出す（Ｓ１３０３）。ＣＰＵ４０６は、Ｓ１３０３で読み出した認証結果詳細情報を元に電子機器４０１の制御を変えてもよい。ステップＳ１３０３で認証結果詳細情報を読み出した後、ＣＰＵ４０６は、電池認証結果の表示を行わずに（Ｓ１３１２）、図１３に示すフローを終了する。ステップＳ１３０３は、省略可能である。

Ｄ−ＦＦ４２５のＱ出力（保持値１）がＬである場合（Ｓ１３０１）、ＣＰＵ４０６は、Ｄ−ＦＦ５２５のＱ出力（保持値２）がＨであるか否かを判断する（Ｓ１３０４）。Ｄ−ＦＦ５２５のＱ出力がＨである場合（Ｓ１３０４）、ＣＰＵ４０６は、現在電子機器４０１に接続されている電池４０２の認証処理結果が「認証済」であると判定する（Ｓ１３０５）。ＣＰＵ４０６は、第２のメモリ４０８から認証結果詳細情報（ここでは、「認証済み電池情報」）を読み出す（Ｓ１３０６）。ＣＰＵ４０６は、Ｓ１３０６で読み出した認証結果詳細情報を元に電子機器４０１の制御を変えてもよい。ステップＳ１３０６で認証結果詳細情報を読み出した後、ＣＰＵ４０６は、電池認証結果の表示を行わずに（Ｓ１３１２）、図１３に示すフローを終了する。ステップＳ１３０６は、省略可能である。

Ｄ−ＦＦ５２５のＱ出力（保持値２）がＬである場合（Ｓ１３０４）、ＣＰＵ４０６は、現在電子機器４０１に接続されている電池４０２の認証処理が未実行、すなわち「未認証」であると判定する（Ｓ１３０７）。ＣＰＵ４０６は、電池４０２の認証部４０３との間で認証処理を行う（Ｓ１３０８）。ステップＳ１４０８での電池４０２の認証処理結果が認証の成功である場合（Ｓ１３０９）、ＣＰＵ４０６は、認証結果メモリにこの認証処理結果を含む認証済み電池情報を記憶する（Ｓ１３１０）。ＣＰＵ４０６は、先に説明した手順でＤ−ＦＦ５２５のＱ出力をＨに遷移させる（Ｓ１３１１）。そして、ＣＰＵ４０６は、電池認証結果の表示を行わずに（Ｓ１３１２）、図１３に示すフローを終了する。

Ｓ１３０８での電池４０２の認証処理結果が認証の失敗である場合（Ｓ１３０９）、ＣＰＵ４０６は、第２のメモリ４０８にこの認証処理結果（認証失敗ステータス）を記憶する（Ｓ１３１３）。認証失敗ステータスは例えば、電池認証処理に失敗した日付時刻、及び、電池認証処理に失敗した通信のログなどからなる。ＣＰＵ４０６は、先に説明した手順でＤ−ＦＦ４２５のＱ出力（保持値１）をＨに遷移させる（Ｓ１３１４）。そして、ＣＰＵ４０６は、電池認証結果が失敗であることを表示部４０９に表示して（Ｓ１３１５）、図１３に示すフローを終了する。ステップＳ１３１３は省略可能である。

図１２に示す対応表は一例であり、異なる対応関係であってもよい。すなわち、Ｄ−ＦＦ４２５，５２５のＱ出力値（保持値１，２）と状態との対応関係を図１２とは異なる関係にしてもよい。

実施例６では、電池４０２を電子機器４０１から取り外さない限り、電池４０２の認証結果が記憶されているので、再度の認証を省略でき、その結果として、認証とその結果の表示のためにユーザを待たせることがなくなる。

図１４は、実施例７における電子機器６０１の概略構成の一例を説明するための図である。実施例７の電子機器６０１では、２つのＤ−ＦＦ６２５，７２５で２ビットの状態保持回路を実現し、更に、所期動作の安定化のために電圧検出回路６４０を追加している。図１４で符号６０２〜６２７，６３３〜６３５及び７２０〜７２６が示す構成要素はそれぞれ、図１１で符号４０２〜４２７，４３３〜４３５及び５２０〜５２６が示す構成要素に対応し、基本的に同様に動作する。図１４で符号６４０〜６４２で示す構成要素は、図９で符号２４０〜２４２で示す構成要素に対応し、基本的に同様に動作する。図１２に示す対応表及び図１３に示すフローチャートは、実施例７にも適用可能である。

電圧検出回路６４０は、電源ＩＣ６０４の出力電圧を検出し、当該電圧が閾値未満であれば出力ＶＯＵＴをＬにし、閾値以上であれば出力ＶＯＵＴをＨにする。電圧検出回路６４０は電源ＩＣ６０４の出力電圧を電源としているので、電子機器６０１の電源オン又はオフに関わらず、常時、動作している。電圧検出回路６４０の出力ＶＯＵＴは、Ｄ−ＦＦ６２５，７２５の／ＣＬＲ端子に接続する。

６４２は、電圧検出回路６４０が閾値以上の電圧を検出してから、出力ＶＯＵＴをＬからＨに遷移するまでの遅延時間を設定するためのキャパシタである。キャパシタ６４２の容量値は、電池６０２が電子機器６０１に接続されて電源ＩＣ６０４が適正な電圧を出力し始めてから十分安定するまでの時間以上を確保できる遅延時間となるようにする。

電圧検出回路６４０を設けたことで、Ｄ−ＦＦ６２５，７２５の／ＣＬＲ端子の初期時の論理値が、図１に示す構成に比べてより安定的に確定する。

図１５は、実施例８における電子機器８０１の概略構成の一例を説明するための図である。実施例８の電子機器８０１は、図１０に示す電子機器３０１における、構成要素３２２及び３５０〜３５７からなる状態保持回路に対し、同様構成の状態保持回路を並列に追加している。これにより、電子機器８０１は、３つの認証処理状態又は認証結果を記憶できる。図１５で符号８０２〜８５７が示す構成要素はそれぞれ、図１０で符号３０２〜３５７が示す構成要素に対応し、基本的に同様に動作する。図１２に示す対応表及び図１３に示すフローチャートは、実施例８にも適用可能である。

ダイオード８５２，８５３のオア出力（保持値１）をＨにしたい場合、ＣＰＵ８０６は、出力ポート（出力１）の出力を一時的にＨにする。同様に、ダイオード９５２，９５３のオア出力（保持値２）をＨにしたい場合、ＣＰＵ８０６は、出力ポート（出力２）の出力を一時的にＨにする。このようにＣＰＵ８０６により設定された保持値１，２は、電池８０２が電子機器８０１に接続されたままで、且つ、電池８０２の出力が電源ＩＣ８０４の動作範囲内の電圧である限り、電源ＩＣ８０４の出力電圧により維持される。

実施例１、４、６及び７では、状態保持回路をＤ−ＦＦで実現したが、状態保持回路はＤ−ＦＦ以外の回路素子でも実現できる。例えば、ＪＫ−ＦＦ、ＳＲ−ＦＦ、Ｔ−ＦＦ等を用いて状態保持回路を構成してもよい。出力初期値を設定可能であり、外部制御で出力状態を遷移させることができ、供給電力がなくなった場合に状態が初期値へ戻る回路素子であればどのような回路素子を用いて状態保持回路を構成してもよい。

実施例５及び８では、状態保持回路をＰｃｈＭＯＳＦＥＴとＮｃｈＭＯＳＦＥＴとで実現したが、状態保持回路はその他の回路素子でも実現できる。例えば、ｐｎｐトランジスタ、ｎｐｎトランジスタ、ＦＥＴ等のその他のトランジスタを用いて状態保持回路を構成してもよい。出力初期値を設定可能であり、外部制御で出力状態を遷移させることができ、供給電力がなくなった場合に状態が初期値へ戻る回路素子であればどのような回路素子を用いて状態保持回路を構成してもよい。

実施例１〜８における状態保持回路は、低消費電力であるのが望ましく、例えば、周辺回路を含めて消費電流は５００μＡ以下であることが望ましい。

実施例１〜８における状態保持回路を動作させるための電力は、取り外し可能な電池からの電力で動作する電源ＩＣから供給してよいが、当該電池から直接供給するようにしてもよい。

実施例１〜８では、電子機器のＣＰＵと電池の認証部とを有線通信インターフェース部を介して接続する場合を説明したが、有線通信インターフェース部以外の通信インターフェースを介して接続してもよい。例えば、有線通信インターフェース部の代わりに無線通信インターフェース部を用いてもよい。

実施例１〜９で説明した様々な機能、処理及び方法は、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などがプログラムを用いて実現することもできる。以下、実施例１０では、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵなどを「コンピュータＸ」と呼ぶ。また、実施例１０では、コンピュータＸを制御するためのプログラムであって、実施例１〜９で説明した様々な機能、処理及び方法を実現するためのプログラムを「プログラムＹ」と呼ぶ。

実施例１〜９で説明した様々な機能、処理及び方法は、コンピュータＸがプログラムＹを実行することによって実現される。この場合において、プログラムＹは、コンピュータ読み取り可能な記憶媒体を介してコンピュータＸに供給される。実施例１０におけるコンピュータ読み取り可能な記憶媒体は、ハードディスク装置、光ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、メモリカード、ＲＯＭ、ＲＡＭなどの少なくとも一つを含む。実施例１０におけるコンピュータ読み取り可能な記憶媒体は、ｎｏｎ−ｔｒａｎｓｉｔｏｒｙ（非一時的）な記憶媒体である。

例えば、実施例１０におけるコンピュータ読み取り可能な記憶媒体には、図３、図６及び図１３の少なくとも一つを参照して説明された処理を制御するためのプログラムが格納されることになる。

Claims (11)

1. 電子機器であって、
   取り外し可能な電池が前記電子機器に接続されている場合に前記電池の認証処理を行う認証手段と、
   前記認証手段による認証処理の結果を示す値を保持する情報保持手段であって、前記電池が前記電子機器から取り外されることにより前記情報保持手段の保持値が初期値に変更される前記情報保持手段と、
   前記情報保持手段の保持値に応じて前記認証手段に認証処理を実行させるか否かを制御する制御手段と
   を有することを特徴とする電子機器。
2. 前記認証手段による認証処理が失敗した場合、前記情報保持手段は、前記初期値とは異なる値を保持することを特徴とする請求項１に記載の電子機器。
3. 前記制御手段は、
   前記情報保持手段の保持値が前記初期値である場合は、前記認証手段に認証処理を実行させ、
   前記情報保持手段の保持値が前記初期値とは異なる値である場合は、前記認証手段に認証処理を実行させないようにする
   ことを特徴とする請求項２に記載の電子機器。
4. 前記認証手段による認証処理の結果を示す情報を表示する表示手段を有し、
   前記情報保持手段の保持値が前記初期値とは異なる値である場合、前記表示手段は、前記認証手段による認証処理の結果に関する情報の表示を行わないことを特徴とする請求項２または３に記載の電子機器。
5. 前記認証手段による認証処理が成功した場合、前記情報保持手段は、前記初期値とは異なる値を保持することを特徴とする請求項１に記載の電子機器。
6. 前記制御手段は、
   前記情報保持手段の保持値が前記初期値である場合は、前記認証手段に認証処理を実行させ、
   前記情報保持手段の保持値が前記初期値とは異なる値である場合は、前記認証手段に認証処理を実行させないようにする
   ことを特徴とする請求項５に記載の電子機器。
7. 前記認証手段による認証処理の結果を示す情報を表示する表示手段を有し、
   前記情報保持手段の保持値が前記初期値とは異なる値である場合、前記表示手段は、前記認証手段による認証処理の結果に関する情報の表示を行わないことを特徴とする請求項５または６に記載の電子機器。
8. 電子機器であって、
   取り外し可能な電池が前記電子機器に接続されている場合に前記電池の認証処理を行う認証手段と、
   前記認証手段による認証処理の結果を示す情報を記憶する記憶手段と、
   前記認証手段による認証処理が実行済みであるか否かを示す値を保持する情報保持手段であって、前記電池が前記電子機器から取り外されることにより前記情報保持手段の保持値が初期値に変更される前記情報保持手段と、
   前記情報保持手段の保持値に応じて前記認証手段に認証処理を実行させるか否かを制御する制御手段と
   を有することを特徴とする電子機器。
9. 前記認証手段による認証処理が実行された場合、前記情報保持手段は、前記初期値とは異なる値を保持することを特徴とする請求項８に記載の電子機器。
10. 前記制御手段は、
    前記情報保持手段の保持値が前記初期値である場合は、前記認証手段に認証処理を実行させ、
    前記情報保持手段の保持値が前記初期値とは異なる値である場合は、前記認証手段に認証処理を実行させないようにする
    ことを特徴とする請求項８または９に記載の電子機器。
11. 前記認証手段による認証処理の結果を示す情報を表示する表示手段を有し、
    前記情報保持手段の保持値が前記初期値とは異なる値である場合、前記表示手段は、前記認証手段による認証処理の結果に関する情報の表示を行わないことを特徴とする請求項９または１０に記載の電子機器。

Images