JP2002016437A

JP2002016437A - 圧電発振器

Info

Publication number: JP2002016437A
Application number: JP2000194288A
Authority: JP
Inventors: Michio Isoda; 道雄磯田; Mineo Akashi; 峰雄明石
Original assignee: Renesas Micro Systems Co Ltd
Current assignee: Renesas Micro Systems Co Ltd
Priority date: 2000-06-28
Filing date: 2000-06-28
Publication date: 2002-01-18

Abstract

(57)【要約】【課題】電源電圧投入時から発振が安定するまでの起動
時間を短縮することができるコルピッツ型発振回路を備
えた圧電発振器を提供すること。【解決手段】コルピッツ型主発振回路１と、副発振回路
３と、起動制御回路４とを備え、副発振回路３は、ヒス
テリシスコンパレータ３１と、一端が低電位側電源ＶＥ
Ｅに接続されたコンデンサ３３と、ヒステリシスコンパ
レータ３１の出力端子とコンデンサ３３の他端との間に
接続された抵抗３２と、ヒステリシスコンパレータ３１
の入力端子とコンデンサ３３の他端との間に接続された
スイッチ路３４とを備え、起動制御回路４は、コンパレ
ータ４１と、コンデンサ４３と、定電流源４４とを備え
ている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、圧電発振器に関
し、特に電源電圧投入時から発振が安定するまでの起動
時間を短縮した圧電発振器に関する。

【０００２】

【従来の技術】従来、携帯電話等の携帯機器に使用され
る水晶発振器は、低消費電力化のため電源を必要時間の
み投入するように電源を間欠的にオンオフ制御している
が、このため電源電圧投入時から発振が安定するまでの
起動時間を短縮する必要があり、起動高速化を目指した
水晶発振器として、例えば図３に示す特開平１１−２８
４４３８号公報に開示された水晶発振器が知られてい
る。図３に示す従来例の水晶発振器は、電源電圧投入さ
れるとインバータ５１の出力信号によって水晶振動子５
２の一端を励振し水晶振動子５２の他端の出力信号をイ
ンバータ５１の入力側に帰還させて発振信号を出力する
水晶発振回路５と、電源電圧投入されるとクロック端子
６０から入力されるクロック信号をカウントするカウン
タ６６と、そのカウント値が所定値に達するまでクロッ
ク信号を抵抗６２を介して水晶振動子５２の一端に与え
る３ステートバッファ６１と、そのカウント値が所定値
に達するまでクロック信号の反転信号を抵抗６５を介し
て水晶振動子５２の他端に与える３ステートバッファ６
４とを備え、電源電圧投入後一定時間のみ、水晶振動子
５２の端子間がクロック信号により強制的に励振される
ことにより水晶発振回路５の起動時間が短縮されるよう
にしている。

【０００３】しかし、近年、携帯電話の送受信用の基本
波として使用される水晶発振器は、特に高いキャリア／
ノイズ（以下Ｃ／Ｎと記す）比が要求され、高Ｃ／Ｎ比
が得られる水晶発振回路として、バイポーラ型発振トラ
ンジスタを用いたコルピッツ型発振回路が使用され、そ
こで、このコルピッツ型発振回路に対し図３に示す従来
例の水晶発振器の一部構成を適用し同様に起動時間を短
縮しようとすると、図４に示す構成となる。図４におい
て、コルピッツ型主発振回路１は、バイポーラ型発振ト
ランジスタ１１と、抵抗１２と、コンデンサ１３と、コ
ンデンサ１４と、抵抗１５と、定電流源１６と、コンデ
ンサ１７と、バイポーラ型ベース接地トランジスタ１８
と、抵抗１９と、水晶振動子２０と、出力端子２１とを
備え、発振トランジスタ１１のエミッタ端子は、抵抗１
２を介して低電位側電源ＶＥＥに接続され、発振トラン
ジスタ１１のコレクタ端子は、ベース接地トランジスタ
１８のエミッタ端子に接続され、ベース接地トランジス
タ１８のコレクタ端子は、抵抗１９を介して高電位側電
源ＶＣＣに接続され、ベース接地トランジスタ１８のコ
レクタ端子は、出力端子２１に接続され、コンデンサ１
３は、発振トランジスタ１１のベース端子とエミッタ端
子との間に接続され、コンデンサ１４は、発振トランジ
スタ１１のエミッタ端子と低電位側電源ＶＥＥとの間に
接続され、水晶振動子２０の一端は、発振トランジスタ
１１のベース端子に接続され、水晶振動子２０の他端
は、低電位側電源ＶＥＥに接続され、抵抗１５は、発振
トランジスタ１１のベース端子とベース接地トランジス
タ１８のベース端子との間に接続され、定電流源１６
は、高電位側電源ＶＣＣとベース接地トランジスタ１８
のベース端子との間に接続され、コンデンサ１７は、ベ
ース接地トランジスタ１８のベース端子と低電位側電源
ＶＥＥとの間に接続されている。定電流源１６は、発振
トランジスタ１１にベースバイアス電流を供給し、抵抗
１５の電圧降下により、ベース接地トランジスタ１８の
ベースバイアス電圧を供給し、コンデンサ１７は、ベー
ス接地トランジスタ１８のベース端子を交流的に低電位
側電源ＶＥＥに短絡し、発振トランジスタ１１は、容量
性リアクタンスであるコンデンサ１３及びコンデンサ１
４と、誘導性リアクタンスである水晶振動子２０とによ
りコルピッツ型発振を行い、水晶振動子２０の共振周波
数に基づく発振周波数の発振波をコレクタ電流出力し、
発振トランジスタ１１にカスコード接続されたベース接
地トランジスタ１８が、発振トランジスタ１１のコレク
タ電流を増幅し、出力端子２１に発振波を出力する。

【０００４】

【発明が解決しようとする課題】しかし、コルピッツ型
主発振回路１の水晶振動子２０の一端には３ステートバ
ッファ６１により大振幅のクロック信号が与えられ、主
発振回路１の出力端子には３ステートバッファ６４によ
り大振幅のクロック信号の反転信号が入力されることに
なるため、主発振回路１の水晶振動子２０の一端側にお
いては、水晶振動子２０の一端にベース端子が接続され
ているトランジスタ１１のベースバイアスがオフされて
しまい、図５（ａ）に示すように、時刻ｔ０において電
源電圧投入された後、時刻ｔ１まで３ステートバッファ
６１により励振されても、時刻ｔ１まではベースバイア
スがオフ状態となって発振できず、結局時刻ｔ１から発
振が開始され、再度水晶振動子２０が励振され直すため
に、時刻ｔ２において発振が安定するまでの起動時間
（ｔ２−ｔ０）は、主発振回路１単独の起動時間（ｔ２
−ｔ１）＝約３ｍｓｅｃ．に比べかえって長くなってし
まい、また、主発振回路１の出力端子側においても、図
５（ｂ）に示すように、時刻ｔ０において電源電圧投入
された後、時刻ｔ１まで３ステートバッファ６４により
励振されても、時刻ｔ１までは安定時の発振振幅に対し
て印加される励振波形の振幅が大きく、結局時刻ｔ１か
ら発振振幅が安定時の発振振幅に収束して行くために、
起動時間（ｔ２−ｔ０）の短縮には全く寄与せず、結局
コルピッツ型主発振回路１の起動時間を短縮することが
できないという問題がある。

【０００５】本発明は、かかる問題点に鑑みてなされた
ものであって、電源電圧投入時から発振が安定するまで
の起動時間を短縮することができるコルピッツ型発振回
路を備えた圧電発振器を提供することにある。

【０００６】

【課題を解決するための手段】本発明の圧電発振器は、
発振トランジスタと、前記トランジスタのベース端子に
一端が接続された圧電振動子とを含み、前記圧電振動子
の共振周波数に基づく発振周波数の発振波を出力するコ
ルピッツ型主発振回路と、前記発振波の安定状態におけ
る前記一端の振幅レベルと略等しい振幅レベルであって
前記発振周波数と略等しい発振周波数の発振波を出力端
から前記一端に出力する副発振回路と、電源電圧投入時
から一定時間のみ前記副発振回路の前記発振波を出力さ
せる起動制御回路とを備えることを特徴とする。

【０００７】また、前記副発振回路は、正方向閾値と前
記正方向閾値と異なる負方向閾値とを有する入力端子を
設けたヒステリシスコンパレータと、一端が低電位側電
源に接続されたコンデンサと、前記ヒステリシスコンパ
レータの出力端子と前記コンデンサの他端との間に接続
された抵抗と、前記入力端子と前記他端との間に接続さ
れたスイッチ路とを備え、前記入力端子が前記出力端と
して前記圧電振動子の前記一端に接続され、前記スイッ
チ路が閉じたとき発振することを特徴とする。

【０００８】また、前記副発振回路の前記振幅レベルの
最高値及び最低値は、前記正方向閾値及び前記負方向閾
値により設定されることを特徴とする。

【０００９】また、前記スイッチ路は、ＭＯＳトランジ
スタのソースドレイン路であることを特徴とする。

【００１０】また、前記起動制御回路は、前記主発振回
路の前記発振波が前記安定状態に達する以前に、前記副
発振回路の前記発振波を停止させることを特徴とする。

【００１１】また、前記副発振回路の前記出力端は、前
記副発振回路の前記発振波が停止したとき、ハイインピ
ーダンス状態となることを特徴とする。

【００１２】

【発明の実施の形態】次に、本発明の実施の形態の圧電
発振器の構成を図面を参照して説明する。図１は、本発
明の実施の形態の圧電発振器の構成図である。図１に示
すように、本発明の実施の形態の圧電発振器は、コルピ
ッツ型主発振回路１と、副発振回路３と、起動制御回路
４とを備えている。

【００１３】コルピッツ型主発振回路１は、バイポーラ
型発振トランジスタ１１と、抵抗１２と、コンデンサ１
３と、コンデンサ１４と、抵抗１５と、定電流源１６
と、コンデンサ１７と、バイポーラ型ベース接地トラン
ジスタ１８と、抵抗１９と、圧電振動子である水晶振動
子２０と、出力端子２１とを備えている。

【００１４】発振トランジスタ１１のエミッタ端子は、
抵抗１２を介して低電位側電源ＶＥＥに接続され、発振
トランジスタ１１のコレクタ端子は、ベース接地トラン
ジスタ１８のエミッタ端子に接続され、ベース接地トラ
ンジスタ１８のコレクタ端子は、抵抗１９を介して高電
位側電源ＶＣＣに接続され、ベース接地トランジスタ１
８のコレクタ端子は、出力端子２１に接続されている。

【００１５】コンデンサ１３は、発振トランジスタ１１
のベース端子とエミッタ端子との間に接続され、コンデ
ンサ１４は、発振トランジスタ１１のエミッタ端子と低
電位側電源ＶＥＥとの間に接続され、水晶振動子２０の
一端は、発振トランジスタ１１のベース端子に接続さ
れ、水晶振動子２０の他端は、低電位側電源ＶＥＥに接
続され、抵抗１５は、発振トランジスタ１１のベース端
子とベース接地トランジスタ１８のベース端子との間に
接続され、定電流源１６は、高電位側電源ＶＣＣとベー
ス接地トランジスタ１８のベース端子との間に接続さ
れ、コンデンサ１７は、ベース接地トランジスタ１８の
ベース端子と低電位側電源ＶＥＥとの間に接続されてい
る。

【００１６】定電流源１６は、発振トランジスタ１１に
ベースバイアス電流を供給し、抵抗１５の電圧降下によ
り、ベース接地トランジスタ１８のベースバイアス電圧
を供給し、コンデンサ１７は、ベース接地トランジスタ
１８のベース端子を交流的に低電位側電源ＶＥＥに短絡
する。

【００１７】発振トランジスタ１１は、容量性リアクタ
ンスであるコンデンサ１３及びコンデンサ１４と、誘導
性リアクタンスである水晶振動子２０とによりコルピッ
ツ型発振を行い、水晶振動子２０の共振周波数に基づく
発振周波数の発振波をコレクタ電流出力し、発振トラン
ジスタ１１にカスコード接続されたベース接地トランジ
スタ１８が、発振トランジスタ１１のコレクタ電流を増
幅し、出力端子２１に発振波を出力する。

【００１８】副発振回路３は、ヒステリシスコンパレー
タ３１と、一端が低電位側電源ＶＥＥに接続されたコン
デンサ３３と、ヒステリシスコンパレータ３１の出力端
子とコンデンサ３３の他端との間に接続された抵抗３２
と、ヒステリシスコンパレータ３１の入力端子とコンデ
ンサ３３の他端との間に接続されたスイッチ路３４とを
備え、ヒステリシスコンパレータ３１の入力端子が出力
端として水晶振動子２０の一端に接続され、スイッチ路
３４が閉じたとき発振する。

【００１９】ヒステリシスコンパレータ３１は、ハイイ
ンピーダンス入力端子と、出力端子とを備え、入力端子
は、入力端子電圧上昇時における出力端子電圧反転の正
方向閾値ＶＨと、入力端子電圧下降時における出力端子
電圧反転の負方向閾値ＶＬとを有し、入力端子電圧が上
昇し正方向閾値ＶＨ以上になると出力端子電圧は反転し
て低レベルであるＶＥＥレベルになり、入力端子電圧が
下降し負方向閾値ＶＬ以下になると出力端子電圧は反転
し高レベルであるＶＣＣレベルとなる。ここで、負方向
閾値ＶＬは、正方向閾値ＶＨよりも低い異なる値に設定
され、正方向閾値ＶＨと負方向閾値ＶＬとの差がヒステ
リシス幅となる。

【００２０】起動制御回路４は、コンパレータ４１と、
コンデンサ４３と、定電流源４４とを備えている。

【００２１】定電流源４４は、高電位側電源ＶＣＣとコ
ンパレータ４１の一方の端子との間に接続され、コンデ
ンサ４３は、コンパレータ４１の一方の端子と低電位側
電源ＶＥＥとの間に接続され、コンパレータ４１には基
準電圧４２が与えられている。

【００２２】コンパレータ４１は、コンデンサ４３の電
圧が基準電圧４２未満のとき、スイッチ路３４を閉じ、
コンデンサ４３の電圧が基準電圧４２以上のとき、スイ
ッチ路３４を開く。

【００２３】スイッチ路３４は、具体的には、ＭＯＳト
ランジスタのソースドレイン路で構成され、ＭＯＳトラ
ンジスタのゲート端子がコンパレータ４１の出力端子に
接続され、オンオフ制御される。

【００２４】次に動作を説明する。本発明の実施の形態
の圧電発振器が待機モードのとき、電源ＶＣＣ及びＶＥ
Ｅは電圧投入されておらず、コルピッツ型主発振回路１
は発振停止状態となっている。

【００２５】その後、電源ＶＣＣ及びＶＥＥが電圧投入
され、本発明の実施の形態の圧電発振器が動作モードに
遷移すると、コルピッツ型主発振回路１の発振が開始さ
れる。

【００２６】一方、起動制御回路４は、電源ＶＣＣ及び
ＶＥＥの電圧投入直後において、定電流源４４により充
電されるコンデンサ４３の電圧が基準電圧４２未満であ
るため、コンパレータ４１によりスイッチ路３４を閉じ
ると、ヒステリシスコンパレータ３１の入出力端子間に
は抵抗３２及びコンデンサ３３により構成された帰還用
の積分回路が接続される。

【００２７】コンデンサ３３は放電されており、コンデ
ンサ３３の電圧は負方向閾値ＶＬ以下であるため、ヒス
テリシスコンパレータ３１は反転し出力端子電圧がＶＣ
Ｃレベルとなり、積分回路の時定数により決定される傾
斜をもってヒステリシスコンパレータ３１の入力端子電
圧が上昇し、入力端子電圧が正方向閾値ＶＨと等しくな
るとヒステリシスコンパレータ３１は反転し出力端子電
圧がＶＥＥレベルとなり、積分回路の時定数により決定
される傾斜をもってヒステリシスコンパレータ３１の入
力端子電圧が下降し、入力端子電圧が負方向閾値ＶＬと
等しくなるとヒステリシスコンパレータ３１は反転し出
力端子電圧が再びＶＣＣレベルとなる。

【００２８】以上の周期動作により、ヒステリシスコン
パレータ３１の入力端子からは、積分回路の時定数によ
り決定される発振周波数を有し、さらに、振幅レベルの
最高値が正方向閾値ＶＨであって、振幅レベルの最低値
が負方向閾値ＶＬである発振波が出力される。

【００２９】副発振回路３から出力される発振波によ
り、水晶振動子２０が強制的に励振されるので、電源電
圧投入後の水晶振動子２０の機械的振動の振幅は急速に
大きくなり、これに伴って、出力端子２１に出力される
発振波の振幅も急激に増大する。

【００３０】その後、起動制御回路４は、定電流源４４
によりコンデンサ４３が充電され、コンデンサ４３の電
圧が基準電圧４２と等しくなるとコンパレータ４１が反
転しスイッチ路３４が開かれ、ヒステリシスコンパレー
タ３１の出力端子電圧が入力端子に帰還しないため発振
が停止し、水晶振動子２０の励振も停止する。

【００３１】スイッチ路３４が開かれると、副発振回路
３の出力端には、ヒステリシスコンパレータ３１の入力
端子と、スイッチ路３４を構成するＭＯＳトランジスタ
のソースドレイン路のソース又はドレイン端子とが接続
されるのみであるため、副発振回路３の出力インピーダ
ンスはハイインピーダンス状態となってコルピッツ型主
発振回路１に影響を与えることがなくなる。

【００３２】コルピッツ型主発振回路１は、副発振回路
３からの励振の停止後は、単独で水晶振動子２０の共振
周波数に基づく発振周波数の発振を継続する。

【００３３】副発振回路３において、副発振回路３の発
振振幅レベルの最高値は正方向閾値により設定でき、振
幅レベルの最低値は負方向閾値により設定できるので、
発振振幅の収束時間即ち起動時間を短くするために、コ
ルピッツ型主発振回路１の発振波の振幅の安定状態にお
ける発振トランジスタ１１のベース端子に接続された水
晶振動子２０の一端の振幅レベルと略等しい振幅レベル
であって、コルピッツ型主発振回路１の発振周波数と略
等しい発振周波数の発振波を、発振トランジスタ１１の
ベース端子に接続された水晶振動子２０の一端に出力す
るように設定するが、コルピッツ型主発振回路１の発振
波の振幅の安定状態における水晶振動子２０の一端の振
幅レベルと完全に等しい振幅レベルであってコルピッツ
型主発振回路１の発振周波数と完全に等しい発振周波数
の発振波とするとき、起動時間の短縮効果は最大とな
り、最小の起動時間を得ることができる。

【００３４】また、起動制御回路４は、コルピッツ型主
発振回路１の発振波の振幅の安定状態に影響を与えない
ようにするため、電源電圧投入後のコルピッツ型主発振
回路１の内部バイアス安定後であってコルピッツ型主発
振回路１の発振波の振幅が安定状態に達する以前に、副
発振回路３の発振波を停止させ、電源電圧投入時から一
定時間のみ副発振回路３の発振波を出力させる。

【００３５】次に、図２に示す本発明の実施の形態の圧
電発振器の動作説明図を参照して、起動時間の短縮効果
について説明する。本発明の実施の形態の圧電発振器
は、時刻ｔ０において電源電圧投入された後、時刻ｔ１
まで副発振回路３により励振が行われ、時刻ｔ１以降は
コルピッツ型主発振回路１の単独発振動作に切替わる
が、コルピッツ型主発振回路１の発振波の振幅の安定状
態における水晶振動子２０の一端の振幅レベルと略等し
い振幅レベルであってコルピッツ型主発振回路１の発振
周波数と略等しい発振周波数の発振波により、電源電圧
投入直後からコルピッツ型主発振回路１の安定発振直前
までの間、水晶振動子２０を励振するようにしたことに
より、水晶振動子２０の振動状態を時刻ｔ１前後にわた
って略同じとすることができ、したがって励振が停止さ
れても瞬時に単独発振状態に遷移することができ、時刻
ｔ２において発振が安定するまでの起動時間（ｔ２−ｔ
０）は、約１ｍｓｅｃ．となり、図４に示す従来例の圧
電発振器の起動時間及びコルピッツ型主発振回路１単独
の起動時間に比べ、３分の１以下に、大幅に短縮され
る。

【００３６】以上のように、本発明の実施の形態の圧電
発振器によれば、コルピッツ型発振回路の電源電圧投入
時から発振が安定するまでの起動時間を短縮することが
できる。

【００３７】なお、上述の説明において圧電振動子は水
晶振動子であったが、水晶振動子をセラミック振動子等
に変更することもできる。

【００３８】

【発明の効果】以上説明したように、本発明による第１
の効果は、コルピッツ型主発振回路の発振波の振幅の安
定状態における圧電振動子の一端の振幅レベルと略等し
い振幅レベルであってコルピッツ型主発振回路の発振周
波数と略等しい発振周波数の発振波により、電源電圧投
入直後からコルピッツ型主発振回路の安定発振直前まで
の間、圧電振動子を励振するようにしたことにより、コ
ルピッツ型発振回路の電源電圧投入時から発振が安定す
るまでの起動時間を短縮することができることであり、
第２の効果は、本発明による圧電発振器は起動時間が短
いため、携帯電話の送受信用の基本波として使用される
圧電発振器に適用できることである。

【００３９】

【図面の簡単な説明】

【図１】本発明の実施の形態の圧電発振器の構成図であ
る。

【図２】本発明の実施の形態の圧電発振器の動作説明図
である。

【図３】第１の従来例の圧電発振器の構成図である。

【図４】第２の従来例の圧電発振器の構成図である。

【図５】第２の従来例の圧電発振器の動作説明図であ
る。

【符号の説明】

１コルピッツ型主発振回路１１発振トランジスタ１２、１５、１９抵抗１３、１４、１７コンデンサ１６定電流源１８ベース接地トランジスタ２０水晶振動子２１出力端子３副発振回路３１ヒステリシスコンパレータ３２抵抗３３コンデンサ３４スイッチ路４起動制御回路４１コンパレータ４２基準電圧４３コンデンサ４４定電流源５水晶発振回路５１インバータ５２水晶振動子６０クロック端子６１、６４３ステートバッファ６２、６５抵抗６３インバータ６６カウンタ

フロントページの続き (72)発明者明石峰雄神奈川県川崎市中原区小杉町一丁目403番 53 日本電気アイシーマイコンシステム株式会社内Ｆターム(参考） 5J079 AA04 BA22 EA05 EA18 FA02 FA14 FA21 FB00 FB02 FB03 FB05 FB11 FB37 FB48 GA03 JA01 KA05

Claims

【特許請求の範囲】

【請求項１】発振トランジスタと、前記トランジスタ
のベース端子に一端が接続された圧電振動子とを含み、
前記圧電振動子の共振周波数に基づく発振周波数の発振
波を出力するコルピッツ型主発振回路と、前記発振波の
安定状態における前記一端の振幅レベルと略等しい振幅
レベルであって前記発振周波数と略等しい発振周波数の
発振波を出力端から前記一端に出力する副発振回路と、
電源電圧投入時から一定時間のみ前記副発振回路の前記
発振波を出力させる起動制御回路とを備えることを特徴
とする圧電発振器。
【請求項２】前記副発振回路は、正方向閾値と前記正
方向閾値と異なる負方向閾値とを有する入力端子を設け
たヒステリシスコンパレータと、一端が低電位側電源に
接続されたコンデンサと、前記ヒステリシスコンパレー
タの出力端子と前記コンデンサの他端との間に接続され
た抵抗と、前記入力端子と前記他端との間に接続された
スイッチ路とを備え、前記入力端子が前記出力端として
前記圧電振動子の前記一端に接続され、前記スイッチ路
が閉じたとき発振することを特徴とする請求項１記載の
圧電発振器。
【請求項３】前記副発振回路の前記振幅レベルの最高
値及び最低値は、前記正方向閾値及び前記負方向閾値に
より設定されることを特徴とする請求項２記載の圧電発
振器。
【請求項４】前記スイッチ路は、ＭＯＳトランジスタ
のソースドレイン路であることを特徴とする請求項２記
載の圧電発振器。
【請求項５】前記起動制御回路は、前記主発振回路の
前記発振波が前記安定状態に達する以前に、前記副発振
回路の前記発振波を停止させることを特徴とする請求項
１記載の圧電発振器。
【請求項６】前記副発振回路の前記出力端は、前記副
発振回路の前記発振波が停止したとき、ハイインピーダ
ンス状態となることを特徴とする請求項１記載の圧電発
振器。