JPH0247902A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0247902A JPH0247902A JP19942288A JP19942288A JPH0247902A JP H0247902 A JPH0247902 A JP H0247902A JP 19942288 A JP19942288 A JP 19942288A JP 19942288 A JP19942288 A JP 19942288A JP H0247902 A JPH0247902 A JP H0247902A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor integrated
- current supply
- integrated circuit
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 11
- 230000010355 oscillation Effects 0.000 description 8
- 239000013078 crystal Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000009412 basement excavation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 241001026509 Kata Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に係シ、籍に発振器用増幅
回路を内蔵する半導体集積回路素子に関する。
回路を内蔵する半導体集積回路素子に関する。
従来、この種の半導体集積回路素子に内＆された発掘器
用増幅回路は一定の増幅オリ得を有し、半導体集積回路
素子外部に接続された水晶振動子等とで構成される発振
回路を形成していた。第３図（１）はこの種の半導体集
積回路素子に用いられる発振回路図であり、いわゆるコ
ルピッ発掘撮回路が示されている。同図において、本回
路は、ＰチャネルＭＯ８）ランジスタｌとＮチャネルＭ
Ｏ８ｌ−ランジスタ２とで構成されるインバータの出力
点４と入力点１０との間には、発振振幅電圧波形のバイ
アス電圧を設定するための抵抗３が接続され、インバー
タの入力点１０は半導体集積回路の端子５と、インバー
タの出力点４に半導体集積回路の端子６と接続されてい
る。半導体集積回路外部においては、端子５および端子
６に水晶奈動子７が接続され、この水晶振動子７の両層
子と接地電位間には各々容量８．及び谷ｊｉ９が接続さ
れ、発振回路を形成しておシ、水晶振動子７の振動周波
数に応じた一定周期の正弦波電圧が端子５に得られる。
用増幅回路は一定の増幅オリ得を有し、半導体集積回路
素子外部に接続された水晶振動子等とで構成される発振
回路を形成していた。第３図（１）はこの種の半導体集
積回路素子に用いられる発振回路図であり、いわゆるコ
ルピッ発掘撮回路が示されている。同図において、本回
路は、ＰチャネルＭＯ８）ランジスタｌとＮチャネルＭ
Ｏ８ｌ−ランジスタ２とで構成されるインバータの出力
点４と入力点１０との間には、発振振幅電圧波形のバイ
アス電圧を設定するための抵抗３が接続され、インバー
タの入力点１０は半導体集積回路の端子５と、インバー
タの出力点４に半導体集積回路の端子６と接続されてい
る。半導体集積回路外部においては、端子５および端子
６に水晶奈動子７が接続され、この水晶振動子７の両層
子と接地電位間には各々容量８．及び谷ｊｉ９が接続さ
れ、発振回路を形成しておシ、水晶振動子７の振動周波
数に応じた一定周期の正弦波電圧が端子５に得られる。
第３図ｔｂ）は第３図（ａ）に示す発振器用増幅回路の
電源電圧に対する消費電流の特性図であり、電源電圧Ｖ
！での消費電流は、増−回路の電流供給能力がＡ特性３
１で示すとうり比較的低い場曾は”１、増幅回路の電流
供給能力がＢ％性３０で示すと５シ比較的高い場合はＩ
、の値で、Ｉｓ＞Ｉｔとなっている。発振回路が発振動
作を起こすためＫは、増幅回路の利得すなわちインバー
タの電流供給能力が一定値以上である必要があ夛、その
値をＩ ｕｎｉとすると、増幅回路の電流供給能力がＢ
特性３０の場合電原電圧は７ＭＸＮ２、増幅回路の電流
供給能力がＡ％性３１の場合、電源電圧はＶｍｘＮｔ以
上で６６必要が、ｌ、ｖＭＩＮｌ＜ｖＭＩＮｌである。
電源電圧に対する消費電流の特性図であり、電源電圧Ｖ
！での消費電流は、増−回路の電流供給能力がＡ特性３
１で示すとうり比較的低い場曾は”１、増幅回路の電流
供給能力がＢ％性３０で示すと５シ比較的高い場合はＩ
、の値で、Ｉｓ＞Ｉｔとなっている。発振回路が発振動
作を起こすためＫは、増幅回路の利得すなわちインバー
タの電流供給能力が一定値以上である必要があ夛、その
値をＩ ｕｎｉとすると、増幅回路の電流供給能力がＢ
特性３０の場合電原電圧は７ＭＸＮ２、増幅回路の電流
供給能力がＡ％性３１の場合、電源電圧はＶｍｘＮｔ以
上で６６必要が、ｌ、ｖＭＩＮｌ＜ｖＭＩＮｌである。
従って、よシ低い１源電圧において発掘動作を行なわせ
たい場合は、電流供給能力の高い増幅回路を用いればよ
い。しかしながら、電流供給能力の高い増−回路を使用
すると電源電圧が烏い場合にはｔ流消費が多くなる傾向
にある。
たい場合は、電流供給能力の高い増幅回路を用いればよ
い。しかしながら、電流供給能力の高い増−回路を使用
すると電源電圧が烏い場合にはｔ流消費が多くなる傾向
にある。
近年、半導体集積回路装置は、より低い電隊電圧におい
ても動作すると共に比較的高い電源電圧において低消費
電力であるという二つの相反する要求が多い。
ても動作すると共に比較的高い電源電圧において低消費
電力であるという二つの相反する要求が多い。
前述した従来の発掘器用増幅回路は、よシ低い電源電圧
において発振動作を行なわせるために、電流供給能力の
高い増幅回路を用いているので、電源電圧が高い場合に
は、半導体集積回路の消費電流が著しく大きくなるとい
う欠点がある。
において発振動作を行なわせるために、電流供給能力の
高い増幅回路を用いているので、電源電圧が高い場合に
は、半導体集積回路の消費電流が著しく大きくなるとい
う欠点がある。
本発明の目的は、前記欠点が解決され、電源電圧が高い
場合でも、消費電流が増大しないようにした半導体集積
回路装置を提供することにある。
場合でも、消費電流が増大しないようにした半導体集積
回路装置を提供することにある。
本発明の構成は、発振器用増幅回路を内麓する半導体集
積回路素子を備えた半導体集積回路装置において、前記
増幅回路を構成するトランジスタの電流供給能力を可変
する手段を前記素子に設けたことを待機とする。
積回路素子を備えた半導体集積回路装置において、前記
増幅回路を構成するトランジスタの電流供給能力を可変
する手段を前記素子に設けたことを待機とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の半導体集積回路装置の
回路図である。同図において、本実施例は、Ｐチャネル
ＭＯ８トランジスタ（以下ＰＭＯ８と略す）１と、Ｎチ
ャネルＭＯＳトランジスタ（以下ＮＭＯ８と略す）２と
で構成されるインバータの出力４と電源電位との間圧は
ＰＭＯ８１１゜１２が直列接続され、ＰＭＯ８１１のゲ
ート電極はＰＭＯ８１とＮＭＯ８２とで構成されるイン
バータの入力点ｌＯに接続され、ＰＭＯ８１２のグー１
極はモードレジスタ１７のＱ側出力端子１５に接続され
ている。また、ＰＭＯ８１とＮＭＯ８２とで構成される
インバータの出力点４と接地電位との間には、ＮＭＯ８
１３，１４が直列接続され、ＮＭＯ８１４０ゲート電極
）ｔ ＰＭＯ８１、！−ＮＭＯＳ ２とで構成されるイ
ンバータの入力点１０に接続され、ＮＭＯ８１３のゲー
ト電極はモードレジスタ１７のＱｔｔｉｌｊ出力端子１
６に接続されている。モードレジスタ１７は、Ｒ，−８
型のフリ、１７０．グ等で構成され、半導体集積回路上
に搭ｄされているプロセッサ・ユニット等からのセット
信号入力端子１８の信号によリセットされ、同じくリセ
ット信号入力端子１９の信号によりリセットされる。
回路図である。同図において、本実施例は、Ｐチャネル
ＭＯ８トランジスタ（以下ＰＭＯ８と略す）１と、Ｎチ
ャネルＭＯＳトランジスタ（以下ＮＭＯ８と略す）２と
で構成されるインバータの出力４と電源電位との間圧は
ＰＭＯ８１１゜１２が直列接続され、ＰＭＯ８１１のゲ
ート電極はＰＭＯ８１とＮＭＯ８２とで構成されるイン
バータの入力点ｌＯに接続され、ＰＭＯ８１２のグー１
極はモードレジスタ１７のＱ側出力端子１５に接続され
ている。また、ＰＭＯ８１とＮＭＯ８２とで構成される
インバータの出力点４と接地電位との間には、ＮＭＯ８
１３，１４が直列接続され、ＮＭＯ８１４０ゲート電極
）ｔ ＰＭＯ８１、！−ＮＭＯＳ ２とで構成されるイ
ンバータの入力点１０に接続され、ＮＭＯ８１３のゲー
ト電極はモードレジスタ１７のＱｔｔｉｌｊ出力端子１
６に接続されている。モードレジスタ１７は、Ｒ，−８
型のフリ、１７０．グ等で構成され、半導体集積回路上
に搭ｄされているプロセッサ・ユニット等からのセット
信号入力端子１８の信号によリセットされ、同じくリセ
ット信号入力端子１９の信号によりリセットされる。
プロセッサ・ユニットでの命令実行等によシ、リセット
信号が出力され、モードレジスタ１７がリセットされた
状態では、モードレジスタ１７のＱ側出力端子１６が″
０”、Ｑ側出力端子１５が１１＃であシ、ＮＭＯ８１３
およびＰＭＯ８１２はオフしているので、増幅回路の電
流供給能力は、ＰＭＯＩＩあるいはＮＭＯ８２のみの電
流供給能力によシ決定されるσグロセ、す・ユニットで
の命令実行等により、セット信号が出力されてモードレ
ジスタ１７がセットされた状態では、モードレジスタ１
７のＱ側出力１６が１１”、Ｑ側出力１５が１０＃であ
り、ＮＭＯ８１３およびＰＭＯ８１２はオンしているの
で、増幅回路の電流供給能力は、ＰＭＯ８１とＰＭＯ８
Ｉ１．あるいはＮＭＯ８２とＮＭＯ８１４の電流供給能
力の和によ勺決定されるので、モードレジスタ１７がリ
セットされている状態に比べ、増幅回路の電流供給能力
が高い。
信号が出力され、モードレジスタ１７がリセットされた
状態では、モードレジスタ１７のＱ側出力端子１６が″
０”、Ｑ側出力端子１５が１１＃であシ、ＮＭＯ８１３
およびＰＭＯ８１２はオフしているので、増幅回路の電
流供給能力は、ＰＭＯＩＩあるいはＮＭＯ８２のみの電
流供給能力によシ決定されるσグロセ、す・ユニットで
の命令実行等により、セット信号が出力されてモードレ
ジスタ１７がセットされた状態では、モードレジスタ１
７のＱ側出力１６が１１”、Ｑ側出力１５が１０＃であ
り、ＮＭＯ８１３およびＰＭＯ８１２はオンしているの
で、増幅回路の電流供給能力は、ＰＭＯ８１とＰＭＯ８
Ｉ１．あるいはＮＭＯ８２とＮＭＯ８１４の電流供給能
力の和によ勺決定されるので、モードレジスタ１７がリ
セットされている状態に比べ、増幅回路の電流供給能力
が高い。
従って、発振回路をよシ低い電源電圧において動作させ
る場合は、あらかじめモードレジスタ１７をセ、トシ、
発振器用増幅回路の電流供給能力を高く設定し、比較的
高い電源電圧において半導体集積回路素子の電流消費を
抑えたい場合は、あらかじめモードレジスタ１７をリセ
、トシ、発振器用増幅回路の電流供給能力を低く設定す
ることで、半導体集積回路素子の低電源電圧動作と比較
的高い電源電圧においての低電流消費とを両立させるこ
とができる。
る場合は、あらかじめモードレジスタ１７をセ、トシ、
発振器用増幅回路の電流供給能力を高く設定し、比較的
高い電源電圧において半導体集積回路素子の電流消費を
抑えたい場合は、あらかじめモードレジスタ１７をリセ
、トシ、発振器用増幅回路の電流供給能力を低く設定す
ることで、半導体集積回路素子の低電源電圧動作と比較
的高い電源電圧においての低電流消費とを両立させるこ
とができる。
尚、第１図において、出力点４と入力点１０との間に抵
抗３が接続され、入力端子５には発振器出力が印加され
る。
抗３が接続され、入力端子５には発振器出力が印加され
る。
第２図（ａ）は本発明の！２の実施例の半導体集積回路
装置の回路図である。同図において、本実施例では、電
圧比較回路２１が電源電圧と基準電圧源２２の電圧値を
比較し、電源電圧が基準電圧よシ大きいならば′ｌ＃を
出力し、遡源電圧が基準電圧よ）小さいならば“０＃を
出力する。また、ＰＭＯ８１２のゲート電極は、電圧比
較回路２１に直接接続され、ＮＭＯ８１３のゲート電極
は電圧比較回路２１の出力を入力とするインバータ２０
に接続されておシ、電源電圧が基準電圧よシ大きいなら
ば、ＰＭＯ８１２およびＮＭＯ８１４がオフし、電源電
圧く基準電圧ならＰＭＯ８１２およびＮＭＯ！１４がオ
ンする。
装置の回路図である。同図において、本実施例では、電
圧比較回路２１が電源電圧と基準電圧源２２の電圧値を
比較し、電源電圧が基準電圧よシ大きいならば′ｌ＃を
出力し、遡源電圧が基準電圧よ）小さいならば“０＃を
出力する。また、ＰＭＯ８１２のゲート電極は、電圧比
較回路２１に直接接続され、ＮＭＯ８１３のゲート電極
は電圧比較回路２１の出力を入力とするインバータ２０
に接続されておシ、電源電圧が基準電圧よシ大きいなら
ば、ＰＭＯ８１２およびＮＭＯ８１４がオフし、電源電
圧く基準電圧ならＰＭＯ８１２およびＮＭＯ！１４がオ
ンする。
本実施例では、電源電圧が一定電圧値以下になりた事を
検知して、増幅回路の電流供給能力を増加させているの
で、低電源電圧動作において増幅回路の電流供給能力が
自動的に高くなる利点があるＯ 第２図１ｂ）は第２図ｆａ）の回路の消費電流の特性図
であり、同図において、基準電圧Ｖｃを境に特性３２は
電流供給能力が変化し、電源電圧ｖｌでの消費電流は６
１分減少し、最低動作電源電圧がΔ■分低下する。
検知して、増幅回路の電流供給能力を増加させているの
で、低電源電圧動作において増幅回路の電流供給能力が
自動的に高くなる利点があるＯ 第２図１ｂ）は第２図ｆａ）の回路の消費電流の特性図
であり、同図において、基準電圧Ｖｃを境に特性３２は
電流供給能力が変化し、電源電圧ｖｌでの消費電流は６
１分減少し、最低動作電源電圧がΔ■分低下する。
以上説明したように、本発明は、発振器用増幅回路の電
流供給能力を増加させるか否かを選択し、増幅回路の電
流供給能力を切換えることにより、半導体集積回路をよ
り低電源電圧において動作可能にし、さらに比較的高い
電源電圧での消費電流を抑えられる効果がある。
流供給能力を増加させるか否かを選択し、増幅回路の電
流供給能力を切換えることにより、半導体集積回路をよ
り低電源電圧において動作可能にし、さらに比較的高い
電源電圧での消費電流を抑えられる効果がある。
第１図は本発明の第１の実施例の半導体集積回路装置を
示す回路図、第２図（ａ）は本発明の第２の実施例の半
導体集積回路装置を示す回路図、第２図ｔｂ）は第２図
（ａ）の１流消費特性図、第３図（ａ）は従来の半導体
集積回路装置を示す回路図、第３図（ｂ）は第３図（ａ
）の電流消費特性図である。 １．１１．１２・・・・・・ＰＭＯ８，２，１３，１４
・・・・・・ＮＭＯ８，１０・・・・・・増幅回路の入
力端子、４・・・・・・増幅回路の出力点、５．６・・
・・・・端子、７・・・・・・水晶振動子、８．９・・
・・・・容量、１７・・・・・・モードレジスタ、１５
・・・・・・モードレジスタ１７のＱＯＪＪＪ出力ｉ子
、１６・・・・・・モードレジスタのＱ＠出力端子、１
８・・・・・・モードレジスタのセット信号入力端子、
１９・・・・・・モードレジスタのリセット信号入力端
子、２０・・・・・・インバータ、２１・・・・・・電
圧比較回路、２２・・・・・・基準電圧源、３０．３１
・・・・・・特性。 ／ 代理人 弁理士 内 原 書 亭 Ｉ！ｒｒａ） 第 １ 閏 享２ＷＪ（ｂ） 外部・本痺纒積可路岬 第 Ｖ：ツ゛（ａン 第３ ド（ｂ〕
示す回路図、第２図（ａ）は本発明の第２の実施例の半
導体集積回路装置を示す回路図、第２図ｔｂ）は第２図
（ａ）の１流消費特性図、第３図（ａ）は従来の半導体
集積回路装置を示す回路図、第３図（ｂ）は第３図（ａ
）の電流消費特性図である。 １．１１．１２・・・・・・ＰＭＯ８，２，１３，１４
・・・・・・ＮＭＯ８，１０・・・・・・増幅回路の入
力端子、４・・・・・・増幅回路の出力点、５．６・・
・・・・端子、７・・・・・・水晶振動子、８．９・・
・・・・容量、１７・・・・・・モードレジスタ、１５
・・・・・・モードレジスタ１７のＱＯＪＪＪ出力ｉ子
、１６・・・・・・モードレジスタのＱ＠出力端子、１
８・・・・・・モードレジスタのセット信号入力端子、
１９・・・・・・モードレジスタのリセット信号入力端
子、２０・・・・・・インバータ、２１・・・・・・電
圧比較回路、２２・・・・・・基準電圧源、３０．３１
・・・・・・特性。 ／ 代理人 弁理士 内 原 書 亭 Ｉ！ｒｒａ） 第 １ 閏 享２ＷＪ（ｂ） 外部・本痺纒積可路岬 第 Ｖ：ツ゛（ａン 第３ ド（ｂ〕
Claims (1)
- 発振器用増幅回路を内蔵する半導体集積回路素子を備え
た半導体集積回路装置において、前記増幅回路を構成す
るトランジスタの電流供給能力を可変する手段を前記素
子に設けたことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19942288A JPH0247902A (ja) | 1988-08-09 | 1988-08-09 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19942288A JPH0247902A (ja) | 1988-08-09 | 1988-08-09 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0247902A true JPH0247902A (ja) | 1990-02-16 |
Family
ID=16407545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19942288A Pending JPH0247902A (ja) | 1988-08-09 | 1988-08-09 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0247902A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61281706A (ja) * | 1985-06-07 | 1986-12-12 | Nec Corp | 発振回路 |
-
1988
- 1988-08-09 JP JP19942288A patent/JPH0247902A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61281706A (ja) * | 1985-06-07 | 1986-12-12 | Nec Corp | 発振回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4387349A (en) | Low power CMOS crystal oscillator | |
| JPS6232846B2 (ja) | ||
| US3959744A (en) | CMOS oscillator having bias circuit outside oscillator feedback loop | |
| US5325074A (en) | Oscillator with supply voltage changeover according to activated and disabled states of a microcomputer | |
| JPH0472401B2 (ja) | ||
| JPH0247902A (ja) | 半導体集積回路装置 | |
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| JPH06105850B2 (ja) | Ｃｍｏｓ水晶発振回路 | |
| JP3626980B2 (ja) | 反転増幅回路 | |
| JPH10200335A (ja) | 発振回路 | |
| JP3843720B2 (ja) | 定電圧出力装置 | |
| JPH0194704A (ja) | 発振回路 | |
| JPS6036644B2 (ja) | 発振回路 | |
| JP2913375B2 (ja) | 圧電発振用集積回路および圧電発振回路 | |
| JP3358379B2 (ja) | Ｃｍｏｓ圧電発振回路 | |
| JPH0548334A (ja) | Ｃｍｏｓ発振回路 | |
| JPH0697732A (ja) | 発振回路 | |
| JPS59168704A (ja) | 半導体集積回路 | |
| US20130207635A1 (en) | Power supply circuit | |
| JP3098480B2 (ja) | 電源回路 | |
| JPH04237214A (ja) | クロックドインバータ | |
| JPH054846B2 (ja) | ||
| JPH0426221A (ja) | 発振回路 | |
| JPS6034847B2 (ja) | 水晶発振回路 | |
| JPH0548968B2 (ja) |