JPS61281706A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS61281706A JPS61281706A JP12466385A JP12466385A JPS61281706A JP S61281706 A JPS61281706 A JP S61281706A JP 12466385 A JP12466385 A JP 12466385A JP 12466385 A JP12466385 A JP 12466385A JP S61281706 A JPS61281706 A JP S61281706A
- Authority
- JP
- Japan
- Prior art keywords
- inverting amplifier
- power supply
- voltage
- supply voltage
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は発振回路に関し、特に反転増幅器と発振子とに
よシ構成される発振回路の性能改善に関する。
よシ構成される発振回路の性能改善に関する。
従来、反転増幅器と発振子とによシ構成される発振回路
としマは、第５図に概念的回路図が示されるように１−
例として、ＣＭＯＳ （ＣｏｍｐｌｅｍｅｎｔａｒｙＭ
ｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ
） ）ランジスタの反転増幅器３と、抵抗１および発振
子２とにより構成される発振回路が多く用いられておシ
、発掘子２の固有振動周波数による発振出力が得られて
いる。
としマは、第５図に概念的回路図が示されるように１−
例として、ＣＭＯＳ （ＣｏｍｐｌｅｍｅｎｔａｒｙＭ
ｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ
） ）ランジスタの反転増幅器３と、抵抗１および発振
子２とにより構成される発振回路が多く用いられておシ
、発掘子２の固有振動周波数による発振出力が得られて
いる。
上述の従来の発振回路においては、発振回路に供給され
る直流電源電圧の変動にともない、一般にトランジスタ
に流れる動作電流が大きく変化し、直流電源電圧の２乗
の関数として電流値が増減する。ＣＭＯＳトランジスタ
の反転増幅器の場合においては、直流動作電流工。は次
式によって表わされる。
る直流電源電圧の変動にともない、一般にトランジスタ
に流れる動作電流が大きく変化し、直流電源電圧の２乗
の関数として電流値が増減する。ＣＭＯＳトランジスタ
の反転増幅器の場合においては、直流動作電流工。は次
式によって表わされる。
上式において、βＮおよびβＰは、それぞれＮＭＯ８（
Ｎ−ｃｈａｎｎｅｌ ＭＯＳ ） ）ランジスタとＰＭ
Ｏ８（Ｐ−ｃｈａｎｎｅｌ ＭＯＳ ） ）ランジスタ
の導電係数であシ、ＶＴＮおよびＶＴｐは、それぞれＮ
ＭＯ８）ランジスタとＰＭＯＳトランジスタのしきい値
電圧、ＶＤＤは供給される直流電源電圧である。
Ｎ−ｃｈａｎｎｅｌ ＭＯＳ ） ）ランジスタとＰＭ
Ｏ８（Ｐ−ｃｈａｎｎｅｌ ＭＯＳ ） ）ランジスタ
の導電係数であシ、ＶＴＮおよびＶＴｐは、それぞれＮ
ＭＯ８）ランジスタとＰＭＯＳトランジスタのしきい値
電圧、ＶＤＤは供給される直流電源電圧である。
従って、例えば電話器用の集積回路の場合のように１直
流電源電圧として極めて広い電圧範囲に対応し得ること
が必要とされる場合には、低い直流電源電圧の状態にお
いても発振回路が十分に動作し得るようＫＶ？Ｎおよび
１Ｖｔｐｌを低い値に抑制し、ｈおよびβＰを大きい値
にするため、直流電源電圧が高くなった場合には、上式
の直流動作電流工・の値が著しく増大し、従って発振回
路における消費電力も増加するとともに、）ランジスタ
の高周波特性が改善されてオーバー・トーン発振という
問題が発生する。このオーバー・トーン発振の問題に対
しては、反転増幅器３０入力＠または出力側と接地点と
の間にコンデンサを挿入して、反転増幅器３を形成する
０ＭＯ８）ランジスタの高周波特性を劣化させることＫ
より、その抑制対策が行われているが、０ＭＯ８）ラン
ジスタおよび発振子等におけるバラツキによって、オー
バー・トーン発振抑制用のコンデンサの容量値にも差異
を生じており、十分な抑制対策とはなシ得ないという問
題がある。
流電源電圧として極めて広い電圧範囲に対応し得ること
が必要とされる場合には、低い直流電源電圧の状態にお
いても発振回路が十分に動作し得るようＫＶ？Ｎおよび
１Ｖｔｐｌを低い値に抑制し、ｈおよびβＰを大きい値
にするため、直流電源電圧が高くなった場合には、上式
の直流動作電流工・の値が著しく増大し、従って発振回
路における消費電力も増加するとともに、）ランジスタ
の高周波特性が改善されてオーバー・トーン発振という
問題が発生する。このオーバー・トーン発振の問題に対
しては、反転増幅器３０入力＠または出力側と接地点と
の間にコンデンサを挿入して、反転増幅器３を形成する
０ＭＯ８）ランジスタの高周波特性を劣化させることＫ
より、その抑制対策が行われているが、０ＭＯ８）ラン
ジスタおよび発振子等におけるバラツキによって、オー
バー・トーン発振抑制用のコンデンサの容量値にも差異
を生じており、十分な抑制対策とはなシ得ないという問
題がある。
上記の問題点を屏決するために１本発明の発振回路は、
第１の反転増幅器と、前記第１の反転増幅器の入力側と
出力側との間に接続挿入される発振子と、前記第１の反
転増幅器と並列に接続される第２の反転増幅器と、前記
第１の反転増幅器および第２の反転増幅器等に供給され
る直流電源電圧の変動を検出することＫよシ生成される
制御信号を介して、前記第２の反転増幅器の動作を制御
する電源電圧検出回路と、を備えている。
第１の反転増幅器と、前記第１の反転増幅器の入力側と
出力側との間に接続挿入される発振子と、前記第１の反
転増幅器と並列に接続される第２の反転増幅器と、前記
第１の反転増幅器および第２の反転増幅器等に供給され
る直流電源電圧の変動を検出することＫよシ生成される
制御信号を介して、前記第２の反転増幅器の動作を制御
する電源電圧検出回路と、を備えている。
以下、本発明について図面を参照して詳細に説明する。
第１図は本発明の主要部を示す概念的回路図である。第
１図に示されるように、本発明は、抵抗１と、発振子２
と、第１の反転増幅器４と、第２の反転増幅器５と、電
源電圧検出回路６とを備えている。
１図に示されるように、本発明は、抵抗１と、発振子２
と、第１の反転増幅器４と、第２の反転増幅器５と、電
源電圧検出回路６とを備えている。
第１図において、第１の反転増幅器４０入力側と出力側
との間には抵抗１と発振子２とが並列に接続されて発振
回路が橋成され、第１の反転増幅器４には第２の反転増
幅器５が並列に接続されている。抵抗１ａ第１の反転増
幅器４の直流動作源の設定用として作用する。電源電圧
検出回路６は、発振回路に供給される直流電源電圧が、
所定の電圧値を超過する場合には第２の反転増幅器５の
動作をオフとし、前記所定の電圧値以内に収まる場合に
は第２の反転増幅器５の動作をオンとするように動作す
る。従って、直流電源電圧が低い状態Ｖこおいては、亀
１の反転増幅器４と第２の反転増Ｉ／ＩＡ器５とが双方
とも動作状態となル、また、直流電源電圧が高い状態に
おいては、第２の反転増幅器５の動作がオフとなシ、第
１の反転増幅器４のみが発振回路として動作する。この
結果、高電源電圧時においては、反転増幅器としては、
直流動作電流か必要以上に大きくならないように設計さ
れた第１の反転増幅器４のみが製作し、発振回路の低消
費電力化と高周波特性の改善によるオーバー・トーン発
振の防止とを計ることが可能となる。
との間には抵抗１と発振子２とが並列に接続されて発振
回路が橋成され、第１の反転増幅器４には第２の反転増
幅器５が並列に接続されている。抵抗１ａ第１の反転増
幅器４の直流動作源の設定用として作用する。電源電圧
検出回路６は、発振回路に供給される直流電源電圧が、
所定の電圧値を超過する場合には第２の反転増幅器５の
動作をオフとし、前記所定の電圧値以内に収まる場合に
は第２の反転増幅器５の動作をオンとするように動作す
る。従って、直流電源電圧が低い状態Ｖこおいては、亀
１の反転増幅器４と第２の反転増Ｉ／ＩＡ器５とが双方
とも動作状態となル、また、直流電源電圧が高い状態に
おいては、第２の反転増幅器５の動作がオフとなシ、第
１の反転増幅器４のみが発振回路として動作する。この
結果、高電源電圧時においては、反転増幅器としては、
直流動作電流か必要以上に大きくならないように設計さ
れた第１の反転増幅器４のみが製作し、発振回路の低消
費電力化と高周波特性の改善によるオーバー・トーン発
振の防止とを計ることが可能となる。
また、低電源電圧時においては、反転増幅器としては、
第１および第２の反転増幅器４および５の双方が動作し
、第１の反転増幅器４の直流動作電流の低下にともなう
発振出力の劣化か、第２の反転増幅器５の並列動作によ
って補強されて、発振回路の発揚出力か正常に保持され
る。
第１および第２の反転増幅器４および５の双方が動作し
、第１の反転増幅器４の直流動作電流の低下にともなう
発振出力の劣化か、第２の反転増幅器５の並列動作によ
って補強されて、発振回路の発揚出力か正常に保持され
る。
第２図は、本発明の一実施例の主要部を示す回路図であ
る。第２図に示されるように１本実施例祉、抵抗１と、
発振子２と、ＰＭＯＳ （Ｐ−ｃｈａｎｎｅ１ＭＯ８）
）ランジスタフおよびＮＭＯ８（Ｎ −ｃｈａｎｎｅ１
ＭＯ８））ランジスタ８よシ成る第１の反転増幅器４と
、ＰＭＯ８）ランジスタ９および１１．ＮＭＯ８）ラン
ジスタ１０および１２、およびインバータ１３よ）成る
第２の反転増幅器５と、電源電圧検出回路６と、を備え
ておシ、電源電圧検出回路６は、例えば第３図または第
４図に示される回路によシ構成される。
る。第２図に示されるように１本実施例祉、抵抗１と、
発振子２と、ＰＭＯＳ （Ｐ−ｃｈａｎｎｅ１ＭＯ８）
）ランジスタフおよびＮＭＯ８（Ｎ −ｃｈａｎｎｅ１
ＭＯ８））ランジスタ８よシ成る第１の反転増幅器４と
、ＰＭＯ８）ランジスタ９および１１．ＮＭＯ８）ラン
ジスタ１０および１２、およびインバータ１３よ）成る
第２の反転増幅器５と、電源電圧検出回路６と、を備え
ておシ、電源電圧検出回路６は、例えば第３図または第
４図に示される回路によシ構成される。
第３図に示される電源電圧検出回路においては、端子５
２から供給されている直流電源電圧ＶＤＤは、ＮＭＯ８
）？ンジスタ１４および１５によ多分割されておシ、分
割された直流電圧が、インノ（−タ１６における所定の
しきい値電圧を超過するか、またはそれ以下でおるかＫ
よって、インノく一夕１６よ多端子５３を介して出力さ
れる制御信号は、ＬレベルまたはＨレベルとなる。また
、第４図に示される電源電圧検出回路においては、第３
図の電源電圧検出回路におけるインバータ１６が、第４
図に示されるように、シエミット・トリガ１９に置換え
られた形で構成されており、動作が、よシ安定化されて
いる。
２から供給されている直流電源電圧ＶＤＤは、ＮＭＯ８
）？ンジスタ１４および１５によ多分割されておシ、分
割された直流電圧が、インノ（−タ１６における所定の
しきい値電圧を超過するか、またはそれ以下でおるかＫ
よって、インノく一夕１６よ多端子５３を介して出力さ
れる制御信号は、ＬレベルまたはＨレベルとなる。また
、第４図に示される電源電圧検出回路においては、第３
図の電源電圧検出回路におけるインバータ１６が、第４
図に示されるように、シエミット・トリガ１９に置換え
られた形で構成されており、動作が、よシ安定化されて
いる。
＃Ｉ１図において、端子５１から発振回路に供給されて
いる直流電源電圧ＶＤＤが、所定の電圧値以下の状態に
なると、電源電圧検出回路６から出力される制御信号は
Ｈレベルの信号としてインノ（−タ１３およびＮＭＯ８
）ランジスタ１２に入力される。インバータ１３による
反転出力はＰＭＯＳトランジスタ１１に入力されるため
、ＰＭＯＳトランジスタ１１およびＮＭＯＳトランジス
タ１２は共にオンの状態となシ、この結果、ＰＭＯ８）
ランジスタ９とＮＭＯ８）うｙジスタｌＯの双方が反転
増幅器として稼働状態に入ることとな）、第１の反転増
幅器４に対して並列する形で第２の反転増幅器５が動作
し、低電源電圧時における発振出力の劣化か補償される
。また、直流電源電圧ＶＤＤが所定の電圧値を越えると
、電源電圧検出回路６から出力される制御信号はＬレベ
ルとなシ、従って、ＰＭＯ８）ランジスタ１１およびＮ
ＭＯＳトランジスタ１２は共にオフの状態となるため、
ＰＭＯ８）、７ンジスタ９とＮＭＯ８）ランレフ２１０
０反転増幅器としての動作は終止され、ＰＭＯＳトラン
ジスタ７とＮＭＯ８）ランジスタ８よ構成る第１の反転
増幅器４のみが単独にて動作することとなる。この結果
、高電源電圧時における低消費電力化とオーバー・トー
ン発振の抑圧が計られることは既述のとおシである。
いる直流電源電圧ＶＤＤが、所定の電圧値以下の状態に
なると、電源電圧検出回路６から出力される制御信号は
Ｈレベルの信号としてインノ（−タ１３およびＮＭＯ８
）ランジスタ１２に入力される。インバータ１３による
反転出力はＰＭＯＳトランジスタ１１に入力されるため
、ＰＭＯＳトランジスタ１１およびＮＭＯＳトランジス
タ１２は共にオンの状態となシ、この結果、ＰＭＯ８）
ランジスタ９とＮＭＯ８）うｙジスタｌＯの双方が反転
増幅器として稼働状態に入ることとな）、第１の反転増
幅器４に対して並列する形で第２の反転増幅器５が動作
し、低電源電圧時における発振出力の劣化か補償される
。また、直流電源電圧ＶＤＤが所定の電圧値を越えると
、電源電圧検出回路６から出力される制御信号はＬレベ
ルとなシ、従って、ＰＭＯ８）ランジスタ１１およびＮ
ＭＯＳトランジスタ１２は共にオフの状態となるため、
ＰＭＯ８）、７ンジスタ９とＮＭＯ８）ランレフ２１０
０反転増幅器としての動作は終止され、ＰＭＯＳトラン
ジスタ７とＮＭＯ８）ランジスタ８よ構成る第１の反転
増幅器４のみが単独にて動作することとなる。この結果
、高電源電圧時における低消費電力化とオーバー・トー
ン発振の抑圧が計られることは既述のとおシである。
なお、上記の説明においては、電源電圧検出回路による
反転増ＩＩＱｉＩ器の切替を、唯一のしきい値電圧を用
いる１段切替の場合について説明を行ったが、一般的に
は、本発明の適用により、反転増幅器の複数段切替によ
る発揚回路の実現も可能であることは言うまでもない。
反転増ＩＩＱｉＩ器の切替を、唯一のしきい値電圧を用
いる１段切替の場合について説明を行ったが、一般的に
は、本発明の適用により、反転増幅器の複数段切替によ
る発揚回路の実現も可能であることは言うまでもない。
以上詳細に説明したように、本発明は、発振子と反転増
幅器とにより形成される発振回路において、発振回路に
供給される電源電圧の変動に対応して、前記反転増幅器
のドライブ能力を等測的に制御調整するととＫより、広
匹電源電圧範囲にわたって安定した発振出力を得ること
ができるという効果があハまた、高電源電圧時における
消費電力の増大を抑制し得るという効果も期待される。
幅器とにより形成される発振回路において、発振回路に
供給される電源電圧の変動に対応して、前記反転増幅器
のドライブ能力を等測的に制御調整するととＫより、広
匹電源電圧範囲にわたって安定した発振出力を得ること
ができるという効果があハまた、高電源電圧時における
消費電力の増大を抑制し得るという効果も期待される。
第１図は本発明の概念的回路図、第２図は本発明の一実
施例Ｏ主要部を示す回路図、第３図および第４図は、そ
れぞれ電源電圧検出回路の要部を示す回路図、第５図は
従来の発振回路の概念的回路図。 図において、１・・・・・・抵抗、２・・・・・・発振
子、３・・・・・・反転増幅器、４・・・・・・第１の
反転増幅器、５・・・・・・第２の反転増幅器、６・・
・・・・電源電圧検出回路、７゜９．１１・・・・・・
ＰＭＯ８）ランジスタ、８，１０゜１２．１４．．１５
．１７．１８・・・・・・ＮＭＯ８）ランジスタ、１３
．１６・・・・・・インバータ、１９・・・・・・シュ
ミット・トリガ。 代理人 弁理士 内 原 晋・ゞ゛２゛−＼（１
，。 ８ｆ図 ／６・−・イシバ°−タ ／ｑ・・・／
ユ；−ｙｌ−１−’／η′。 第５図
施例Ｏ主要部を示す回路図、第３図および第４図は、そ
れぞれ電源電圧検出回路の要部を示す回路図、第５図は
従来の発振回路の概念的回路図。 図において、１・・・・・・抵抗、２・・・・・・発振
子、３・・・・・・反転増幅器、４・・・・・・第１の
反転増幅器、５・・・・・・第２の反転増幅器、６・・
・・・・電源電圧検出回路、７゜９．１１・・・・・・
ＰＭＯ８）ランジスタ、８，１０゜１２．１４．．１５
．１７．１８・・・・・・ＮＭＯ８）ランジスタ、１３
．１６・・・・・・インバータ、１９・・・・・・シュ
ミット・トリガ。 代理人 弁理士 内 原 晋・ゞ゛２゛−＼（１
，。 ８ｆ図 ／６・−・イシバ°−タ ／ｑ・・・／
ユ；−ｙｌ−１−’／η′。 第５図
Claims (1)
- 第１の反転増幅器と、前記第１の反転増幅器の入力側と
出力側との間に接続挿入される発振子と、前記第１の反
転増幅器と並列に接続される第２の反転増幅器と、前記
第１の反転増幅器および第２の反転増幅器等に供給され
る直流電源電圧の変動を検出することにより生成される
制御信号を介して、前記第２の反転増幅器の動作を制御
する電源電圧検出回路と、を備えることを特徴とする発
振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12466385A JPS61281706A (ja) | 1985-06-07 | 1985-06-07 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12466385A JPS61281706A (ja) | 1985-06-07 | 1985-06-07 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61281706A true JPS61281706A (ja) | 1986-12-12 |
Family
ID=14890973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12466385A Pending JPS61281706A (ja) | 1985-06-07 | 1985-06-07 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61281706A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01122614U (ja) * | 1988-02-15 | 1989-08-21 | ||
| JPH0247902A (ja) * | 1988-08-09 | 1990-02-16 | Nec Corp | 半導体集積回路装置 |
-
1985
- 1985-06-07 JP JP12466385A patent/JPS61281706A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01122614U (ja) * | 1988-02-15 | 1989-08-21 | ||
| JPH0247902A (ja) * | 1988-08-09 | 1990-02-16 | Nec Corp | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0405523B1 (en) | Charge pump circuit | |
| US20040051508A1 (en) | Voltage regulator with enhanced stability | |
| US4380710A (en) | TTL to CMOS Interface circuit | |
| US20090195227A1 (en) | Constant voltage circuit | |
| KR20190141868A (ko) | 발진기 | |
| JP2003015750A (ja) | 低静止電流増幅器のための動的入力段バイアス | |
| US5334951A (en) | Phase lock loops and methods for their operation | |
| US20020125866A1 (en) | Voltage regulator with an improved efficiency | |
| US4547749A (en) | Voltage and temperature compensated FET ring oscillator | |
| US20040100235A1 (en) | Voltage down converter | |
| US10785064B1 (en) | Semiconductor device and method therefor | |
| EP0511856B1 (en) | Reference generator | |
| US6236195B1 (en) | Voltage variation correction circuit | |
| US7068074B2 (en) | Voltage level translator circuit | |
| JP3357689B2 (ja) | 定電圧出力回路 | |
| US7525394B2 (en) | Ultra low power CMOS oscillator for low frequency clock generation | |
| US7061296B2 (en) | Circuit arrangement for generating a digital clock signal | |
| US6329884B1 (en) | Oscillator circuit with current limiting devices | |
| KR102572587B1 (ko) | 콤퍼레이터 및 발진 회로 | |
| JPS61281706A (ja) | 発振回路 | |
| US10014847B2 (en) | Trigger and oscillation system | |
| JPH0258806B2 (ja) | ||
| US5212460A (en) | Crystal oscillation circuit with voltage regulating circuit | |
| JP3158000B2 (ja) | バイアス回路 | |
| JPH0983344A (ja) | インバータ回路 |