JP3402324B2 - 発振器 - Google Patents
発振器Info
- Publication number
- JP3402324B2 JP3402324B2 JP2001081204A JP2001081204A JP3402324B2 JP 3402324 B2 JP3402324 B2 JP 3402324B2 JP 2001081204 A JP2001081204 A JP 2001081204A JP 2001081204 A JP2001081204 A JP 2001081204A JP 3402324 B2 JP3402324 B2 JP 3402324B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- oscillator
- oscillation
- circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は発振器に関し、特
にたとえば周波数基準となる温度補償型水晶発振器など
の発振器に関する。
にたとえば周波数基準となる温度補償型水晶発振器など
の発振器に関する。
【０００２】
【従来の技術】この発明の背景となる従来の圧電発振器
の一例が、実用新案登録第３０３０６５２号登録実用新
案公報に開示されている。図７はその圧電発振器と同様
の従来の温度補償型水晶発振器などの水晶発振器に使用
される発振器の一例を示す回路図である。図７に示す発
振器１は、発振回路２および緩衝増幅回路３を含む。発
振回路２は、コレクタ接地のコルピッツ発振回路を変形
したものである。緩衝増幅回路３は、ベース接地の緩衝
増幅回路である。また、発振回路２のＮＰＮ型の発振用
トランジスタ２ａと緩衝増幅回路３のＮＰＮ型の緩衝増
幅用トランジスタ３ａとは、電源に対して直列に接続さ
れる。すなわち、発振用トランジスタ２ａのエミッタお
よび接地間には、抵抗４ａなどが接続される。また、発
振用トランジスタ２ａのコレクタは、接地されずに、緩
衝増幅用トランジスタ３ａのエミッタに接続される。さ
らに、緩衝増幅用トランジスタ３ａのコレクタおよび電
源端子５間には、抵抗４ｂが接続される。なお、緩衝増
幅用トランジスタ３ａのコレクタは、コンデンサ６を介
して、出力端子７に接続される。そのため、この発振器
１では、発振回路２の発振用トランジスタ２ａのコレク
タから出力された高周波成分が、緩衝増幅回路３の緩衝
増幅用トランジスタ３ａのエミッタで受けられ、緩衝増
幅回路３において緩衝増幅され、コンデンサ６を介して
出力端子７から出力される。この発振器１では、コルピ
ッツ発振回路を変形した発振回路２を有するため、発振
回路２と緩衝増幅回路３との間で結合用のコンデンサを
省略することができ、省スペース、低コストのメリット
がある。
の一例が、実用新案登録第３０３０６５２号登録実用新
案公報に開示されている。図７はその圧電発振器と同様
の従来の温度補償型水晶発振器などの水晶発振器に使用
される発振器の一例を示す回路図である。図７に示す発
振器１は、発振回路２および緩衝増幅回路３を含む。発
振回路２は、コレクタ接地のコルピッツ発振回路を変形
したものである。緩衝増幅回路３は、ベース接地の緩衝
増幅回路である。また、発振回路２のＮＰＮ型の発振用
トランジスタ２ａと緩衝増幅回路３のＮＰＮ型の緩衝増
幅用トランジスタ３ａとは、電源に対して直列に接続さ
れる。すなわち、発振用トランジスタ２ａのエミッタお
よび接地間には、抵抗４ａなどが接続される。また、発
振用トランジスタ２ａのコレクタは、接地されずに、緩
衝増幅用トランジスタ３ａのエミッタに接続される。さ
らに、緩衝増幅用トランジスタ３ａのコレクタおよび電
源端子５間には、抵抗４ｂが接続される。なお、緩衝増
幅用トランジスタ３ａのコレクタは、コンデンサ６を介
して、出力端子７に接続される。そのため、この発振器
１では、発振回路２の発振用トランジスタ２ａのコレク
タから出力された高周波成分が、緩衝増幅回路３の緩衝
増幅用トランジスタ３ａのエミッタで受けられ、緩衝増
幅回路３において緩衝増幅され、コンデンサ６を介して
出力端子７から出力される。この発振器１では、コルピ
ッツ発振回路を変形した発振回路２を有するため、発振
回路２と緩衝増幅回路３との間で結合用のコンデンサを
省略することができ、省スペース、低コストのメリット
がある。
【０００３】
【発明が解決しようとする課題】しかし、図７に示す発
振器１では、その回路形態上、緩衝増幅用トランジスタ
３ａおよび発振用トランジスタ２ａを流れる電流経路上
に存在する２つの抵抗４ａおよび４ｂを省略することが
できない。すなわち、抵抗４ａは、発振回路２の負荷用
のエミッタ抵抗として働くため、それを取り除くと負性
抵抗が発生せず発振回路２が発振できなくなってしま
う。また、抵抗４ｂは、緩衝増幅回路３の負荷用の抵抗
として働くため、それを取り除くと緩衝増幅回路３から
出力を取り出すことができなくなってしまう。ここで、
図７に示す発振器１において、電源端子５から緩衝増幅
用トランジスタ３ａおよび発振用トランジスタ２ａを通
って接地に流れる主電流を考えると、抵抗４ａおよび４
ｂで電圧降下をもたらすため、発振用トランジスタ２ａ
および緩衝増幅用トランジスタ３ａのコレクタ−エミッ
タ間におのおの印加される電圧Ｖｃｅは、電源電圧から
それらの抵抗４ａおよび４ｂでの電圧降下分が減少され
た電圧によるものとなってしまう。この電圧Ｖｃｅの減
少は、発振器１において、増幅率の低下や電力効率の低
下をもたらすため、できるだけ避けなければならない。
また、機器の低電圧化が進む中で、発振器１において、
十分な電圧Ｖｃｅを確保することは難しい。逆に、これ
らのトランジスタのコレクタ−エミッタ間に適正な電圧
を印加するためには、発振器１に印加する電源電圧を増
加させなければならない。また、この発振器１では、２
つの抵抗４ａおよび４ｂが余分な電力を消費するととも
に、それらの抵抗４ａおよび４ｂの面積が回路の占有す
る面積を増加させ、回路ひいては機器の小型化を阻み、
また、それらの抵抗４ａおよび４ｂのコストも無視でき
ないという問題もある。
振器１では、その回路形態上、緩衝増幅用トランジスタ
３ａおよび発振用トランジスタ２ａを流れる電流経路上
に存在する２つの抵抗４ａおよび４ｂを省略することが
できない。すなわち、抵抗４ａは、発振回路２の負荷用
のエミッタ抵抗として働くため、それを取り除くと負性
抵抗が発生せず発振回路２が発振できなくなってしま
う。また、抵抗４ｂは、緩衝増幅回路３の負荷用の抵抗
として働くため、それを取り除くと緩衝増幅回路３から
出力を取り出すことができなくなってしまう。ここで、
図７に示す発振器１において、電源端子５から緩衝増幅
用トランジスタ３ａおよび発振用トランジスタ２ａを通
って接地に流れる主電流を考えると、抵抗４ａおよび４
ｂで電圧降下をもたらすため、発振用トランジスタ２ａ
および緩衝増幅用トランジスタ３ａのコレクタ−エミッ
タ間におのおの印加される電圧Ｖｃｅは、電源電圧から
それらの抵抗４ａおよび４ｂでの電圧降下分が減少され
た電圧によるものとなってしまう。この電圧Ｖｃｅの減
少は、発振器１において、増幅率の低下や電力効率の低
下をもたらすため、できるだけ避けなければならない。
また、機器の低電圧化が進む中で、発振器１において、
十分な電圧Ｖｃｅを確保することは難しい。逆に、これ
らのトランジスタのコレクタ−エミッタ間に適正な電圧
を印加するためには、発振器１に印加する電源電圧を増
加させなければならない。また、この発振器１では、２
つの抵抗４ａおよび４ｂが余分な電力を消費するととも
に、それらの抵抗４ａおよび４ｂの面積が回路の占有す
る面積を増加させ、回路ひいては機器の小型化を阻み、
また、それらの抵抗４ａおよび４ｂのコストも無視でき
ないという問題もある。
【０００４】それゆえに、この発明の主たる目的は、発
振用トランジスタおよび緩衝増幅用トランジスタを流れ
る電流経路上の電子部品素子の数を減らすことができる
発振器を提供することである。
振用トランジスタおよび緩衝増幅用トランジスタを流れ
る電流経路上の電子部品素子の数を減らすことができる
発振器を提供することである。
【０００５】
【課題を解決するための手段】この発明にかかる発振器
は、発振回路の発振用トランジスタと緩衝増幅回路の緩
衝増幅用トランジスタとが電源に対して直列に接続され
る構成の発振器において、発振用トランジスタとしてＮ
ＰＮトランジスタが用いられ、ＮＰＮトランジスタのコ
レクタは電源端子に接続されるとともに交流的に接地さ
れ、緩衝増幅用トランジスタとしてＰＮＰトランジスタ
が用いられ、ＰＮＰトランジスタのベースは交流的に接
地され、ＰＮＰトランジスタのコレクタおよび接地間に
抵抗またはインダクタが接続され、ＰＮＰトランジスタ
のコレクタは交流的に出力端子に接続され、ＮＰＮトラ
ンジスタのエミッタとＰＮＰトランジスタのエミッタと
が直接接続されることを特徴とする、発振器である。ま
た、この発明にかかる発振器は、発振回路の発振用トラ
ンジスタと緩衝増幅回路の緩衝増幅用トランジスタとが
電源に対して直列に接続される構成の発振器において、
発振用トランジスタとしてＰＮＰトランジスタが用いら
れ、ＰＮＰトランジスタのコレクタは電源端子に接続さ
れるとともに交流的に接地され、緩衝増幅用トランジス
タとしてＮＰＮトランジスタが用いられ、ＮＰＮトラン
ジスタのベースは交流的に接地され、ＮＰＮトランジス
タのコレクタおよび接地間に抵抗またはインダクタが接
続され、ＮＰＮトランジスタのコレクタは交流的に出力
端子に接続され、ＰＮＰトランジスタのエミッタとＮＰ
Ｎトランジスタのエミッタとが直接接続されることを特
徴とする、発振器である。この発明にかかる発振器で
は、電源端子および発振用トランジスタのベース間と、
発振用トランジスタのベースおよび緩衝増幅用トランジ
スタのベース間と、緩衝増幅用トランジスタのベースお
よび接地間との３つの間のうちの少なくとも２つの間に
抵抗がそれぞれ接続されることによって、発振用トラン
ジスタのベースおよび緩衝増幅用トランジスタのベース
にそれぞれのバイアス電圧が印加されてもよい。また、
この発明にかかる発振器では、発振回路は、発振用トラ
ンジスタのベースおよび接地間に接続される水晶振動子
と、水晶振動子に直列に接続される負荷とを含み、負荷
の容量を変えることによって発振周波数が変えられても
よい。この場合、この発明にかかる発振器は、たとえば
温度補償型水晶発振器であってもよい。さらに、この発
明にかかる発振器では、発振用トランジスタおよび緩衝
増幅用トランジスタが１つのパッケージに封入されても
よい。
は、発振回路の発振用トランジスタと緩衝増幅回路の緩
衝増幅用トランジスタとが電源に対して直列に接続され
る構成の発振器において、発振用トランジスタとしてＮ
ＰＮトランジスタが用いられ、ＮＰＮトランジスタのコ
レクタは電源端子に接続されるとともに交流的に接地さ
れ、緩衝増幅用トランジスタとしてＰＮＰトランジスタ
が用いられ、ＰＮＰトランジスタのベースは交流的に接
地され、ＰＮＰトランジスタのコレクタおよび接地間に
抵抗またはインダクタが接続され、ＰＮＰトランジスタ
のコレクタは交流的に出力端子に接続され、ＮＰＮトラ
ンジスタのエミッタとＰＮＰトランジスタのエミッタと
が直接接続されることを特徴とする、発振器である。ま
た、この発明にかかる発振器は、発振回路の発振用トラ
ンジスタと緩衝増幅回路の緩衝増幅用トランジスタとが
電源に対して直列に接続される構成の発振器において、
発振用トランジスタとしてＰＮＰトランジスタが用いら
れ、ＰＮＰトランジスタのコレクタは電源端子に接続さ
れるとともに交流的に接地され、緩衝増幅用トランジス
タとしてＮＰＮトランジスタが用いられ、ＮＰＮトラン
ジスタのベースは交流的に接地され、ＮＰＮトランジス
タのコレクタおよび接地間に抵抗またはインダクタが接
続され、ＮＰＮトランジスタのコレクタは交流的に出力
端子に接続され、ＰＮＰトランジスタのエミッタとＮＰ
Ｎトランジスタのエミッタとが直接接続されることを特
徴とする、発振器である。この発明にかかる発振器で
は、電源端子および発振用トランジスタのベース間と、
発振用トランジスタのベースおよび緩衝増幅用トランジ
スタのベース間と、緩衝増幅用トランジスタのベースお
よび接地間との３つの間のうちの少なくとも２つの間に
抵抗がそれぞれ接続されることによって、発振用トラン
ジスタのベースおよび緩衝増幅用トランジスタのベース
にそれぞれのバイアス電圧が印加されてもよい。また、
この発明にかかる発振器では、発振回路は、発振用トラ
ンジスタのベースおよび接地間に接続される水晶振動子
と、水晶振動子に直列に接続される負荷とを含み、負荷
の容量を変えることによって発振周波数が変えられても
よい。この場合、この発明にかかる発振器は、たとえば
温度補償型水晶発振器であってもよい。さらに、この発
明にかかる発振器では、発振用トランジスタおよび緩衝
増幅用トランジスタが１つのパッケージに封入されても
よい。
【０００６】この発明にかかる発振器では、発振回路の
発振用トランジスタのエミッタが緩衝増幅回路の緩衝増
幅用トランジスタのエミッタに直接接続され、緩衝増幅
回路が発振回路の発振用トランジスタのエミッタに接続
される負荷としても働く。
発振用トランジスタのエミッタが緩衝増幅回路の緩衝増
幅用トランジスタのエミッタに直接接続され、緩衝増幅
回路が発振回路の発振用トランジスタのエミッタに接続
される負荷としても働く。
【０００７】この発明の上述の目的、その他の目的、特
徴および利点は、図面を参照して行う以下の発明の実施
の形態の詳細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の発明の実施
の形態の詳細な説明から一層明らかとなろう。
【０００８】
【発明の実施の形態】図１はこの発明にかかる発振器の
一例を示す回路図である。この発振器１０は、コレクタ
接地のコルピッツ形の発振回路２０およびベース接地の
緩衝増幅回路３０を含む。
一例を示す回路図である。この発振器１０は、コレクタ
接地のコルピッツ形の発振回路２０およびベース接地の
緩衝増幅回路３０を含む。
【０００９】発振回路２０は発振用トランジスタ２２を
含む。この発振用トランジスタ２２としては、ＮＰＮト
ランジスタが用いられる。発振用トランジスタ２２のコ
レクタは、コンデンサ２４ａを介して接地され、交流的
に接地される。このコンデンサ２４ａは、発振用トラン
ジスタ２２のコレクタから電源への高周波の漏れを抑圧
し、コレクタ接地の発振回路を構成するために用いられ
る。発振用トランジスタ２２のベースおよびエミッタ間
には、コンデンサ２４ｂが接続される。発振用トランジ
スタ２２のエミッタおよび接地間にも、コンデンサ２４
ｃが接続される。これらのコンデンサ２４ｂおよび２４
ｃは、コルピッツ形の発振回路に特有の帰還比率を決定
するために用いられる。
含む。この発振用トランジスタ２２としては、ＮＰＮト
ランジスタが用いられる。発振用トランジスタ２２のコ
レクタは、コンデンサ２４ａを介して接地され、交流的
に接地される。このコンデンサ２４ａは、発振用トラン
ジスタ２２のコレクタから電源への高周波の漏れを抑圧
し、コレクタ接地の発振回路を構成するために用いられ
る。発振用トランジスタ２２のベースおよびエミッタ間
には、コンデンサ２４ｂが接続される。発振用トランジ
スタ２２のエミッタおよび接地間にも、コンデンサ２４
ｃが接続される。これらのコンデンサ２４ｂおよび２４
ｃは、コルピッツ形の発振回路に特有の帰還比率を決定
するために用いられる。
【００１０】発振用トランジスタ２２のベースおよび接
地間には、水晶振動子２６が接続される。この水晶振動
子２６は、発振回路２０を水晶発振回路として構成する
ために用いられる。
地間には、水晶振動子２６が接続される。この水晶振動
子２６は、発振回路２０を水晶発振回路として構成する
ために用いられる。
【００１１】発振回路２０の発振用トランジスタ２２の
エミッタは、緩衝増幅回路３０の緩衝増幅用トランジス
タ３２のエミッタに接続される。そのため、緩衝増幅回
路３０は、発振回路２０の発振用トランジスタ２２のエ
ミッタに接続される負荷としても働く。また、発振用ト
ランジスタ２２のコレクタは、電源端子４０にも接続さ
れる。この電源端子４０には、正電源（図示せず）が接
続される。
エミッタは、緩衝増幅回路３０の緩衝増幅用トランジス
タ３２のエミッタに接続される。そのため、緩衝増幅回
路３０は、発振回路２０の発振用トランジスタ２２のエ
ミッタに接続される負荷としても働く。また、発振用ト
ランジスタ２２のコレクタは、電源端子４０にも接続さ
れる。この電源端子４０には、正電源（図示せず）が接
続される。
【００１２】緩衝増幅回路３０は緩衝増幅用トランジス
タ３２を含む。この緩衝増幅用トランジスタ３２として
は、ＰＮＰトランジスタが用いられる。緩衝増幅用トラ
ンジスタ３２のベースは、コンデンサ３４を介して接地
され、交流的に接地される。このコンデンサ３４は、ベ
ース接地の緩衝増幅回路を構成するために用いられる。
緩衝増幅用トランジスタ３２のコレクタおよび接地間に
は、抵抗３６が接続される。この抵抗３６は、緩衝増幅
回路３０の負荷として働くものである。
タ３２を含む。この緩衝増幅用トランジスタ３２として
は、ＰＮＰトランジスタが用いられる。緩衝増幅用トラ
ンジスタ３２のベースは、コンデンサ３４を介して接地
され、交流的に接地される。このコンデンサ３４は、ベ
ース接地の緩衝増幅回路を構成するために用いられる。
緩衝増幅用トランジスタ３２のコレクタおよび接地間に
は、抵抗３６が接続される。この抵抗３６は、緩衝増幅
回路３０の負荷として働くものである。
【００１３】電源端子４０および発振用トランジスタ２
２のベース間には、抵抗４２ａが接続される。発振用ト
ランジスタ２２のベースおよび緩衝増幅用トランジスタ
３２のベース間にも、抵抗４２ｂが接続される。さら
に、緩衝増幅用トランジスタ２２のベースおよび接地間
にも、抵抗４２ｃが接続される。これらの抵抗４２ａ〜
４２ｃは、発振用トランジスタ２２のベースおよび緩衝
増幅用トランジスタ３２のベースにそれぞれのバイアス
電圧を印加するためのものである。
２のベース間には、抵抗４２ａが接続される。発振用ト
ランジスタ２２のベースおよび緩衝増幅用トランジスタ
３２のベース間にも、抵抗４２ｂが接続される。さら
に、緩衝増幅用トランジスタ２２のベースおよび接地間
にも、抵抗４２ｃが接続される。これらの抵抗４２ａ〜
４２ｃは、発振用トランジスタ２２のベースおよび緩衝
増幅用トランジスタ３２のベースにそれぞれのバイアス
電圧を印加するためのものである。
【００１４】緩衝増幅回路３０の緩衝増幅用トランジス
タ３２のコレクタは、結合用のコンデンサ５０を介し
て、出力端子５２に接続される。
タ３２のコレクタは、結合用のコンデンサ５０を介し
て、出力端子５２に接続される。
【００１５】この発振器１０では、発振回路２０の発振
用トランジスタ２２のエミッタから出力された高周波成
分が、緩衝増幅回路３０の緩衝増幅用トランジスタ３２
のエミッタで受けられ、緩衝増幅回路３０において緩衝
増幅され、コンデンサ５０を介して出力端子５２から出
力される。
用トランジスタ２２のエミッタから出力された高周波成
分が、緩衝増幅回路３０の緩衝増幅用トランジスタ３２
のエミッタで受けられ、緩衝増幅回路３０において緩衝
増幅され、コンデンサ５０を介して出力端子５２から出
力される。
【００１６】この発振器１０では、緩衝増幅回路３０が
発振回路２０の発振用トランジスタ２２のエミッタに接
続される負荷としても働くため、図７に示す発振器１と
比べて、発振回路に接続される負荷としての抵抗を省略
することができ、電源および接地間において発振用トラ
ンジスタおよび緩衝増幅用トランジスタを流れる電流経
路上の抵抗の数が１つ減少する。そのため、この発振器
１０では、図７に示す発振器１と比べて、電源の利用効
率が高まり、消費電力を抑えることができ、回路基板上
に抵抗を設置する面積を減少することができ、回路基板
の小型化を図ることができ、さらに、抵抗の数の減少に
よるコスト削減を図ることができる。
発振回路２０の発振用トランジスタ２２のエミッタに接
続される負荷としても働くため、図７に示す発振器１と
比べて、発振回路に接続される負荷としての抵抗を省略
することができ、電源および接地間において発振用トラ
ンジスタおよび緩衝増幅用トランジスタを流れる電流経
路上の抵抗の数が１つ減少する。そのため、この発振器
１０では、図７に示す発振器１と比べて、電源の利用効
率が高まり、消費電力を抑えることができ、回路基板上
に抵抗を設置する面積を減少することができ、回路基板
の小型化を図ることができ、さらに、抵抗の数の減少に
よるコスト削減を図ることができる。
【００１７】さらに、この発振器１０では、電源から見
て発振用トランジスタ２２および緩衝増幅用トランジス
タ３２が直列に接続され、すなわち、発振用トランジス
タ２２のエミッタが緩衝増幅用トランジスタ３２のエミ
ッタに接続され、発振用トランジスタ２２のエミッタか
ら発振出力が取り出されるので、発振回路２０と緩衝増
幅回路３０との結合が強く設計の自由度が大きい。
て発振用トランジスタ２２および緩衝増幅用トランジス
タ３２が直列に接続され、すなわち、発振用トランジス
タ２２のエミッタが緩衝増幅用トランジスタ３２のエミ
ッタに接続され、発振用トランジスタ２２のエミッタか
ら発振出力が取り出されるので、発振回路２０と緩衝増
幅回路３０との結合が強く設計の自由度が大きい。
【００１８】また、この発振器１０では、電界効果トラ
ンジスタ（ＦＥＴ）と違ってフリッカ雑音の小さいＮＰ
ＮトランジスタやＰＮＰトランジスタすなわちバイポー
ラトランジスタが用いられているため、高周波発振信号
のスペクトル純度が高い。つまり、この発振器１０は、
ＦＥＴを用いた発振器と比べて、位相雑音が低いメリッ
トがあり、温度補償型水晶発振器などの水晶発振器に使
用するのに好適である。なお、この発振器１０では、遮
断周波数が原理的に低いＰＮＰトランジスタが緩衝増幅
用トランジスタ３２として用いられているが、緩衝増幅
用トランジスタ３２は利得が大きくなくてもよいので、
特に問題とならない。
ンジスタ（ＦＥＴ）と違ってフリッカ雑音の小さいＮＰ
ＮトランジスタやＰＮＰトランジスタすなわちバイポー
ラトランジスタが用いられているため、高周波発振信号
のスペクトル純度が高い。つまり、この発振器１０は、
ＦＥＴを用いた発振器と比べて、位相雑音が低いメリッ
トがあり、温度補償型水晶発振器などの水晶発振器に使
用するのに好適である。なお、この発振器１０では、遮
断周波数が原理的に低いＰＮＰトランジスタが緩衝増幅
用トランジスタ３２として用いられているが、緩衝増幅
用トランジスタ３２は利得が大きくなくてもよいので、
特に問題とならない。
【００１９】図２は図１に示す発振器の等価回路の一例
を示す回路図である。図２に示す発振器１０の回路構成
では、図１に示す発振器１０の回路構成と比べて、圧電
発振子２６として抵抗２６ａ、コンデンサ２６ｂおよび
インダクタ２６ｃの直列回路にコンデンサ２６ｄを並列
に接続した回路が用いられ、電源端子４０に９Ｖの電源
６０が接続され、出力端子５２および接地間に負荷とし
ての抵抗６２が接続されている。
を示す回路図である。図２に示す発振器１０の回路構成
では、図１に示す発振器１０の回路構成と比べて、圧電
発振子２６として抵抗２６ａ、コンデンサ２６ｂおよび
インダクタ２６ｃの直列回路にコンデンサ２６ｄを並列
に接続した回路が用いられ、電源端子４０に９Ｖの電源
６０が接続され、出力端子５２および接地間に負荷とし
ての抵抗６２が接続されている。
【００２０】図３は図２に示す発振器１０のＳＰＩＣＥ
による回路シミュレーション結果を示すグラフである。
この場合、図２に発振器１０において、発振回路２０の
発振用トランジスタ２２として、２ＳＣ４５６１が用い
られている。また、コンデンサ２４ａ、２４ｂおよび２
４ｃとして、１００００ｐＦのコンデンサ、５００ｐＦ
のコンデンサおよび２００ｐＦのコンデンサが、それぞ
れ用いられている。さらに、圧電共振子２６として、１
０Ωの抵抗２６ａ、０．４９ｐＦのコンデンサ２６ｂお
よび０．０３１４８Ｈのインダクタ２６ｃの直列回路に
２０ｐＦのコンデンサ２６ｄを並列に接続した回路が用
いられている。緩衝増幅回路３０の緩衝増幅用トランジ
スタ３２として、２ＳＡ１７４７が用いられている。ま
た、コンデンサ３４および５０として、２０００ｐＦの
コンデンサおよび１０ｐＦのコンデンサが、それぞれ用
いられている。さらに、抵抗３６、４２ａ、４２ｂ、４
２ｃおよび６２として、１０００Ωの抵抗、５ｋΩの抵
抗、１０ｋΩの抵抗、１０ｋΩの抵抗および１００ｋΩ
の抵抗が、それぞれ用いられている。
による回路シミュレーション結果を示すグラフである。
この場合、図２に発振器１０において、発振回路２０の
発振用トランジスタ２２として、２ＳＣ４５６１が用い
られている。また、コンデンサ２４ａ、２４ｂおよび２
４ｃとして、１００００ｐＦのコンデンサ、５００ｐＦ
のコンデンサおよび２００ｐＦのコンデンサが、それぞ
れ用いられている。さらに、圧電共振子２６として、１
０Ωの抵抗２６ａ、０．４９ｐＦのコンデンサ２６ｂお
よび０．０３１４８Ｈのインダクタ２６ｃの直列回路に
２０ｐＦのコンデンサ２６ｄを並列に接続した回路が用
いられている。緩衝増幅回路３０の緩衝増幅用トランジ
スタ３２として、２ＳＡ１７４７が用いられている。ま
た、コンデンサ３４および５０として、２０００ｐＦの
コンデンサおよび１０ｐＦのコンデンサが、それぞれ用
いられている。さらに、抵抗３６、４２ａ、４２ｂ、４
２ｃおよび６２として、１０００Ωの抵抗、５ｋΩの抵
抗、１０ｋΩの抵抗、１０ｋΩの抵抗および１００ｋΩ
の抵抗が、それぞれ用いられている。
【００２１】図３に示すグラフより、図２に示す発振器
１０において、発振回路２０および緩衝増幅回路３０が
動作していることが分かる。
１０において、発振回路２０および緩衝増幅回路３０が
動作していることが分かる。
【００２２】図４はこの発明にかかる発振器の他の例を
示す回路図である。図４に示す発振器１０では、図１に
示す発振器１０と比べて、発振回路２０の発振用トラン
ジスタ２２としてＰＮＰトランジスタが用いられ、緩衝
増幅回路３０の緩衝増幅用トランジスタ３２としてＮＰ
Ｎトランジスタが用いられる。また、図４に示す発振器
１０では、電源端子４０に負電源（図示せず）が接続さ
れる。そのため、図４に示す発振器１０では、図１に示
す発振器１０と比べて、電流の向きは逆になるが同様に
動作する。したがって、図４に示す発振器１０でも、図
１に示す発振器１０と同様の効果を奏する。
示す回路図である。図４に示す発振器１０では、図１に
示す発振器１０と比べて、発振回路２０の発振用トラン
ジスタ２２としてＰＮＰトランジスタが用いられ、緩衝
増幅回路３０の緩衝増幅用トランジスタ３２としてＮＰ
Ｎトランジスタが用いられる。また、図４に示す発振器
１０では、電源端子４０に負電源（図示せず）が接続さ
れる。そのため、図４に示す発振器１０では、図１に示
す発振器１０と比べて、電流の向きは逆になるが同様に
動作する。したがって、図４に示す発振器１０でも、図
１に示す発振器１０と同様の効果を奏する。
【００２３】図５はこの発明にかかる発振器のさらに他
の例を示す回路図である。図５に示す発振器１０は、図
１に示す発振器１０と比べて、水晶振動子２６の代わり
にストリップライン共振器２７が用いられる。このスト
リップライン共振器２７は、発振回路２０の発振用トラ
ンジスタ２２のベースおよび接地間に、コンデンサ２７
ａと直列に接続される。図５に示す発振器１０は、図１
に示す発振器１０と比べて、水晶発振器でない点を除い
ては、同様に動作し同様の効果を奏する。
の例を示す回路図である。図５に示す発振器１０は、図
１に示す発振器１０と比べて、水晶振動子２６の代わり
にストリップライン共振器２７が用いられる。このスト
リップライン共振器２７は、発振回路２０の発振用トラ
ンジスタ２２のベースおよび接地間に、コンデンサ２７
ａと直列に接続される。図５に示す発振器１０は、図１
に示す発振器１０と比べて、水晶発振器でない点を除い
ては、同様に動作し同様の効果を奏する。
【００２４】図６はこの発明にかかる発振器のさらに他
の例を示す回路図である。図６に示す発振器１０は、図
４に示す発振器１０と比べて、水晶振動子２６の代わり
にストリップライン共振器２７が用いられる。このスト
リップライン共振器２７は、発振回路２０の発振用トラ
ンジスタ２２のベースおよび接地間に、コンデンサ２７
ａと直列に接続される。図６に示す発振器１０は、図４
に示す発振器１０と比べて、水晶発振器でない点を除い
ては、同様に動作し同様の効果を奏する。
の例を示す回路図である。図６に示す発振器１０は、図
４に示す発振器１０と比べて、水晶振動子２６の代わり
にストリップライン共振器２７が用いられる。このスト
リップライン共振器２７は、発振回路２０の発振用トラ
ンジスタ２２のベースおよび接地間に、コンデンサ２７
ａと直列に接続される。図６に示す発振器１０は、図４
に示す発振器１０と比べて、水晶発振器でない点を除い
ては、同様に動作し同様の効果を奏する。
【００２５】なお、上述の各発振器１０において、発振
用トランジスタ２２および緩衝増幅用トランジスタ３２
として用いられる２つのトランジスタは、１つのパッケ
ージに封入されていてもよい。
用トランジスタ２２および緩衝増幅用トランジスタ３２
として用いられる２つのトランジスタは、１つのパッケ
ージに封入されていてもよい。
【００２６】また、上述の各発振器１０において、発振
用トランジスタ２２のベースおよび接地間で、可変容量
素子や回路などの負荷が、水晶振動子２６に並列に接続
されてもよく、ストリップライン共振器２７に直列また
は並列に接続されてもよい。このようの負荷を接続して
その負荷の容量を変えるようにすれば、発振回路２０の
発振周波数を変えることができる。たとえば、負荷が可
変容量素子の場合には、その可変容量素子に印加する電
圧を変えれば、可変容量素子の容量が変わり、発振回路
２０の発振周波数が変わる。
用トランジスタ２２のベースおよび接地間で、可変容量
素子や回路などの負荷が、水晶振動子２６に並列に接続
されてもよく、ストリップライン共振器２７に直列また
は並列に接続されてもよい。このようの負荷を接続して
その負荷の容量を変えるようにすれば、発振回路２０の
発振周波数を変えることができる。たとえば、負荷が可
変容量素子の場合には、その可変容量素子に印加する電
圧を変えれば、可変容量素子の容量が変わり、発振回路
２０の発振周波数が変わる。
【００２７】さらに、上述の各発振器１０において、の
緩衝増幅用トランジスタ３２のコレクタおよび接地間に
は、抵抗３６の代わりにインダクタが緩衝増幅回路３０
の負荷として接続されてもよい。
緩衝増幅用トランジスタ３２のコレクタおよび接地間に
は、抵抗３６の代わりにインダクタが緩衝増幅回路３０
の負荷として接続されてもよい。
【００２８】また、上述の各発振器１０において、発振
用トランジスタ２２のベースおよび緩衝増幅用トランジ
スタ３２のベースにバイアス電圧を印加するためには、
抵抗４２ａ、４２ｂおよび４２ｃのいずれか１つの抵抗
が取り除かれてもよい。
用トランジスタ２２のベースおよび緩衝増幅用トランジ
スタ３２のベースにバイアス電圧を印加するためには、
抵抗４２ａ、４２ｂおよび４２ｃのいずれか１つの抵抗
が取り除かれてもよい。
【００２９】
【発明の効果】この発明によれば、発振用トランジスタ
および緩衝増幅用トランジスタを流れる電流経路上の電
子部品素子の数を減らすことができる発振器が得られ
る。そのため、この発明にかかる発振器では、電源の利
用効率が高まり、消費電力を抑えることができ、回路基
板上に抵抗を設置する面積を減少することができ、回路
基板の小型化を図ることができ、さらに、抵抗の数の減
少によるコスト削減を図ることができる。
および緩衝増幅用トランジスタを流れる電流経路上の電
子部品素子の数を減らすことができる発振器が得られ
る。そのため、この発明にかかる発振器では、電源の利
用効率が高まり、消費電力を抑えることができ、回路基
板上に抵抗を設置する面積を減少することができ、回路
基板の小型化を図ることができ、さらに、抵抗の数の減
少によるコスト削減を図ることができる。
【図１】この発明にかかる発振器の一例を示す回路図で
ある。
ある。
【図２】図１に示す発振器の等価回路の一例を示す回路
図である。
図である。
【図３】図２に示す発振器のＳＰＩＣＥによる回路シミ
ュレーション結果を示すグラフである。
ュレーション結果を示すグラフである。
【図４】この発明にかかる発振器の他の例を示す回路図
である。
である。
【図５】この発明にかかる発振器のさらに他の例を示す
回路図である。
回路図である。
【図６】この発明にかかる発振器のさらに他の例を示す
回路図である。
回路図である。
【図７】従来の発振器の一例を示す回路図である。
１０ 発振器
２０ 発振回路
２２ 発振用トランジスタ
２４ａ、２４ｂ、２４ｃ コンデンサ
２６ 水晶振動子
２７ ストリップライン共振器
３０ 緩衝増幅回路
３２ 緩衝増幅用トランジスタ
３４ コンデンサ
３６ 抵抗
４０ 電源端子
４２ａ、４２ｂ、４２ｃ 抵抗
５０ コンデンサ
５２ 出力端子
Claims (6)
- 【請求項１】 発振回路の発振用トランジスタと緩衝増
幅回路の緩衝増幅用トランジスタとが電源に対して直列
に接続される構成の発振器において、 前記発振用トランジスタとしてＮＰＮトランジスタが用
いられ、 前記ＮＰＮトランジスタのコレクタは電源端子に接続さ
れるとともに交流的に接地され、 前記緩衝増幅用トランジスタとしてＰＮＰトランジスタ
が用いられ、 前記ＰＮＰトランジスタのベースは交流的に接地され、 前記ＰＮＰトランジスタのコレクタおよび接地間に抵抗
またはインダクタが接続され、 前記ＰＮＰトランジスタのコレクタは交流的に出力端子
に接続され、 前記ＮＰＮトランジスタのエミッタと前記ＰＮＰトラン
ジスタのエミッタとが直接接続されることを特徴とす
る、発振器。 - 【請求項２】 発振回路の発振用トランジスタと緩衝増
幅回路の緩衝増幅用トランジスタとが電源に対して直列
に接続される構成の発振器において、 前記発振用トランジスタとしてＰＮＰトランジスタが用
いられ、 前記ＰＮＰトランジスタのコレクタは電源端子に接続さ
れるとともに交流的に接地され、 前記緩衝増幅用トランジスタとしてＮＰＮトランジスタ
が用いられ、 前記ＮＰＮトランジスタのベースは交流的に接地され、 前記ＮＰＮトランジスタのコレクタおよび接地間に抵抗
またはインダクタが接続され、 前記ＮＰＮトランジスタのコレクタは交流的に出力端子
に接続され、 前記ＰＮＰトランジスタのエミッタと前記ＮＰＮトラン
ジスタのエミッタとが直接接続されることを特徴とす
る、発振器。 - 【請求項３】 前記電源端子および前記発振用トランジ
スタのベース間と、前記発振用トランジスタのベースお
よび前記緩衝増幅用トランジスタのベース間と、前記緩
衝増幅用トランジスタのベースおよび接地間との３つの
間のうちの少なくとも２つの間に抵抗がそれぞれ接続さ
れることによって、前記発振用トランジスタのベースお
よび前記緩衝増幅用トランジスタのベースにそれぞれの
バイアス電圧が印加される、請求項１または請求項２に
記載に発振器。 - 【請求項４】 前記発振回路は、 前記発振用トランジスタのベースおよび接地間に接続さ
れる水晶振動子、および前記水晶振動子に直列に接続さ
れる負荷を含み、 前記負荷の容量を変えることによって発振周波数が変え
られる、請求項１ないし請求項３のいずれかに記載の発
振器。 - 【請求項５】 温度補償型水晶発振器である、請求項４
に記載の発振器。 - 【請求項６】 前記発振用トランジスタおよび前記緩衝
増幅用トランジスタは１つのパッケージに封入されてい
る、請求項１ないし請求項５にいずれかに記載の発振
器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001081204A JP3402324B2 (ja) | 2001-03-21 | 2001-03-21 | 発振器 |
| US10/077,787 US6836190B2 (en) | 2001-03-21 | 2002-02-20 | Oscillator device and electronic apparatus using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001081204A JP3402324B2 (ja) | 2001-03-21 | 2001-03-21 | 発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002280836A JP2002280836A (ja) | 2002-09-27 |
| JP3402324B2 true JP3402324B2 (ja) | 2003-05-06 |
Family
ID=18937351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001081204A Expired - Fee Related JP3402324B2 (ja) | 2001-03-21 | 2001-03-21 | 発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3402324B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010219769A (ja) * | 2009-03-16 | 2010-09-30 | Toshiba Corp | 発振回路及び、その発振回路を用いた無線機 |
-
2001
- 2001-03-21 JP JP2001081204A patent/JP3402324B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002280836A (ja) | 2002-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3998233B2 (ja) | 発振回路および発振用集積回路 | |
| US20040263270A1 (en) | Oscillator circuit and oscillator | |
| US6577204B2 (en) | Electronic circuit supplied with power via current generator means | |
| US7049899B2 (en) | Temperature compensated piezoelectric oscillator and electronic device using the same | |
| JP3402324B2 (ja) | 発振器 | |
| US6791426B2 (en) | Balanced oscillator and electronic apparatus including the same | |
| US6836190B2 (en) | Oscillator device and electronic apparatus using the same | |
| JPH11298242A (ja) | 発振器とこれを用いた高周波モジュール | |
| JP4677696B2 (ja) | 平衡型発振回路およびそれを用いた電子装置 | |
| JP5115178B2 (ja) | 発振器 | |
| JPH10173438A (ja) | 発振回路 | |
| US7109814B2 (en) | Piezoelectric oscillator | |
| JP5098979B2 (ja) | 圧電発振器 | |
| JP4346948B2 (ja) | 周波数切替水晶発振器 | |
| JP6208472B2 (ja) | 恒温槽付水晶発振器 | |
| JP2001339240A (ja) | 電圧制御発振器 | |
| JP3990158B2 (ja) | 高周波電圧制御発振器 | |
| JP3601477B2 (ja) | 発振器およびそれを用いた電子装置 | |
| JP2004356872A (ja) | 温度補償型圧電発振器 | |
| JP2003060434A (ja) | 発振器およびそれを用いた電子装置 | |
| JP2753031B2 (ja) | 発振回路 | |
| JP3883765B2 (ja) | 電圧制御発振器 | |
| JP4190874B2 (ja) | 圧電発振回路 | |
| JP2004080527A (ja) | 発振器およびそれを用いた電子装置 | |
| JP2008187703A (ja) | 発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |