JPWO2020013100A1 - 積層電子部品および積層電子部品の製造方法 - Google Patents

Abstract

積層体の側面におけるシールド導体層に形成不良が発生しにくい積層電子部品を提供する。基体層１ａ〜１ｉが積層された、第１主面１Ｂと第２主面１Ｔと側面１Ｓとを含む外表面を有する積層体１と、内部電極（グランド電極２、コイル電極３、コンデンサ電極４、配線電極５）と、外部電極７と、外部電極７の表面に形成された第１メッキ層９と、を備え、少なくとも1つの内部電極の端部の少なくとも一部分が積層体１の側面１Ｓから露出されており、積層体１の側面１Ｓから露出した内部電極の端部を含むように、第２メッキ層１０が積層体１の側面１Ｓに形成され、第２メッキ層１０を含む積層体１の外表面に、シールド導体層１１が形成され、第２メッキ層１０の厚みが、シールド導体層１１の厚みよりも小さくなるようにする。

Description

本発明は、複数の基体層が積層された積層体を備えた積層電子部品に関し、更に詳しくは、積層体の外表面にシールド導体層が形成された積層電子部品に関する。

また、本発明は、本発明の積層電子部品を製造するのに適した、積層電子部品の製造方法に関する。

積層電子部品は、外部電極の表面の酸化を防止するためや、外部電極の表面のはんだ濡れ性を向上させるために、外部電極の表面にメッキ層を形成する場合がある。たとえば、特許文献１（特開２００７-４８７６８号公報）には、外部電極（外部端子）の表面にメッキ層（めっき膜）を形成した積層電子部品が開示されている。

一方、近年、電子機器の小型化や高機能化が進み、電子機器の基板に、多数の電子部品を、高密度に実装することが必要になっている。この高密度化の要求は、ますます高まり、更に高い密度で基板に電子部品を実装することが望まれている。

特開２００７-４８７６８号公報

電子機器の基板に、複数の電子部品を高密度に実装しようとした場合、電子部品間のノイズによる干渉が問題になる。すなわち、ある電子部品が発生させたノイズが、隣接する他の電子部品に侵入し、その電子部品に悪い影響を与えることが問題になる。

そこで、本件出願人は、積層電子部品において、高密度に実装をしても、隣接する他の電子部品と干渉しないように、積層体の外表面にシールド導体層を形成することを検討した。すなわち、外部からノイズの浸入を受けず、また、外部にノイズを与えないように、積層体の外表面にシールド導体層を形成することを検討した。なお、シールド効果を確実にするためには、シールド導体層を、引出電極を介して、積層体の内部に形成されたグランド電極に接続し、シールド導体層にグランド電位をもたせることが望ましい。なお、シールド導体層は、引出電極を介さず、直接にグランド電極と接続してもよい。

このとき、積層体の側面には、引出電極の端部（あるいはグランド電極の端部）が露出することになる。したがって、外部電極の表面にメッキ層を形成する工程においては、積層体の側面から露出した引出電極の端部にも、メッキ層が形成されることになる。そして、シールド導体層は、そのメッキ層を含む積層体の外表面に形成されることになる。なお、グランド電極とシールド導体層とを引出電極で接続する場合は、このとき、所定のセラミックグリーンシートの主面に、引出電極を形成するための導電性ペーストを、所定の形状に塗布する。次に、セラミックグリーンシートを積層して一体化させ、焼成して積層体を作製する。次に、積層体の外表面に形成された外部電極の表面に、メッキ層を形成する。

ここで、工程の順番を変更し、シールド導体層を形成する工程を先にし、外部電極の表面にメッキ層を形成する工程を後にすることも考えられるが、この場合には、シールド導体層の表面にもメッキ層が形成されることになる。そして、シールド導体層の表面に形成されるメッキ層の分だけ、メッキ材料のコストが上昇することになる。したがって、上記のように、外部電極の表面にメッキ層を形成する工程を先にし、シールド導体層を形成する工程を後にする方が好ましい。

前述のように、引出電極の端部（あるいはグランド電極の端部）に形成されるメッキ層と、そのメッキ層に形成されるシールド導体層との関係に、何らの配慮を払うことなく、上記の工程によって、積層体の外表面に形成されたシールド導体層と、グランド電極とシールド導体層とを接続する引出電極と、を備えた積層電子部品を製造したところ、次のような問題が発生した。

まず、スパッタリングによってシールド導体層を形成する工程において、積層体の側面に露出した引出電極の端部に形成されたメッキ層が障害となって、シールド導体層に形成不良が発生する場合があった。すなわち、スパッタリングは、一般的に、被加工物である積層体を治具上に固定した上で、上方から金属の原子を飛ばしておこなうが、このとき積層体の側面（引出電極の端部）に形成されたメッキ層の陰になって、メッキ層の直ぐ下の部分の積層体の側面に、シールド導体層が形成されない部分が発生したり、形成されたシールド導体層の厚みが不十分な部分が発生したりする場合があった。

また、シールド導体層の形成不良の発生の有無にかかわらず、完成後に、積層体の側面（引出電極の端部）に形成されたメッキ層が、シールド導体層の張力によって引っ張られ、引出電極の端部から剥離してしまう場合があった。あるいは、完成した積層電子部品をパーツフィーダーに通している際などに、シールド導体層の上からメッキ層に外力（衝撃など）が加わり、メッキ層が引出電極の端部から剥離してしまう場合があった。そして、メッキ層が引出電極の端部から剥離することによって、シールド導体層とグランド電極との電気的な接続が不十分となり、シールド導体層のシールド機能が低下してしまう場合があった。

本発明は、上述した従来の問題を解決するためになされたものである。その手段として、本発明の一実施態様にかかる積層電子部品は、第１主面と、第２主面と、第１主面と第２主面とを繋ぐ少なくとも１つの側面とを含む外表面を有する積層体と、積層体の内部に形成された内部電極と、積層体の第１主面もしくは第２主面に形成された外部電極と、外部電極の表面に形成された第１メッキ層と、を備え、内部電極は、端部が積層体の側面から露出されており、積層体の側面から露出した内部電極の端部を含むように、第２メッキ層が積層体の側面に形成され、第２メッキ層が形成された側面を含む積層体の外表面に、シールド導体層が形成され、第２メッキ層の厚みが、シールド導体層の厚みよりも小さくなるようにする。

また、本発明の一実施態様にかかる積層電子部品の製造方法は、セラミックグリーンシートを用意する工程と、所定のセラミックグリーンシートに、ビア導体を形成するための貫通孔を形成し、貫通孔に導電性ペーストを充填する工程と、所定のセラミックグリーンシートの主面に、内部電極、外部電極の少なくとも１つを形成するために、導電性ペーストを所定の形状に塗布する工程と、セラミックグリーンシートを積層して、未焼成の積層体を作製する工程と、未焼成の積層体を所定のプロファイルで焼成して、第１主面と、第２主面と、第１主面と第２主面とを繋ぐ少なくとも１つの側面とを含む外表面を有し、内部に内部電極が形成され、第１主面もしくは第２主面に外部電極が形成され、前記内部電極の端部が側面から外部に露出された積層体を作製する工程と、外部電極に第１メッキ層を形成するとともに、積層体の側面から露出した内部電極の端部を含む、積層体の側面に第２メッキ層を形成する工程と、バレル装置によって、第２メッキ層を平坦化する工程と、第２メッキ層を含む積層体の所定の外表面にシールド導体層を形成する工程と、を備えたものとする。

本発明の積層電子部品は、積層体の側面に形成されたメッキ層が、シールド層を形成するときの障害になりにくく、積層体の側面におけるシールド導体層の形成不良が発生しにくい。また、本発明の積層電子部品は、積層体の側面に形成されたメッキ層が、内部電極の端部から剥離しにくい。

また、本発明の積層電子部品の製造方法によれば、本発明の積層電子部品を容易に製造することができる。

第１実施形態にかかる積層電子部品１００を示す断面図である。 積層電子部品１００を示す要部断面図である。 図３（Ａ）は、積層電子部品１００の基体層１ｂの平面図である。図３（Ｂ）は、積層電子部品１００の積層体１の側面図である。 図４（Ａ）、（Ｂ）は、それぞれ、積層電子部品１００の製造方法の一例で実施される工程を示す断面図である。 図５（Ｃ）〜（Ｅ）は、図４（Ｂ）の続きであり、それぞれ、積層電子部品１００の製造方法の一例で実施される工程を示す断面図である。 図６（Ａ-１）〜（Ａ-３）は、それぞれ、実施例にかかる試料１１０を示す説明図である。図６（Ｂ-１）、（Ｂ-２）は、それぞれ、比較例にかかる試料１２０を示す説明図である。 第２実施形態にかかる積層電子部品２００の断面図である。 図８（Ａ）〜（Ｃ）は、それぞれ、積層電子部品２００の積層体１の側面図である。

以下、図面とともに、本発明を実施するための形態について説明する。

なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。

［第１実施形態］
（積層電子部品１００の構造）
図１、図２、第１実施形態にかかる積層電子部品１００を示す。ただし、図１は積層電子部品１００の断面図である。図２は積層電子部品１００の要部断面図である。

また、図３（Ａ）に、積層電子部品１００の基体層１ｂの平面図を示す。また、図３（Ｂ）に、積層電子部品１００の積層体１の側面図を示す。ただし、図３（Ｂ）は、第１メッキ層９および第２メッキ層１０が形成される前の積層電子部品１００の積層体１のグランド電極２の端部が露出された側面１Ｓを示している。

本実施形態にかかる積層電子部品１００は、内部にコイルとコンデンサとが形成され、所望の回路が構成されたＬＣフィルタである。ただし、本発明の積層電子部品は、ＬＣフィルタには限られず、種々の種類の電子部品を構成することができる。

積層電子部品１００は、積層体１を備えている。積層体１は、セラミックの基体層１ａ〜１ｉが積層されたものからなる。積層体１（基体層１ａ〜１ｉ）の材質は任意であるが、たとえば、ＬＴＣＣ（Low Temperature Co-fired Ceramics；低温焼成セラミックス）を使用することができる。また、基体層の層数は任意であり、必要に応じて増減させることができる。

積層体１は、直方体からなり、実装面である第１主面１Ｂと、天面である第２主面１Ｔと、第１主面１Ｂと第２主面１Ｔとを繋ぐ４つの側面１Ｓとからなる外表面を有している。なお、側面の数は４つには限られず任意であり、たとえば、積層体が円柱形状である場合には、側面の数は１つである。

積層体１の内部に、内部電極として、グランド電極２、コイル電極３、コンデンサ電極４、配線電極５が形成されている。グランド電極２、コイル電極３、コンデンサ電極４、配線電極５は、それぞれ、基体層１ａ〜１ｉの所定の層間に形成されている。グランド電極２、コイル電極３、コンデンサ電極４、配線電極５の平面形状、厚み、数などは、それぞれ任意である。

基体層１ｂの上側主面を示す図３（Ａ）、積層体１の側面１Ｓを示す図３（Ｂ）から分かるように、本実施形態においては、グランド電極２の端部（図３（Ａ）における左側の端部）が、積層体１の側面１Ｓから露出されている。グランド電極２の端部を積層体１の側面１Ｓから露出させたのは、後述する第２メッキ層１０を介して、グランド電極２と、後述するシールド導体層１１とを、電気的に接続するためである。なお、本実施形態においては、グランド電極２の図３（Ａ）における左側の端部を積層体１の側面１Ｓから露出させたが、グランド電極２の他の端部、たとえば、図３（Ａ）における右側の端部も、併せて積層体１の側面１Ｓから露出させてもよい。この場合には、グランド電極２とシールド導体層１１との電気的な接続が確実になる。なお、グランド電極２の図３（Ａ）における右側の端部を積層体１の側面１Ｓから露出させる場合には、グランド電極２と後述するビア導体８とが短絡してしまわないように、両者の間に電極のない領域を形成する必要がある。

積層体１の第１主面１Ｂに、外部電極７が形成されている。外部電極７の平面形状、厚み、数などは任意である。

基体層１ａ〜１ｈに、それぞれ、両主面間を貫通したビア導体８が形成されている。基体層１ａ〜１ｈにおける、ビア導体８の形成位置、数、径の形状、径の大きさなどは任意である。ビア導体８によって、グランド電極２、コイル電極３、コンデンサ電極４、配線電極５、外部電極７の間の必要な接続がおこなわれている。

本実施形態においては、グランド電極２、コイル電極３、コンデンサ電極４、配線電極５、外部電極７、ビア導体８の材質に、Ｃｕを使用した。しかしながら、グランド電極２、コイル電極３、コンデンサ電極４、配線電極５、外部電極７、ビア導体８の材質は、それぞれ任意であり、Ｃｕに代えて、たとえば、Ｃｕの合金、Ａｇ、Ａｇの合金などを使用してもよい。

外部電極７の表面に、第１メッキ層９が形成されている。第１メッキ層９は、外部電極７の表面の酸化を防止する機能や、外部電極７の表面のはんだ濡れ性を向上させる機能を有している。本実施形態においては、第１メッキ層９を、Ｎｉの第１層と、Ａｕの第２層とからなる２層構造に形成した。ただし、第１メッキ層９の構造（単層であるか多層であるかなど）、厚み、材質、形成方法（電解メッキであるか無電解メッキであるかなど）などは任意である。たとえば、Ｎｉの第１層、Ａｕの第２層に代えて、Ｎｉの第１層、Ｓｎの第２層からなる２層構造に形成してもよい。なお、図１、図２においては、見やすいように、第１メッキ層９を１層に示している。

また、積層体１の側面１Ｓから露出したグランド電極２の端部を含む、積層体１の側面１Ｓに、第２メッキ層１０が形成されている。第２メッキ層１０は第１メッキ層９と同時に形成されたものであり、第１メッキ層９と同様に、Ｎｉの第１層と、Ａｕの第２層とからなる２層構造に形成されている。ただし、第２メッキ層１０の構造（単層であるか多層であるかなど）、厚み、材質、形成方法（電解メッキであるか無電解メッキであるかなど）などは任意である。たとえば、Ｎｉの第１層、Ａｕの第２層に代えて、Ｎｉの第１層、Ｓｎの第２層からなる２層構造に形成してもよい。なお、図１、図２においては、見やすいように、第２メッキ層１０を１層に示している。

第１メッキ層９および第２メッキ層１０は、形成後に平坦化処理がおこなわれている。具体的には、第１メッキ層９および第２メッキ層１０を形成した後の積層体１を、メディアとともに回転式バレル装置のポット内に収容し、所定の回転数で所定の時間回転させて、平坦化処理がおこなわれている。なお、バレル装置による平坦化処理は、ブラストによる平坦化処理に比べて、積層体１の外表面が損傷しにくいため好ましい。

第１メッキ層９および第２メッキ層１０の総厚みは、それぞれ、平坦化処理の前の時点において、１μｍ以上、１０μｍ以下程度であることが好ましい。第１メッキ層９、第２メッキ層１０の総厚みが１μｍ未満であると、平坦化処理の際に、厚みの薄い部分ができたり、開口ができてカバレッジが低下したりする虞があるからである。第１メッキ層９、第２メッキ層１０の総厚みが１０μｍを超えると、必要以上にメッキ材料を使うことになり、コストが上昇してしまうからである。

平坦化処理をおこなった後の第２メッキ層１０の断面は、図２に示すように、外縁が、積層体１の側面１Ｓに接する内側辺１０Ａと、内側辺１０Ａに対向する外側辺１０Ｂと、内側辺１０Ａと外側辺１０Ｂとを接続する第１接続辺１０Ｃおよび第２接続辺１０Ｄからなる四角形を構成する。

第２メッキ層１０は、バレル装置による平坦化処理をおこなったことによって、平面方向（積層体１の側面１Ｓの広がる方向）に伸ばされ、厚みが小さくなり、かつ、積層体１の側面１Ｓにアンカー効果によって食い込んでいる。そのため、第２メッキ層１０は、積層体１の側面１Ｓに対する接合強度が高い。

また、第２メッキ層１０は、バレル装置による平坦化処理をおこなったことにより、内側辺１０Ａと第１接続辺１０Ｃとが形成する内角、および、内側辺１０Ａと第２接続辺１０Ｄとが形成する内角が、それぞれ、小さくなっている。すなわち、第２めっき層の厚み方向を、グランド電極２が延びる方向とすると、当該厚み方向において、外側に向かって先細るテーパ状とされている。なお、内側辺１０Ａと第１接続辺１０Ｃとが形成する内角と、内側辺１０Ａと第２接続辺１０Ｄとが形成する内角とは、ほぼ同じ大きさになるため、両者を符号θで表わすことにする。図２に、内側辺１０Ａと第１接続辺１０Ｃとが形成する内角θを、矢印で示す。

第２メッキ層１０は、上記のように、平坦化処理により、平面方向に伸ばされ、厚みが小さくなり、積層体１の側面１Ｓにアンカー効果によって食い込み、更に、内側辺１０Ａと第１接続辺１０Ｃとが形成する内角θ、および、内側辺１０Ａと第２接続辺１０Ｄとが形成する内角θが、それぞれ、小さくなるものであるため、少なくとも１層が、ＡｕやＳｎなどの展性の高い金属で形成されることが好ましい。

なお、第２メッキ層１０は、グランド電極２と後述するシールド導体層１１との材質の相性による接合性が低い場合には、両者を高い接合性で接合するための中間材としての役割を果たす場合がある。たとえば、グランド電極２がＡｇからなり、シールド導体層１１の最下層がＳＵＳ（Steel Use Stainless；ステンレス鋼）からなる場合に、両者を直接に接合させると接合性が低くなるが、たとえば、間に、第１層がＴｉ、第２層がＡｕからなる第２メッキ層１０を中間材として形成することにより、グランド電極２とシールド導体層１１とが順番に高い接合強度で接合されることになる。

第２メッキ層１０が形成された側面１Ｓを含む積層体１の外表面に、シールド導体層１１が形成されている。本実施形態においては、シールド導体層１１は、積層体１の第２主面１Ｔと、４つの側面１Ｓに形成されている。なお、シールド導体層１１は、第２メッキ層１０の上に形成する必要があるが、その条件を満たせば、積層体１の外表面のどの領域に形成してもよい。ただし、シールド導体層１１によって積層体１の外表面を広く覆うほど、シールド効果が向上する。

本実施形態においては、スパッタリングによって、シールド導体層１１を、ＳＵＳの密着層と、Ｃｕの導電層と、ＳＵＳの耐食層との３層構造に形成した。ただし、シールド導体層１１の構造（単層であるか多層であるかなど）、厚み、材質、形成方法などは任意である。たとえば、密着層は、ＳＵＳに代えて、Ｔｉ、Ｃｒ、Ｎｉ、ＴｉＡｌなどを使用してもよい。また、導電層は、Ｃｕに代えて、Ａｇ、Ａｕなどを使用してもよい。また、耐食層は、ＳＵＳに代えて、Ｔｉ、Ｃｒ、Ｎｉ、ＴｉＡｌなどを使用してもよい。なお、図１、図２においては、見やすいように、シールド導体層１１を１層に示している。

以上の構造からなる積層電子部品１００は、複数のコイル電極３がビア導体８によってスパイラル状に接続されてコイルＬが形成され、コンデンサ電極４とコンデンサ電極４との間に発生する容量によってコンデンサＣが形成され、コイルＬとコンデンサＣとによってＬＣフィルタが構成されている。

本実施形態にかかる積層電子部品１００は、第２メッキ層１０を経由してグランド電極２に接続され、グランド電位をもったシールド導体層１１が形成されているため、高いシールド効果を備えている。すなわち、積層電子部品１００は、外部から内部にノイズが侵入しにくく、内部から外部にノイズが放射されにくい。

また、積層電子部品１００は、第２メッキ層１０に対して、バレル装置による平坦化処理をおこなったことによって、第２メッキ層１０の厚みが小さくなっている。図２に示すように、第２メッキ層１０の厚みＴ_１０は、シールド導体層１１の厚みＴ_１１よりも小さくなっている。そのため、積層電子部品１００においては、スパッタリングによりシールド導体層１１を形成する際に、第２メッキ層１０が障害になりにくく、シールド導体層１１に形成不良が発生しにくい。また、積層電子部品１００は、第２メッキ層１０の厚みが小さいため、完成後も（シールド導体層１１の上から）第２メッキ層１０に他の物体がぶつかりにくく、第２メッキ層１０がグランド電極２の端部から剥離しにくい。なお、シールド導体層１１を形成する際の障害になりにくく、完成後にグランド電極２の端部から剥離しにくくするためには、平坦化処理後の第２メッキ層１０の厚みＴ_１０は、シールド導体層１１の厚みＴ_１１に対して、可能であれば１／２以下であることがより好ましい。

また、積層電子部品１００は、第２メッキ層１０に対して、バレル装置による平坦化処理をおこなったことによって、第２メッキ層１０が、平面方向に伸ばされ、かつ、積層体１の側面１Ｓにアンカー効果によって食い込んでいる。図２に示すように、第２メッキ層１０の内側辺１０Ａの長さＬ_１０は、グランド電極２の厚みＴ_２よりも大きくなっている。本実施形態においては、第２メッキ層１０の内側辺１０Ａの長さＬ_１０が、グランド電極２の厚みＴ_２の３．０倍程度になっている。積層電子部品１００は、第２メッキ層１０の内側辺１０Ａの長さＬ_１０がグランド電極２の厚みＴ_２より大きいため、第２メッキ層１０の積層体１の側面１Ｓ（グランド電極２の端部を含む）に対する接合強度が高い。なお、第２メッキ層１０の積層体１の側面１Ｓに対する接合強度を向上させるためには、第２メッキ層１０の内側辺１０Ａの長さＬ_１０がグランド電極２の厚みＴ_２に対して、１．５倍を超えることがより好ましい。

また、積層電子部品１００は、第２メッキ層１０に対して、バレル装置による平坦化処理をおこなったことによって、第２メッキ層１０の内側辺１０Ａと第１接続辺１０Ｃとが形成する内角θ、および、内側辺１０Ａと第２接続辺１０Ｄとが形成する内角θが、それぞれ、小さくなっている。そのため、積層電子部品１００は、第２メッキ層１０がシールド導体層１１を形成する際の障害になりにくく、積層体１の側面１Ｓにおいてシールド導体層１１に形成不良が発生しにくい。図２に示すように、本実施形態においては、第２メッキ層１０の内側辺１０Ａと第１接続辺１０Ｃ（第２接続辺１０Ｄ）とが形成する内角θが、５５°程度になっている。内側辺１０Ａと第１接続辺１０Ｃ（第２接続辺１０Ｄ）とが形成する内角θは、小さいほど、第２メッキ層１０がシールド導体層１１を形成する際の障害になりにくく、シールド導体層１１に形成不良が発生しにくい。なお、第２メッキ層１０がシールド導体層１１を形成する際の障害になりにくく、シールド導体層１１に形成不良が発生しにくくするためには、内側辺１０Ａと第１接続辺１０Ｃ（第２接続辺１０Ｄ）とが形成する内角θは、９０°より小さいことが好ましく、６０°より小さいことがより好ましい。

（積層電子部品１００の製造方法の一例）
積層電子部品１００は、たとえば、次の方法で製造することができる。

まず、図４（Ａ）に示すように、セラミックの基体層１ａ〜１ｉを形成するためのセラミックグリーンシート１ａ’〜１ｉ’を作製する。具体的には、まず、たとえばＬＴＣＣからなるセラミック粉末と、バインダーと、可塑剤とを、それぞれ任意の量で混合し、スラリーを作製する。次に、スラリーを、リップコーター、ドクターブレードなどを使用して、キャリアフィルム上に塗布し、セラミックグリーンシート１ａ’〜１ｉ’を作製する。セラミックグリーンシート１ａ’〜１ｉ’の厚みは任意であるが、たとえば、５μｍ〜１００μｍとする。セラミックグリーンシート１ａ’〜１ｉ’は、それぞれ、複数のセラミックグリーンシート１ａ’〜１ｉ’がマトリックス状に配置された、マザーセラミックグリーンシートとして用意する。

次に、同じく図４（Ａ）に示すように、所定のセラミックグリーンシート１ａ’〜１ｉ’の所定の位置に、ビア導体８を形成するための貫通孔を形成し、貫通孔に、導電性粉末とバインダーと可塑剤とを混合して作製した導電性ペースト８’を充填する。貫通孔は、たとえば、メカパンチ、ＣＯ_２レーザー、ＵＶレーザーなどを使用して形成する。貫通孔の直径は、たとえば、２０μｍ〜２００μｍとする。導電性ペーストには、収縮率調整用の共素地（セラミック粉末）を添加してもよい。

次に、同じく図４（Ａ）に示すように、所定のセラミックグリーンシート１ａ’〜１ｉ’の主面の所定の位置に、グランド電極２、コイル電極３、コンデンサ電極４、配線電極５、外部電極７を形成するために、導電性粉末とバインダーと可塑剤とを混合して作製した導電性ペースト２’〜７’を所定の形状に塗布する。塗布には、たとえば、スクリーン印刷、インクジェット印刷、グラビア印刷などの方法を使用することができる。導電性ペーストには、収縮率調整用の共素地（セラミック粉末）を添加してもよい。

次に、複数のセラミックグリーンシート１ａ’〜１ｉ’がマトリックス状に配置されたマザーセラミックグリーンシートを、所定の順番に積層し、金型を使って加圧および加熱して一体化させ、未焼成のセラミックブロックを作製する。続いて、未焼成のセラミックブロックを、個々の未焼成の積層体に切断して、個片化する。切断は、たとえば、ダイサー、ギロチンカット、レーザー照射などの方法を使用することができる。このとき、グランド電極２が切断面から露出するように個片化する。そして、必要に応じて、切断後に、未焼成の積層体にバレル研磨をおこなう。

次に、図４（Ｂ）に示すように、未焼成の積層体を所定のプロファイルで焼成して、積層体１を作製する。焼成炉には、バッチ炉、ベルト炉などを使用することができる。焼成雰囲気は、使用した導電性ペーストによって異なるが、Ｃｕ系の導電性ペーストを使用した場合は、還元性雰囲気で焼成する。

次に、図５（Ｃ）に示すように、外部電極７の表面に第１メッキ層９を形成するとともに、積層体１の側面１Ｓから露出したグランド電極２の端部に第２メッキ層１０を形成する。第１メッキ層９および第２メッキ層１０の総厚みは、それぞれ、１μｍ以上、１０μｍ以下程度であることが好ましい。総厚みが１μｍ未満であると、平坦化処理の際に、厚みの薄い部分ができたり、開口ができてカバレッジが低下したりする虞があるからである。また、総厚みが１０μｍを超えると、メッキ材料のコストが上昇してしまうからである。

次に、図５（Ｄ）に示すように、回転式バレル装置による平坦化処理をおこない、第２メッキ層１０を平面方向（積層体１の側面１Ｓの広がる方向）に伸ばし、厚みを小さくし、かつ、積層体１の側面１Ｓにアンカー効果によって食い込ませる。具体的には、第１メッキ層９および第２メッキ層１０を形成した積層体１を、メディアととともにポットに収容する。ポットの内部には、割れや欠けを防止するためにゴムがコーティングされていることが好ましい。メディアには、たとえば、ジルコニア製やアルミナ製のものを使用することができる。メディアの径の大きさは任意であるが、たとえば、φ２ｍｍ〜φ５ｍｍ程度のものを使用することができる。回転式バレル装置の回転数、処理時間は任意であるが、たとえば、回転数を５０ｒｐｍ〜２００ｒｐｍ、処理時間を５分〜３０分とすることができる。回転式バレル装置に代えて、振動式バレル装置を使用してもよい。

次に、図５（Ｅ）に示すように、第２メッキ層１０を含む積層体１の所定の外表面にシールド導体層１１を形成する。具体的には、バレル装置による第２メッキ層１０の平坦化処理を終えた複数の積層体１を、スパッタリング用のトレイに並べて配置する。積層体１の第１主面１Ｂ側にスパッタリングがなされないように、積層体１の第１主面１Ｂにペーストやテープを貼ってもよい。積層体１の間隔は任意であるが、たとえば、０．５ｍｍ〜５ｍｍ程度とする。スパッタリング装置は、たとえば、インライン型、バッチ型、枚葉型などを使用することができる。必要に応じて、スパッタリング前にドライエッチングをおこなう。ドライエッチングは、洗浄効果の他に、積層体１の外表面を粗面化させ、シールド導体層１１を高い積層体１の外表面にアンカー効果によって高い接合強度で接合させる効果もある。

本実施形態においては、スパッタリングによって、シールド導体層１１を、ＳＵＳの密着層と、Ｃｕの導電層と、ＳＵＳの耐食層との３層構造に形成した。密着層の膜厚は任意であるが、積層体１の側面１Ｓにおいて、たとえば、０．０１μｍ〜０．５μｍとする。密着層は、ＳＵＳに代えて、Ｔｉ、Ｃｒ、Ｎｉ、ＴｉＡｌ、パーマロイなどを使用してもよい。導電層の膜厚は任意であるが、積層体１の側面１Ｓにおいて、たとえば、０．９μｍ〜３μｍとする。導電層は、Ｃｕに代えて、Ａｇ、Ａｕなどを使用してもよい。耐食層の膜厚は任意であるが、積層体１の側面１Ｓにおいて、たとえば、０．０３μｍ〜１．５μｍとする。耐食層は、ＳＵＳに代えて、Ｔｉ、Ｃｒ、Ｎｉ、ＴｉＡｌ、パーマロイなどを使用してもよい。なお、密着層や耐食層のＳＵＳに代えて、Ｎｉやパーマロイなどの透磁率の高い材料を使用した場合には、磁界を遮る効果があるため、シールド導体層１１全体として電磁界遮蔽効果が向上する。

以上の工程により、積層電子部品１００が完成する。

積層電子部品１００においては、バレル装置による平坦化処理をおこなった後の第２メッキ層１０の厚みが、シールド導体層１１の厚みよりも小さくなるように設計しているため、スパッタリングによりシールド導体層１１を形成する際に、第２メッキ層１０が障害になることがなく、シールド導体層１１に形成不良は発生しなかった。

（実験）
本発明の有効性を確認するために、次の実験をおこなった。

実施例として、図６（Ａ-３）に示す試料１１０を作製した。また、比較例として、図６（Ｂ-２）に示す試料１２０を作製した。

実施例にかかる試料１１０、比較例にかかる試料１２０は、どちらも、焼成により積層体１を作製し、積層体１の側面に露出したグランド電極２の端部に第２メッキ層１０を形成するところまでは、上述した積層電子部品１００の製造方法の一例で示した工程と同じ方法で作製した。図６（Ａ-１）に、積層体１の側面に第２メッキ層１０を形成した後の試料１１０を示し、図６（Ｂ-１）に、積層体１の側面に第２メッキ層１０を形成した後の試料１２０を示す。試料１１０および試料１２０は、いずれも、積層体１の側面から測定した第２メッキ層１０の厚みが、３〜５μｍ程度である。なお、試料１１０および試料１２０においては、第２メッキ層１０の材質に、それぞれＡｕを使用した。

次に、図６（Ａ-２）に示すように、実施例にかかる試料１１０だけ、回転バレル装置によって、第２メッキ層１０の平坦化処理をおこなった。平坦化処理によって、試料１１０の積層体１の側面から測定した第２メッキ層１０の厚みが、１μｍ程度まで小さくなった。

次に、図６（Ａ-３）、（Ｂ-２）に示すように、実施例にかかる試料１１０、比較例にかかる試料１２０に、それぞれ、シールド導体層１１を形成した。シールド導体層１１は、ＳＵＳの密着層と、Ｃｕの導電層と、ＳＵＳの耐食層の３層構造とし、３層の総厚みを２．５μｍ程度とした。

実施例にかかる試料１１０は、平坦化後の第２メッキ層１０の厚みが１μｍ程度であり、シールド導体層１１の総厚みの２．５μｍ程度よりも小さいため、図６（Ａ-３）から分かるように、積層体１の側面にシールド導体層１１が良好に形成された。

一方、比較例にかかる試料１２０は、第２メッキ層１０の厚みが３〜５μｍ程度であり、シールド導体層１１の総厚みの２．５μｍ程度よりも大きいため、第２メッキ層１０がシールド導体層１１をスパッタリングによって形成する際の障害（陰）になってしまい、図４（Ｂ-２）に示すように、積層体１の側面の第２メッキ層１０の下の部分に、シールド導体層１１の非形成部分ＮＳが形成された。すなわち、比較例にかかる試料１２０においては、シールド導体層１１に形成不良が発生した。

以上により、本発明の有効性が確認できた。

［第２実施形態］
図７に、第２実施形態にかかる積層電子部品２００を示す。ただし、図７は積層電子部品２００の断面図であり、基体層１ｂと基体層１ｃの界面の基体層１ｂ側を示している。なお、図７においては、見やすくするために、第２メッキ層３０とシールド導体層１１とを省略して、破線で示している。

また、図８（Ａ）〜（Ｃ）に、それぞれ、積層電子部品２００の積層体１の側面図を示す。ただし、図８（Ａ）は引出電極２６の端部に第２メッキ層３０を形成する前の状態、図８（Ｂ）は第２メッキ層３０を形成した後の状態、図８（Ｃ）は第２メッキ層３０を平坦化させた後の状態を、それぞれ示している。

積層電子部品２００は、第１実施形態にかかる積層電子部品１００の構成の一部に変更を加えた。具体的には、積層電子部品１００では、グランド電極２の端部を積層体１の側面１Ｓから露出させ、グランド電極２の端部に第２メッキ層１０を形成していた。積層電子部品２００は、これに変更を加え、グランド電極２の端部を直接に積層体１の側面１Ｓから露出させるのではなく、グランド電極２から８つの引出電極２６を引き出し、引出電極２６の端部を積層体１の側面１Ｓから露出させた。すなわち、引き出し電極の端部を複数設けた。そして、積層体１の側面１Ｓから露出した引出電極２６の端部に、第２メッキ層３０を形成した。なお、図７では、複数の引き出し電極端部は、側面１Ｓの一部に設けられているが、側面１Ｓ全体に渡って設けられていてもよい。

引出電極２６は、内部電極の１種である。

積層電子部品２００の他の構成は、第１実施形態にかかる積層電子部品１００の構成と同じにした。

図８（Ａ）に示すように、積層体１の側面１Ｓの基体層１ｂと基体層１ｃの層間から、４つの引出電極２６の端部が露出される。そして、図８（Ｂ）に示すように、露出した引出電極２６端部に、それぞれ、第２メッキ層３０が形成される。そして、図８（Ｃ）に示すように、第２メッキ層３０に平坦化処理が施される。

積層電子部品２００においては、図８（Ｂ）に示すように、第２メッキ層３０どうしの間に間隔Ｇが形成されているため、第２メッキ層３０の平坦化処理において、図８（Ｃ）に示すように、隣接する第２メッキ層３０どうしが干渉せず、間隔Ｇが維持され、良好に平坦化処理がおこなわれる。すなわち、積層電子部品２００においては、各第２メッキ層３０が、基体層１ａ〜１ｉの積層方向のみならず、基体層１ａ〜１ｉの平面方向にも伸ばされるため、良好に平坦化処理がおこなわれる。

以上、第１実施形態にかかる積層電子部品１００、第２実施形態にかかる積層電子部品２００について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更をなすことができる。

たとえば、積層電子部品１００、２００では、スパッタリングによってシールド導体層１１を形成したが、シールド導体層１１の形成方法はスパッタリングには限定されず、蒸着など、他の方法を使用してもよい。

また、積層電子部品１００、２００は、内部電極によってコイルＬとコンデンサＣとを形成したＬＣフィルタであったが、構成される電子部品はＬＣフィルタには限定されず、種々の種類の電子部品を構成することができる。

また、積層電子部品１００では、グランド電極２の端部を積層体１の側面１Ｓから露出させ、グランド電極２の端部に第２メッキ層１０を形成した。また、積層電子部品２００では、引出電極２６の端部を積層体１の側面１Ｓから露出させ、引出電極２６の端部に第２メッキ層３０を形成した。しかしながら、積層体１の側面１Ｓに露出される内部電極は、グランド電極２や引出電極２６には限定されず、コイル電極３の端部やコンデンサ電極４の端部などを積層体１の側面１Ｓから露出させ、そこに第２メッキ層を形成するようにしてもよい。

本発明の一実施態様にかかる積層電子部品については、「課題を解決するための手段」の欄に記載したとおりである。この積層電子部品において、内部電極の積層体の側面からの露出部分を含む、基体層の積層方向に分断した積層体の断面を見たとき、第２メッキ層は、積層体の側面に接する内側辺の長さが、内部電極の厚みよりも大きくなるようにしてもよい。この場合には、第２メッキ層の積層体の側面に対する接合強度が向上する。

また、この場合において、内側辺の長さが、内部電極の厚みの１．５倍以上であるようにしてもよい。この場合には、第２メッキ層の積層体の側面に対する接合強度が更に向上する。

また、内部電極の積層体の側面からの露出部分を含む、基体層の積層方向に分断した積層体の断面を見たとき、第２メッキ層の断面の外縁が、積層体の側面に接する内側辺と、内側辺に対向する外側辺と、内側辺と外側辺とを接続する第１接続辺および第２接続辺と、を有し、内側辺と第１接続辺とが形成する内角、および、内側辺と第２接続辺とが形成する内角が、それぞれ、９０°よりも小さくなるようにしてもよい。この場合には、たとえばスパッタリングによってシールド導体層を形成するときに、第２メッキ層が障害になりにくく、第２メッキ層の直ぐ下の部分の積層体の側面に、シールド導体層が形成されない部分や、形成されたシールド導体層の厚みが不十分である部分が発生しにくい。

また、この場合において、内側辺と第１接続辺とが形成する内角、および、内側辺と第２接続辺とが形成する内角が、それぞれ、６０°よりも小さくなるようにしてもよい。この場合には、第２メッキ層が更に障害になりにくく、第２メッキ層の直ぐ下の部分の積層体の側面に、シールド導体層が形成されない部分や、形成されたシールド導体層の厚みが不十分である部分が更に発生しにくい。

また、一端が内部電極に接続されており、他端が積層体の側面から露出された引出電極を備えるようにしてもよい。なお、引出電極も、内部電極の１種である。

また、グランド電極を内部電極としてもよい。この場合には、シールド導体層にグランド電位をもたせることができ、シールド効果を向上させることができる。

また、内部電極が側面から露出している端部が複数あってもよい。この場合には、内部電極とシールド導体層の電気的な接続が確実になる。

また、第２メッキ層は、複数の層によって形成されてもよい。この場合には、高い機能をもった第２メッキ層を得ることができる。

また、シールド導体層は、複数の層によって形成されてもよい。この場合には、高い機能をもったシールド導体層を得ることができる。

たとえば、積層体の内部にコイルとコンデンサを形成し、ＬＣフィルタを構成することができる。

また、本発明の一実施態様にかかる積層電子部品の製造方法については、「課題を解決するための手段」の欄に記載したとおりである。この積層電子部品の製造方法において、シールド導体層を形成する工程は、積層体の所定の外表面にスパッタリングを施す工程としてもよい。この場合には、品質の高いシールド導体層を形成することができる。

１・・・積層体
１Ｂ・・・第１主面（実装面）
１Ｔ・・・第２主面（天面）
１Ｓ・・・側面
１ａ〜１ｉ・・・基体層
２・・・グランド電極（内部電極）
３・・・コイル電極（内部電極）
４・・・コンデンサ電極（内部電極）
５・・・配線電極（内部電極）
７・・・外部電極
８・・・ビア導体
９・・・第１メッキ層
１０、３０・・・第２メッキ層
１０Ａ・・・内側辺
１０Ｂ・・・外側辺
１０Ｃ・・・第１接続辺
１０Ｄ・・・第２接続辺
１１・・・シールド導体層
２６・・・引出電極（内部電極）

Claims (13)

1. 第１主面と、第２主面と、前記第１主面と前記第２主面とを繋ぐ少なくとも１つの側面とを含む外表面を有する、積層体と、
   前記積層体の内部に形成された内部電極と、
   前記積層体の前記第１主面もしくは前記第２主面に形成された外部電極と、
   前記外部電極の表面に形成された第１メッキ層と、を備え、
   前記内部電極は、端部が前記積層体の前記側面から露出されており、
   前記積層体の前記側面から露出した前記内部電極の端部を含むように、第２メッキ層が前記積層体の前記側面に形成され、
   前記第２メッキ層が形成された側面を含む前記積層体の前記外表面に、シールド導体層が形成され、
   前記第２メッキ層の厚みが、前記シールド導体層の厚みよりも小さい、積層電子部品。
2. 前記内部電極の前記積層体の前記側面からの露出部分を含む、前記基体層の積層方向に分断した前記積層体の断面を見たとき、
   前記第２メッキ層における、前記積層体の前記側面に接する内側辺の長さが、前記内部電極の厚みよりも大きい、請求項１に記載された積層電子部品。
3. 前記内側辺の長さが、
   前記内部電極の厚みの１．５倍以上である、請求項２に記載された積層電子部品。
4. 前記内部電極の前記積層体の前記側面からの露出部分を含む、前記基体層の積層方向に分断した前記積層体の断面を見たとき、
   前記第２メッキ層の断面の外縁が、前記積層体の前記側面に接する内側辺と、前記内側辺に対向する外側辺と、前記内側辺と前記外側辺とを接続する第１接続辺および第２接続辺と、を有し、
   前記内側辺と前記第１接続辺とが形成する内角、および、前記内側辺と前記第２接続辺とが形成する内角が、それぞれ、９０°よりも小さい、請求項１ないし３のいずれか１項に記載された積層電子部品。
5. 前記内側辺と前記第１接続辺とが形成する内角、および、前記内側辺と前記第２接続辺とが形成する内角が、それぞれ、６０°よりも小さい、請求項４に記載された積層電子部品。
6. 一端が前記内部電極に接続されており、他端が前記積層体の前記側面から露出された引出電極を備える、請求項１ないし５のいずれか１項に記載の積層電子部品。
7. 前記内部電極がグランド電極である、請求項１ないし６のいずれか１項に記載された積層電子部品。
8. 前記内部電極が前記側面から露出している端部が複数ある、請求項１ないし７のいずれか１項に記載された積層電子部品。
9. 前記第２メッキ層が複数の層によって形成された、請求項１ないし８のいずれか１項に記載された積層電子部品。
10. 前記シールド導体層が複数の層によって形成された、請求項１ないし９のいずれか１項に記載された積層電子部品。
11. 前記積層体の内部にコイルとコンデンサが形成され、ＬＣフィルタが構成された、請求項１ないし１０のいずれか１項に記載された積層電子部品。
12. セラミックグリーンシートを用意する工程と、
    所定の前記セラミックグリーンシートに、ビア導体を形成するための貫通孔を形成し、前記貫通孔に導電性ペーストを充填する工程と、
    所定の前記セラミックグリーンシートの主面に、内部電極、外部電極の少なくとも１つを形成するために、導電性ペーストを所定の形状に塗布する工程と、
    前記セラミックグリーンシートを積層して、未焼成の積層体を作製する工程と、
    前記未焼成の積層体を所定のプロファイルで焼成して、第１主面と、第２主面と、前記第１主面と前記第２主面とを繋ぐ少なくとも１つの側面とを含む外表面を有し、内部に前記内部電極が形成され、前記第１主面もしくは前記第２主面に前記外部電極が形成され、前記内部電極の端部が前記側面から外部に露出された積層体を作製する工程と、
    前記外部電極に第１メッキ層を形成するとともに、前記積層体の前記側面から露出した前記内部電極の端部を含む、前記積層体の前記側面に第２メッキ層を形成する工程と、
    バレル装置によって、前記第２メッキ層を平坦化する工程と、
    前記第２メッキ層を含む前記積層体の前記外表面にシールド導体層を形成する工程と、を備えた積層電子部品の製造方法。
13. 前記シールド導体層を形成する工程が、前記積層体の所定の前記外表面にスパッタリングを施す工程である、請求項１２に記載された積層電子部品の製造方法。

Images