JP2023174139A - 積層セラミック電子部品およびその製造方法 - Google Patents

積層セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
JP2023174139A
JP2023174139A JP2022086821A JP2022086821A JP2023174139A JP 2023174139 A JP2023174139 A JP 2023174139A JP 2022086821 A JP2022086821 A JP 2022086821A JP 2022086821 A JP2022086821 A JP 2022086821A JP 2023174139 A JP2023174139 A JP 2023174139A
Authority
JP
Japan
Prior art keywords
layer
pair
electronic component
internal electrode
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022086821A
Other languages
English (en)
Inventor
恒 佐藤
Hisashi Sato
幸史郎 杉本
Koushirou Sugimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2022086821A priority Critical patent/JP2023174139A/ja
Publication of JP2023174139A publication Critical patent/JP2023174139A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】 セラミック素体の表面に、直接めっきにより外部端子電極を形成する場合において、めっき膜を所定のめっき部位に均一な連続膜として形成された積層セラミック電子部品およびその製造方法を提供すること。【解決手段】 略直方体の有効層部A、および有効層部Aを該有効層部Aの厚み方向両側に位置する一対のカバー層部B1,B2を有する素体部品2と一対の外部電極3とを含み、有効層部Aは、複数の内部電極層5と複数の第1セラミック層4aとを有し、複数の内部電極層5および複数の第1セラミック層4aのそれぞれが交互に積層され、複数の内部電極層5は、極性別に一対の端面8からそれぞれ露出し、一対のカバー層部B1,B2のそれぞれは、アンカー導体6と第2セラミック層4bとが混交し合っている混交領域25を有し、混交領域25は少なくとも一対の端面8および素体部品2の一対の主面7に露出し、有効層部Aの内部電極層5の露出部と、カバー層部B1,B2の混交領域25の露出部が、外部電極3に接続している。【選択図】 図2A

Description

本開示は、薄層外部電極を有する積層セラミック電子部品およびその製造方法に関する。
積層セラミックコンデンサの外部端子電極は、セラミック素体端面に外部電極ペーストをペーストプールの中で浸漬塗布し、焼き付けることにより形成されてきたが、焼き付けられた外部電極中に導電性に寄与しないガラス相とボイドとが存在するため、20μmを超える厚みの外部電極となり、厚みが20μm以下の薄い薄層外部電極を形成することが困難であった。
特許文献1では、外部電極を直接めっきにより形成する方法が提案されている。この方法によれば、セラミック素体端面における内部電極の露出部を核としてめっき膜が析出し、めっき膜が成長することにより、隣り合う内部電極の露出部どうしが接続される。従って、従来の導電性ペーストの焼き付けによる方法に比べて、薄い外部電極となる。
特開2004-327983号公報
しかしながら、特許文献1の従来技術では、隣接するアンカータブと称されるアンカー導体の露出部の距離を積層方向の頂面および底面に向かってより近接させなければならないので、アンカー導体を敷設するセラミックグリーンシートの厚みを多種用意しなければならない。そのため、製造が煩雑になり、工数および製造コストが増大するという問題がある。アンカー導体は、静電容量形成に関わっていないダミー電極であり、その露出部がめっき成長起点となり、外部電極となるめっき膜を形成するとともに、めっき膜を本体のセラミック素体に固定する役目を果たしている。
このような従来技術では、セラミック素体の表面に、直接めっきにより外部電極を形成する場合において、めっき膜を所定のめっき部位に均一な厚みの連続膜として成長させて高い固着強度で外部電極を効率よく形成することが困難である。したがって、めっき膜を所定のめっき部位に均一な厚みの連続膜として形成して、高い固着強度を有する外部電極を効率よく形成することができる積層セラミック電子部品およびその製造方法が求められている。
本開示の積層セラミック電子部品は、略直方体の有効層部、および前記有効層部を該有効層部の厚み方向両側に位置する一対のカバー層部を有する素体部品と、一対の外部電極とを含み、前記有効層部は、複数の内部電極層と複数の第1セラミック層とを有し、前記複数の内部電極層および前記複数の第1セラミック層のそれぞれが交互に積層され、前記複数の内部電極層は、極性別に一対の端面からそれぞれ露出しており、前記一対のカバー層部のそれぞれは、アンカー導体と第2セラミック層とが混交し合っている混交領域を有し、前記混交領域は、少なくとも前記一対の端面および前記素体部品の一対の主面に露出しており、前記有効層部の前記内部電極層の露出部と、前記カバー層部の前記混交領域の露出部とが、前記一対の外部電極に接続している。
本開示の積層セラミック電子部品の製造方法は、略直方体の素体部品と、一対の外部電極とを含み、前記素体部品が、極性の異なる内部電極層を有するセラミックグリーンシートを交互に積層して有効層部を形成し、前記有効層部を保護するカバー層部を備える積層セラミック電子部品の製造方法において、前記カバー層部を、前記セラミックグリーンシートに対してシートアタックを伴うアンカー導体ペーストを付与したセラミックグリーンシートを積層して形成する工程と、前記素体部品を焼成および面取りした後に、直接めっきを行って、外部電極の下地層を形成する工程と、を含む。
本開示の積層セラミック電子部品によれば、第2セラミック層の表面に、近接して露出する混交領域の露出部にめっき膜が結合されて、固着強度が強く薄層の外部電極が形成されているので、定められた規格サイズにおいて、高い固着強度で外部電極が形成されたより高機能の積層セラミック電子部品を効率よく提供できる。
本開示の積層セラミック電子部品の製造方法によれば、直接めっきを施した際に、露出している導体間の間隔が広いエリアが無いため、近接散在した導体露出部を起点にめっきが成長し、固着強度に優れためっき膜が効率よく形成することができる。
本開示の一実施形態の積層セラミック電子部品の一例を示す斜視図である。 本開示の実施形態の積層セラミック電子部品の変形例を示す斜視図である。 図1Aに示される積層セラミックコンデンサの素体部品の斜視図である。 図1Bに示される積層セラミックコンデンサの素耐部品の斜視図である。 図2Aの切断面線IIIA-IIIAから見た素体部品の一部の拡大断面図である。 図2Bの切断面線IIIB-IIIBから見た素体部品の一部の拡大断面図である。 内部電極ペーストの印刷体の拡大断面図である。 本開示の実施形態の積層セラミックコンデンサに用いられるアンカー導体の印刷体の拡大断面図である。 焼成前の素体部品を製作する場合の印刷体を示す斜視図である。 極性の異なる内部電極のパターンが印刷されたグリーンシートを示す斜視図である。 極性の異なる内部電極のパターンが印刷されたグリーンシートの斜視図である。 図7A~図7Cの導電ペーストが印刷されたグリーンシートの積層状態を模式的に示す分解斜視図である。 グリーンシートの積層状態の他の例を示す分解斜視図である。 母積層体を示す斜視図である。 第2の実施形態の積層セラミック電子部品を示す斜視図である。 導体ペーストが印刷されたセラミックグリーンシートの斜視図である。 導体ペーストが印刷されたセラミックグリーンシートの他の例を示す斜視図である。 導体ペーストが印刷されたセラミックグリーンシートの他の例を示す斜視図である。 図5A~図5Cの印刷体の積層状態を模式的に示す分解斜視図である。 母積層体の斜視図である。 内部電極層5が露出している素体前駆体の側面に、保護層を取り付ける様子を示す分解斜視図である。 素体前駆体に保護層が貼り付けられた素体部品を示す斜視図である。 素体前駆体の側面の一方が剥離可能な粘着性の保持シートを介して台座に逆さに固定され状態を示す正面図である。 素体前駆体が樹脂フィルム上のセラミックグリーンシートに押し付けられている示す正面図である 素体前駆体の側面に押し付けられたセラミックグリーンシートを付着させた状態で上に引き上げた様子を示す正面図である。
以下、図面を参照しつつ、本開示の積層セラミック電子部品およびその製造方法の実施形態について、積層セラミック電子部品である積層セラミックコンデンサについて複数の例を挙げて説明する。本開示の対象となる積層セラミック電子部品は、主面に表面電極がある電子部品であれば、積層セラミックコンデンサに限らず、積層型圧電素子、積層サーミスタ素子、積層チップコイル、およびセラミック多層基板等の様々な積層セラミック部品にも適用することができる。
図1Aは、本開示の一実施形態の積層セラミック電子部品の一例を示す斜視図である。以下で参照する図面は、模式的なものであり、図面に示された寸法比率等は、必ずしも正確に図示されたものではない。また、本明細書においては、便宜的に直交座標系XYZを定義する。
本実施形態の積層セラミックコンデンサ1Aは、略直方体の有効層部Aおよび有効層部Aの厚み方向である第3方向Zの両側に位置する一対のカバー層部B1,B2を有する素体部品2と、一対の外部電極3とを含む。有効層部Aは、複数の内部電極層5と第1セラミック層を構成する第1セラミック層4aとが交互に積層され、一対の端面8のそれぞれに内部電極層5が露出している。一対のカバー層部B1,B2のそれぞれは、アンカー導体6と第2セラミック層を構成する第2セラミック層4bとが混交し合っている混交領域25を有し、混交領域25が少なくとも一対の端面8および一対の主面7に露出している。有効層部Aの内部電極層5(図2Aおよび図2Bを参照)の露出部と、カバー層部B1,B2の混交領域25の露出部とは、外部電極3に接続している。
図1Bは、本開示の実施形態の積層セラミック電子部品の変形例を示す斜視図である。本実施形態の積層セラミック電子部品である積層セラミックコンデンサ1Bは、前述の実施形態の積層セラミックコンデンサ1Aと混交領域25および外部電極3の位置が異なる点でのみ相違し、他の構成は同一である。そのため、対応する構成は同一の参照符を付し、重複する説明は省略する。本実施形態の積層セラミックコンデンサ1Bは、混交領域25が少なくとも一対の側面9および一対の主面7に露出している。有効層部Aの内部電極層5の露出部と、カバー層部B1,B2の混交領域25の露出部とは、外部電極3に接続している。
図1Aの積層セラミックコンデンサ1Aおよび図1Bの積層セラミックコンデンサ1Bのどちらも、略直方体の素体部品2と、外部電極3とを有している。素体部品2は、内部電極層5を有する。内部電極層5は、第1方向Xに対向する一対の端面8で露出し、外部電極3と連結している。図1Aの積層セラミックコンデンサ1Aでは、外部電極3は、素体部品2の端面8から隣接する主面7および各側面9に回り込み、図1Bの積層セラミックコンデンサ1Bでは、各側面9から隣接する主面7に回り込んでいる。
混交領域25のうち側面に露出している部分のX方向の長さは、内部電極層5のうち側面に露出している部分のX方向の長さと略同一であってもよい。
部品の小型化と同時に外部電極3の厚みが薄くなってきており、外部電極3の部位に直接めっきを行って外部電極3を形成することもできる。
図2Aおよび図2Bは、本開示の直接めっき前の素体部品の斜視図である。図2Aおよび図2Bに示される素体部品のそれぞれが、図1Aおよび図1Bの積層セラミックコンデンサ1A,1Bに対応している。内部電極層5は、層状に端面8、あるいは側面9に露出し、アンカー導体層部のアンカー導体6の露出部分は、主面7、端面8、あるいは側面9に、近接散在して露出している。従って、内部電極層5とアンカー導体6の露出部とは、複数列、第3方向Zの積層方向に配列されている。これによって、直接めっきを施した際に、露出しているアンカー導体6間の間隔が広い領域が無いため、近接した内部電極層5の露出部と、近接して散在したアンカー導体6の露出部とを起点に外部電極3のめっき膜が成長し、厚みが均一なめっき膜が形成される。
さらに、従来のアンカー層は、層状であっため、特に主面ではメッキ膜がアンカー層の層ごと剥がれることがあったが、本開示では、めっき膜が、アンカー導体の露出部を介して、素体部品の内部に網目状に存在するアンカー導体と繋がっているので、固着強度に優れためっき膜が形成される。
図3Aは、図2Aの切断面線IIIA-IIIAから見た素体部品の一部の拡大断面図であり、図3Bは、図2Bの切断面線IIIB-IIIBから見た素体部品の一部の拡大断面図である。図3Aは、積層セラミックコンデンサ1Aの主面7と端面8との稜線部を拡大した断面を示し、図3Bは、積層セラミックコンデンサ1Bの主面7と側面9との稜線部を拡大した断面を示す。第2セラミック層間のアンカー導体6の断面は、曲がりくねっている。なお、図中の2点鎖線20は、面取り後の表面位置を概念的に示している。
図3Bは、図3Aの素体部品2を焼成し、面取りを行った後に、直接めっき層を形成した状態を示している。素体部品2を焼成してバレル研磨後の表面の導体の露出部は、主面7側では小さなループ状に散在し、側面9側では、露出幅を変化させながら曲折した線状に存在している。それぞれの露出導体は近接しているため、それらを核として成長しためっき膜が析出成長して、隣接する露出導体同士が繋がり、均一なめっき膜を形成することができる。
素体部品2が得た均一なめっき膜は、外部電極3の下地電極となる。ただし、この状態では、導体露出部とめっき膜との接合力が弱いので、高温処理を行うのがよい。内部電極層5およびアンカー導体6がNiであり、無電解メッキでCuめっき膜を形成した場合は、低酸素分圧下600℃~1000℃で、高温アニールを行う。高温アニールによって、CuとNiの相互拡散が起こり、両者の接合はより強固なものになる。
図4Aおよび図4Bを参照して、曲折するアンカー導体6の形成方法を説明する。図4Aは、内部電極ペーストの印刷体の拡大断面を示している。PETなどの樹脂シート16上に成形された薄層のセラミックグリーンシート10が準備され、その上に所定のパターンで内部電極層用導電ペースト22が印刷されている。内部電極層用導電ペースト22の層は、セラミックグリーンシート10に平行な整合層となっている。例えば、樹脂シート16の厚みは、20μm~30μmであり、セラミックグリーンシート10の厚みは、0.5μm~2μmであり、印刷乾燥後の内部電極層用導電ペースト22の厚みは、0.5μm~2μmである。内部電極層用導電ペースト22は、Ni、Pd、Cu、Agなどの導体金属粉末、焼結抑制助剤、樹脂バインダを溶剤中に入れて混錬したものである。
図4Bは、本開示の実施形態の積層セラミックコンデンサ1A,1Bに用いられるアンカー導体6の印刷体の拡大断面を示している。図4Aと同一の工程でセラミックグリーンシート10の上に所定のパターンでアンカー導体用導電ペースト23を印刷して形成している。アンカー導体用導電ペースト23の溶剤は、セラミックグリーンシート10を膨潤して溶解させるものを用いている。アンカー導体用導電ペースト23に含まれる溶剤で、膨潤と変形が起こり、乾燥後に、アンカー導体6とセラミックグリーンシート10は、樹脂シート16上で、シートアタック現象によって、混交した状態になる。導電膜表面に凹凸ができる。このような混交したシートを積層し、加圧することで、図3Aで示したような、曲折したアンカー導体6となる。
本実施形態において、シートアタック現象とは、導電ペーストをセラミックグリーンシート上に塗工すると、導電ペースト中の有機溶剤が、セラミックグリーンシートに含まれるバインダー成分を溶解する現象のことである。近年では、積層セラミックコンデンサに更なる高容量化が求められており、より一層の多層化、薄膜化が検討されているが、このような薄膜化が進んだ積層セラミックコンデンサにおいて、シートアタック現象に起因するセラミック層の穴や皺が発生した場合、所望の電気特性が得られないという問題が起こる。
アンカー導体用導電ペースト23に含まれる溶剤は、セラミックグリーンシート10と相溶性の良い溶剤である。例えば、デカノール、トリデカノール、ターピネオール、ジヒドロターピネオール、ブチルカルビトール、ブチル、カルビトールアセテート、ブチルセロソルブ、ブチルセロソルブアセテートのいずれかの溶剤を主溶剤とする。
図5A~図5Cは、焼成前の素体部品を製作する場合に用いる印刷体を示す斜視図であり、図5Aは、アンカー導体のパターンが印刷されたセラミックグリーンシートを示す斜視図であり、図5Bおよび図5Cは、極性の異なる内部電極層のパターンが印刷されたセラミックグリーンシートを示す斜視図である。セラミックグリーンシート10にアンカー導体6または内部電極層5が印刷されたものを印刷体と称する。図5Aの印刷体において、アンカー導体6が存在するエリアは、セラミックグリーンシート10と混交している。内部電極層5は、所定の電極パターンでセラミックグリーンシート10上に印刷して形成される。
図6Aは、グリーンシートの積層状態を模式的に示す分解斜視図である。アンカー導体6および内部電極層5が印刷されたセラミックグリーンシート10を積層後に、加圧して、図7に示すような大型の母積層体11を得ることができる。母積層体11を、破線で描かれた切断予定線12の位置で所定の寸法で縦横に切断することによって、個別の素体部品2を得ることができる。
図6Bのグリーンシートの他の例を示す分解斜視図である。図6Bの各セラミックグリーンシート10は、図5Aのセラミックグリーンシート10の積層パターンとほぼ同一であるが、アンカー導体6と内部電極層5との間にセラミックグリーンシートのブランクシート10aが挿入されている。積層方向において有効層Aに最も近いアンカー導体6から、そのアンカー導体6に積層方向において近接する内部電極層5までの距離を広げることが好ましい。また、アンカー導体6に含まれる溶剤は、染み出して内部電極層5に到達してしまうと、内部電極層5が溶けて変形してしまうので、ブランクシート10aを介在させることによって、アンカー導体6と内部電極層5の間の距離を離すことができる。アンカー導体6の溶剤が積層後に沁みだして電気特性に大きく影響する有効層部Aに悪影響を与える可能性を阻止する効果がある。挿入するセラミックグリーンシート10は、電気特性に影響が無ければ、内部電極層5と異なったものでもよい。また、単層でもあってよく、複数層でもあってもよい。
なお、図6Bのブランクシート10aは、アンカー導体6に含まれている溶剤に対して濡れ性の低いバインダを用いたグリーンシートであってもよい。アンカー導体6の溶剤の有効層部Aへの浸透を、ブランクシート10aを厚くしなくとも遮断することができるので、有効層部Aのブランクシート10aおよびブランクシート10aの積層数の減少を軽減する効果がある。
次に、図7および図8を参照して、第2の実施形態について説明する。図7は、母積層対を示す斜視図であり、図8は本開示の第2の実施形態の積層セラミック電子部品を示す斜視図である。本実施形態は、図8に示されるように、各一対の主面7、端面8および側面9の6面に外部電極3を有する積層セラミックコンデンサを例とするもので、側面保護シートが積層後に後付けされて素体部品2となる電子部品である。
図9A~図9Cは、アンカー導体ペーストが印刷されたセラミックグリーンシートを示す。図9Aは、アンカー導体のパターンが印刷されたグリーンシートを示し、図9Bおよび図9Cは、極性の異なる内部電極層5のそれぞれのパターンが印刷されたセラミックグリーンシート102,103を示す。図9Aのアンカー導体6が存在するエリアは、アンカー導体6とセラミックグリーンシート101とが混交している。
図10は、図5A~図5Cに示される印刷体の積層状態を模式的に示す分解斜視図である。積層後に、加圧して図11に示すような大型の母積層体11を得て、所定の寸法の切断予定線12で縦横に切断されて、図12Aの素体前駆体13を得ることができる。
図12Aは、内部電極層5が露出している素体前駆体13の側面9に、保護層14を取り付ける様子を示す分解斜視図である。図12Bは、素体前駆体13に保護層14が貼り付けられた素体部品2を示す斜視図である。アンカー導体6の露出部は、主面7では小さな円形、楕円形、または長円に近いループ形状を成す露出部分が散在し、側面9では、露出幅を変化させながら曲折した線状の露出部分で複数が存在している。
素体前駆体13を焼成して、バレル研磨で面取りを行い、直接めっきで外部電極3の下地層を形成し、さらに電解めっきで下地層上に外部電極3の外層を形成して、図8の積層セラミックコンデンサを得ることができる。側面9に外部電極3が無いこのような形態の積層セラミックコンデンサは、搭載される回路基板上で互いに近接配置して、部品の実装密度を向上させることができる。
外部電極3は、直接めっきが施された下地層を高温アニールした後に、はんだに対するバリア層となる電解Niめっき層を敷設し、表層にははんだ濡れ性を確保するための電解Snめっき層を敷設して形成してもよい。
以下、図1Aの素体部品2を例にして、その製造方法について説明する。
先ず、セラミック誘電体材料であるBaTiOに添加剤を加えたセラミックの混合粉体をビーズミルで湿式粉砕混合する。この粉砕混合したスラリーに、ポリビニルブチラール系バインダ、可塑剤、および有機溶剤を加えて混合し、セラミックスラリーを作製する。
次に、ダイコーターを用いて、キャリアフィルム上にセラミックグリーンシート10のシート素材を成形する。セラミックグリーンシート10のシート素材の厚みは、例えば、1μm以上10μm未満である。セラミックグリーンシート10のシート素材の厚みを薄くするほど、積層セラミックコンデンサの静電容量を高くすることができる。セラミックグリーンシート10のシート素材の成形は、ダイコーターだけに限られず、例えば、ドクターブレードコーターまたはグラビアコーター等を用いて行ってもよい。
セラミックグリーンシート10のシート素材の厚みは、10μm以下であるのが望ましい。直接めっきで外部電極3を形成する場合は、素体部品2の側面9に露出した内部電極層5の層端を核としてめっきが成長して隣接の内部電極層5の層端で成長するめっきと結合しためっき膜を形成するので、10μm以上の内部電極層5の間隔にすると、めっき膜の連続性が損なわれるおそれがある。
一方、内部電極層用導電ペースト22を準備する。内部電極層用導電ペースト22は、例えばNi、Pd、Cu、Ag等の金属粉、またはそれらの合金紛と、樹脂バインダとを溶剤中に入れて混錬したものであり、焼結をコントールするためのBaTiOなどのセラミック微粉末などを添加してもよい。
内部電極層用導電ペースト22に用いる溶剤は、セラミックグリーンシート10のシート素材と相溶しない溶剤を用いる。セラミックグリーンシート10のシート素材に対して溶剤起因のシートアタックが起こると、短絡の原因となる。シートアタックとは、セラミックグリーンシート10のシート素材に内部電極用ペーストが接触したとき、セラミックグリーンシート10のシート素材の有機バインダを内部電極層用導電ペースト22の有機溶剤が溶解する現象をいう。
内部電極層用導電ペースト22は、例えばNi、Pd、Cu、Ag等の金属粉、又はそれらを含む合金紛と、樹脂バインダを、分散剤と共に溶剤中に入れて混錬したものであり、焼結をコントールするためのBaTiOなどのセラミック微粉末などを添加してもよい。
アンカー導体用導電ペースト23の溶剤は、セラミックグリーンシート10のシート素材と相溶性の良い溶剤を用いる。例えば、デカノール、トリデカノール、ターピネオール、ジヒドロターピネオール、ブチルカルビトール、ブチル、カルビトールアセテート、ブチルセロソルブ、ブチルセロソルブアセテートのいずれかの溶剤を主溶剤としてもよい。
次に、図11~図13に示すように、内部電極パターンとアンカー導体パターンをセラミックグリーンシート10のシート素材に、グラビア印刷法を用いて、所定のパターンで印刷する。導電性ペーストの印刷は、グラビア印刷法だけに限られず、例えば、スクリーン印刷法等を用いて行ってもよい。実際の印刷パターンは、多数個の個々の電極パターンを有する版を用いて、大型グリーンシートに印刷が行われる。
アンカー導体6の層には、アンカー導体用導電ペースト23を印刷し、有効層部Aのセラミックグリーンシート10のシート素材には、内部電極層用導電ペースト22が印刷される。印刷後に印刷した内部電極層用導電ペースト22の乾燥を行うが、アンカー導体用導電ペースト23が印刷された箇所では、表面から見るとシートアタックによってマイクロ皺が3次元的に発生している。
次に、内部電極層5とアンカー導体6とが印刷されたセラミックグリーンシート10を積層する。図10は、内部電極層5とアンカー導体6とが印刷されたセラミックグリーンシート10の積層状態を模式的に示す分解斜視図である。支持シート18上に、所定枚数のアンカー導体用導電ペースト23が印刷されたセラミックグリーンシート10が積層され、次に、ブランクシート10aを挟んで、交互に積まれた所定組数の極性の異なる2種の内部電極層5を持つセラミックグリーンシート10を交互に積層し、最後にブランクシート10aを挟んでから、所定枚数のアンカー導体用導電ペースト23が印刷されたセラミックグリーンシート10が積層される。なお、上記の支持シート18は、弱粘着シート又は発泡剥離シート等の粘着および剥離が可能な粘着剥離シートであってもよい。
アンカー導体用導電ペースト23の層の溶剤が積層後に沁みだして有効層部Aに悪影響を与える可能性を低減するためにブランクシート10aを挿入して、有効層部Aまでの距離を広げて、部品の信頼性を高めることができる。挿入するブランクシート10aは単層でもあってよく、複数層でもあってもよい。
次に、積層体をプレス工程で圧着して、図11に示すような一体化した母積層体11を得ることができる。母積層体11のプレスは、例えば静水圧プレス装置を用いて行うことができる。プレス時に加温してセラミックグリーンシート10の密着を加速させてもよい。図12に示す仮想線12は、切断位置を示す切断予定線である。なお、母積層体11の下には、セラミックグリーンシート10を積層する際に用いた支持シート18が位置している。
次に、押切り切断装置を用いて、母積層体11を所定の寸法で切断し、図1Aまたは図1Bの素体前駆体13を得る。なお、母積層体11を切断する方法は、押切り切断装置を用いる方法に限定されず、例えばダイシングソー等を用いてもよい。
次に、素体部品2を焼成工程で脱脂および焼成を行う。脱脂は、素体部品2を窒素雰囲気炉で700℃まで昇温して行い、その後の焼成を、水素雰囲気の還元炉でピーク温度を1100~1250℃に制御し、素体部品2を焼結させる。
次に、バレル研磨で面取りを行う。バレルは、複数の素体部品2をセラミック紛などの研磨材と共に回転ポットの中に入れて水中で研磨する湿式バレルで行う。図2Aおよび図2Bは、面取り後の素体部品2の斜視図である。面取り後の素体部品2は、全ての稜辺および頂角に、丸みがついている。すべての表面が研磨され、6面の表層が一定量削られて除去されている。バレル研磨後の表面の導電体の露出部は、主面7側では前述したように小さなループ状の露出部分が散在し、側面9側では、露出幅を変化させながら曲折した線状の露出部分も存在している。
面取り後は、素体部品2に、無電解めっきを施して、外部電極3の下地となる銅めっき膜を形成する。銅めっき膜は、内部電極層5およびアンカー導体6の導体露出端を核として、銅めっき膜が成長する。アンカー電極部も内部電極層5も露出導体間の空きスペースに広い箇所が無いため、すなわち高密度に導体露出部が形成されるので、それらの導体露出部を核として、直接めっきのめっき膜が析出成長して、露出導体の隣接部分同士が高密度で繋がり、均一な厚みのめっき層を形成することができる。無電解めっきは、銅めっき以外の金属、例えばPdやNiめっきであってもよい。めっき後は、600℃~900℃の高温でアニールを行い、Niを主成分とする内部電極層5と接合部での合金を形成させて、内部電極層5とめっき膜との接合強度を高めてもよい。
さらに、はんだ実装を容易にするために、Ni層およびSn層などを重畳した複数層のめっき外層を備えてもよい。以上の工程により、図2Aおよび図2Bに示すような積層セラミックコンデンサ1A,1Bが完成する。
次に、第2の実施形態について説明する。図6Aおよび図6Bは、外部電極3が端面8から主面7に延展した積層セラミックコンデンサの一例の斜視図である。なお、前述の実施形態と対応する部分に、同一の参照符を付す。
セラミックグリーンシート10のシート素材やアンカー導体用導電ペースト23を準備する工程は、第1の実施形態に記述した通りである。
それらの材料を用いて、図13A~図13Cに示すように、内部電極パターンとアンカー導体パターンを上記で作成したセラミックグリーンシート10のシート素材に、グラビア印刷法を用いて、内部電極層5となるアンカー導体用導電ペースト23を所定のパターンで印刷して形成する。アンカー導体用導電ペーストの印刷は、グラビア印刷法だけに限られず、例えば、スクリーン印刷法等を用いて行ってもよい。実際の印刷パターンは、多数個の個々の電極パターンを有する版を用いて、大型グリーンシートに印刷が行われる。
アンカー導体層には、アンカー導体用導電ペースト23が印刷され、有効層部Aのセラミックグリーンシート10のシート素材には、内部電極シートに、内部電極層用導電ペースト22が印刷される。印刷後に印刷したペーストの乾燥を行うが、アンカー導体用導電ペースト23が印刷された箇所では、表面から見るとマイクロ皺が発生している。ひび割れが見られる場合は、アンカー導体用導電ペースト23の溶剤種、溶剤量、および乾燥時間を制御して防ぐ。
次に、内部電極層5とアンカー導体用導電ペースト23が印刷されたセラミックグリーンシート10を積層する。図12Aは、積層状態を模式的に示している。支持シート18
が印刷されたセラミックグリーンシート10が積層され、ブランクシート10aを挿入した後、所定組数の極性の異なる2種パターンの内部電極層5を持つセラミックグリーンシート10を交互に積層し、また、ブランクシート10aを挿入し、最後に所定枚数の内部電極層用導電ペースト22およびアンカー導体用導電ペースト23が印刷されたセラミックグリーンシート10を積層している。
アンカー導体6はセラミックグリーンシート上に導体ペーストを印刷後に乾燥して形成されるが、残量溶剤成分が存在していることは否めない。残留溶剤成分が有効層に影響を与えると、有効層のセラミックグリーンシートが変形して絶縁性を劣化させるおそれある。アンカー導体6と有効層部Aとの間にセラミックグリーンシートのブランクシート10aを挿入したのは、信頼性を高めるためであり、複数層でもよい。なお、上記の支持シート18は、弱粘着シート又は発泡剥離シート等の粘着および剥離が可能な粘着剥離シートであってもよい。
次に、積層体をプレス工程で圧着して、図11に示すような一体化した母積層体11を得る。母積層体11のプレスは、例えば静水圧プレス装置を用いて行うことができる。プレス時に母積層体11を加温して、セラミックグリーンシート10同士を密着させ、プレス時間を加速させてもよい。図11の仮想線12は、切断位置を示す切断予定線である。なお、図6Aおよび図6Bでは省略されているが、母積層体11の下には、セラミックグリーンシート10を積層する際に用いた支持シート18が位置している。
次に、押切り切断装置を用いて、母積層体11を切断予定線12の所定の寸法で切断し、図12Aの素体前駆体13を得ることができる。なお、母積層体11を切断する方法は、押切り切断装置を用いる方法に限定されず、例えばダイシングソー装置等を用いてもよい。母積層体11の第1面11aおよび第2面11b、端面8および側面9は、素体部品2の第1面7Aおよび第2面7B、端面8、および側面9にそれぞれ対応する。
図12Bの素体前駆体13が示すように、アンカー導体部では、アンカー導体用導電ペースト23がセラミックグリーンシート10にシートアタックを起こし、導体層とセラミックグリーンシート10のセラミック層とが混交している。
保護層14の形成について、図13A~図13Cを参照して説明する。
図13Aは、素体前駆体13の一方の側面9が、剥離可能な粘着性の支持シート18を介して台座24に逆さに固定された状態を示す正面図である。
図13Bは、素体前駆体13が、樹脂フィルム27上のセラミックグリーンシート10に押し付けられている状態を示す正面図である。この状態で、セラミックグリーンシート10が側面9に貼り付けられるが、貼り付け力を高めるために、粘着性のセラミックグリーンシートにしたり、圧着時に40℃~60℃で加熱してもよく、或いは最終製品に影響を与えない接着媒体材を使用してもよい。保護層14となる印刷前のセラミックグリーンシート10は、単層のセラミックグリーンシートであってもよく、複数層のセラミックグリーンシートであってもよい。そのような場合の複数層のセラミックグリーンシート10は、互いに異なる成分を有していてもよい。
図13Cは、素体前駆体13の側面9に押し付けられたセラミックグリーンシート10を付着させた状態で上に引き上げた様子を示す正面図である。セラミックグリーンシート10のシート素材の素体部品2に接触していない面は、樹脂シート16上に残る。このため、この場合のセラミックグリーンシート10のシート素材は、破断強度が低い性状のものを用いてもよい。
両面にセラミックグリーンシート10を貼り付けた後に、或いは貼り付け中に、素体部品2をプレスでさらに圧着して、保護層14となるセラミックグリーンシート10のシート素材を強固に密着させてもよい。図12Bの斜視図は、側面9に保護層14が敷設されたセラミックグリーンシート10のシート素材を貼り付けた素体部品2の様子を示したものである。
なお、保護層14の形成は、素体前駆体13の側面9への貼り付けに限らず、例えば、セラミックスラリーを側面9に塗布後に乾燥して形成してもよい。
焼成工程以降の工程は、第一の実施形態と同様であるので、詳細な説明を省略する。
以上、本開示の実施形態について詳細に説明したが、また、本開示は上述の実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲内において、種々の変更、改良等が可能である。上記各実施形態をそれぞれ構成する全部または一部を、適宜、矛盾しない範囲で組み合わせ可能であることは、言うまでもない。
1,1A,1B 積層セラミックコンデンサ
2 素体部品
3 外部電極
4a,4b 誘電体セラミック
5 内部電極層
6 アンカー導体
7 主面
8 端面
9 側面
10 セラミックグリーンシート
11 母積層体
12 切断予定線
13 素体前駆体
14 保護層
16 樹脂シート
17 めっき成長起点
18 支持シート
20 研磨後の表面位置
22 内部電極用導電ペースト
23 アンカー導体用導電ペースト
24 台座
25 混交領域
A 有効層部
B1,B2 カバー層部

Claims (10)

  1. 略直方体の有効層部、および前記有効層部を該有効層部の厚み方向両側に位置する一対のカバー層部を有する素体部品と、
    一対の外部電極と、を含み、
    前記有効層部は、複数の内部電極層と複数の第1セラミック層とを有し、
    前記複数の内部電極層および前記複数の第1セラミック層のそれぞれが交互に積層され、前記複数の内部電極層は、極性別に一対の端面からそれぞれ露出しており、
    前記一対のカバー層部のそれぞれは、アンカー導体と第2セラミック層とが混交し合っている混交領域を有し、
    前記混交領域は、少なくとも前記一対の端面および前記素体部品の一対の主面に露出しており、
    前記有効層部の前記内部電極層の露出部と、前記カバー層部の前記混交領域の露出部とが、前記一対の外部電極に接続している、積層セラミック電子部品。
  2. 前記有効層部の前記内部電極層から前記アンカー導体までの間隔が、前記有効層部の隣接する内部電極層間の間隔よりも広い、請求項1に記載の積層セラミック電子部品。
  3. 前記外部電極は、直接めっきにより前記素体部品の前記アンカー導体の露出部を被覆して形成される下地層と、前記下地層の表面を覆うめっき膜とを有する、請求項1または2に記載の積層セラミック電子部品。
  4. 前記混交領域には、前記アンカー導体が前記第2セラミック層からループ状に露出している、請求項1または2に記載の積層セラミック電子部品。
  5. 前記下地層の主成分がCuである、請求項3に記載の積層セラミック電子部品。
  6. 略直方体の素体部品と、一対の外部電極とを含み、前記素体部品が、極性の異なる内部電極層を有するセラミックグリーンシートを交互に積層して有効層部を形成し、前記有効層部を保護するカバー層部を備える積層セラミック電子部品の製造方法において、
    前記カバー層部を、前記セラミックグリーンシートに対してシートアタックを伴うアンカー導体ペーストを付与したセラミックグリーンシートを積層して形成する工程と、
    前記素体部品を焼成および面取りした後に、直接めっきを行って、外部電極の下地層を形成する工程と、を含む、積層セラミック電子部品の製造方法。
  7. 前記アンカー導体ペーストは、デカノール、トリデカノール、ターピネオール、ジヒドロターピネオール、ブチルカルビトール、ブチル、カルビトールアセテート、ブチルセロソルブ、ブチルセロソルブアセテートのいずれかの溶剤を主溶剤としている、請求項6に記載の積層セラミック電子部品の製造方法。
  8. 前記カバー層部と前記有効層部との間に少なくとも1層のセラミックグリーンシートを挿入する工程を含む、請求項6または7に記載の積層セラミック電子部品の製造方法。
  9. 前記セラミックグリーンシートが、前記導電ペーストの溶剤にシートアタックに対する耐性の高いセラミックグリーンシートである、請求項8に記載の積層セラミック電子部品の製造方法。
  10. 前記直接めっき後に、600℃以上、1000℃以下の温度で前記素体部品を加熱する工程を含む、請求項6に記載の積層セラミック電子部品の製造方法。
JP2022086821A 2022-05-27 2022-05-27 積層セラミック電子部品およびその製造方法 Pending JP2023174139A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022086821A JP2023174139A (ja) 2022-05-27 2022-05-27 積層セラミック電子部品およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022086821A JP2023174139A (ja) 2022-05-27 2022-05-27 積層セラミック電子部品およびその製造方法

Publications (1)

Publication Number Publication Date
JP2023174139A true JP2023174139A (ja) 2023-12-07

Family

ID=89030750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022086821A Pending JP2023174139A (ja) 2022-05-27 2022-05-27 積層セラミック電子部品およびその製造方法

Country Status (1)

Country Link
JP (1) JP2023174139A (ja)

Similar Documents

Publication Publication Date Title
JP7522585B2 (ja) 電子部品、回路基板および電子部品の製造方法
JP7207837B2 (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
WO2012043740A1 (ja) コンデンサ
US9230740B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
JP7359258B2 (ja) 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
KR102519374B1 (ko) 세라믹 전자부품 및 세라믹 전자부품의 제조 방법
JP2012009679A (ja) セラミック電子部品及びその製造方法
JP2012099786A (ja) 積層型セラミックキャパシタ及びその製造方法
JP2022142213A (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2012009556A (ja) セラミック電子部品及びその製造方法
KR100676035B1 (ko) 적층 세라믹 콘덴서
JP2006060147A (ja) セラミック電子部品及びコンデンサ
JP2022125514A (ja) セラミック電子部品、回路基板およびセラミック電子部品の製造方法
JP2023174139A (ja) 積層セラミック電子部品およびその製造方法
CN116544034A (zh) 陶瓷电子部件及其制造方法
JP2004179348A (ja) セラミック積層体の製法
JP2003045740A (ja) 積層型電子部品
JP2004165375A (ja) セラミック積層体の製法
JP2000243650A (ja) 積層セラミックコンデンサおよびその製造方法
JP2005268672A (ja) 基板
WO2023238807A1 (ja) 積層セラミック電子部品および積層セラミック電子部品の製造方法
JP4429130B2 (ja) セラミック電子部品の製造方法
WO2023243504A1 (ja) 積層セラミック電子部品
US20230260710A1 (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
JP4416346B2 (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240718