JP7522585B2 - 電子部品、回路基板および電子部品の製造方法 - Google Patents

電子部品、回路基板および電子部品の製造方法 Download PDF

Info

Publication number
JP7522585B2
JP7522585B2 JP2020095332A JP2020095332A JP7522585B2 JP 7522585 B2 JP7522585 B2 JP 7522585B2 JP 2020095332 A JP2020095332 A JP 2020095332A JP 2020095332 A JP2020095332 A JP 2020095332A JP 7522585 B2 JP7522585 B2 JP 7522585B2
Authority
JP
Japan
Prior art keywords
layer
oxide
electronic component
underlayer
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020095332A
Other languages
English (en)
Other versions
JP2021190587A (ja
Inventor
晏珠 岡田
美娜 天野
清志郎 谷田川
貴久 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2020095332A priority Critical patent/JP7522585B2/ja
Priority to US17/331,552 priority patent/US11915879B2/en
Priority to CN202110598380.3A priority patent/CN113764187A/zh
Publication of JP2021190587A publication Critical patent/JP2021190587A/ja
Application granted granted Critical
Publication of JP7522585B2 publication Critical patent/JP7522585B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は、電子部品、回路基板および電子部品の製造方法に関する。
電子機器の小型化に伴って電子部品の実装面積を低減するため、内部電極が設けられた素体に外部電極を形成する場合がある。このとき、はんだを介して外部電極と回路基板とを接続することにより、電子部品が回路基板上に実装される。
ここで、外部電極は、素体の実装面だけでなく、素体の側面および上面にも形成されることがある。この場合、はんだが外部電極の側面に濡れ上がり、実装面積の増大を招くことがあった。
はんだが端子電極の側面に濡れ上るのを防止するため、特許文献1には、電子部品の側面に形成された部分である第一および第二の端子電極の側面部分の表面を酸化膜で覆った構成が開示されている。
特開2014-53599号公報
しかしながら、端子電極の側面部分の表面を酸化膜で覆った構成では、機械的応力が酸化膜に加わったときに、酸化膜が付着している端子電極との界面に沿って酸化膜の剥離が進行し、酸化膜が広範囲に渡って端子電極から一度に剥離することがあった。
そこで、本発明は、外部電極に形成された酸化層が外部電極から剥離しにくくすることが可能な電子部品、回路基板および電子部品の製造方法を提供することを目的とする。
上記課題を解決するために、本発明の一態様に係る電子部品によれば、誘電体と内部電極が設けられた素体と、前記内部電極と接続し前記素体上の複数の面に形成され、金属と前記金属と混在する共材を備える下地層と、前記下地層の少なくともひとつの面に形成されためっき層と、前記めっき層以外の前記下地層の面に形成され、前記下地層の金属の酸化膜と共材との表層を含む酸化層とを含む外部電極と、を備える。
前記下地層に含まれる前記共材と、前記酸化層に含まれる前記共材は、同一の組成であってもよい。
前記誘電体は、酸化物セラミックを主成分としてもよい。
前記下地層および前記酸化層に含まれる共材は、前記誘電体に含まれる主成分と同一の組成であってもよい。
前記共材は、前記下地層から前記酸化層に渡り連続した結晶構造またはアモルファス構造を持ってもよい。
前記下地層の金属と、前記共材は、それぞれ結晶質またはアモルファスである粒子状として混在してもよい。
前記誘電体の主成分は、チタン酸バリウムであってもよい。
前記酸化層は、前記下地層の側面および前記めっき層が形成された面の反対側の面のうちの少なくとも一部に設けられてもよい。
前記酸化層の表面における前記共材の割合は、20~75at%であってもよい。
前記下地層の金属は、Cu、Fe、Zn、Al、Ni、Pt、Pd、Ag、AuおよびSnから選択される少なくとも1つを含む金属または合金であってもよい。
前記共材は、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸カルシウム、ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよび酸化チタンのうち少なくとも1つから選択されてもよい。
前記酸化層は、表面から見たとき酸化ニッケルとチタン酸バリウムを含んでもよい。
前記酸化層は、表面から見たときさらにニッケル、マグネシウム、酸素を含む化合物を備えてもよい。
前記素体は、第1内部電極層と第2内部電極層が、前記誘電体を介して交互に積層された積層体を備え、前記外部電極は、前記積層体の互いに対向する側面に離間して設けられた第1外部電極および第2外部電極を備え、前記第1内部電極層は、前記第1外部電極に接続され、前記第2内部電極層は、前記第2外部電極に接続されてもよい。
前記外部電極のめっき層は、前記第1内部電極層と前記第2内部電極層と前記誘電体が積層される方向に垂直な下地層の面の一方に形成されてもよい。
また、本発明の一態様に係る回路基板によれば、上記のいずれかに記載の電子部品が実装された回路基板であって、前記電子部品は、前記めっき層に付着されたはんだ層を介して前記回路基板に接続されてもよい。
また、本発明の一態様に係る電子部品の製造方法によれば、誘電体と内部電極が設けられた素体を形成する工程と、金属を含む電極材料に共材を混合した混合材料を前記素体の一対の側面および前記側面の周面に塗布する工程と、前記混合材料を焼成し、前記金属と前記共材が混在する下地層を前記素体の一対の側面および前記側面の周面に形成する工程と、前記下地層の金属を酸化し、前記金属の酸化膜を前記下地層の表面に形成する工程と、前記素体の周面の少なくとも一部に前記酸化膜を残した状態で、前記下地層の少なくとも一面側の前記酸化膜を除去する工程と、前記下地層の前記酸化膜を除去した面上にめっき層を形成する工程とを備える。
前記下地層の前記一面側の前記酸化膜を除去する工程は、前記下地層の前記一面側から前記酸化膜をブラスト研磨する工程を備えることを特徴とする請求項17に記載の電子部品の製造方法。
前記素体を形成する工程は、誘電体セラミックを主成分とするシートを形成する工程と、前記下地層の金属を含む導電ペーストを前記シート上に塗布する工程とを備え、前記混合材料の焼成時に前記素体を焼成してもよい。
本発明の一つの態様によれば、外部電極に形成された酸化層が外部電極から剥離しにくくすることができる。
第1実施形態に係る積層セラミックコンデンサの構成を示す斜視図である。 図1の積層セラミックコンデンサを長さ方向に切断した断面図である。 図2の外部電極のEA部分の構成を拡大して示す断面図である。 図2の外部電極のEB部分の構成を拡大して示す断面図である。 図2の外部電極の酸化層の表面の組成の一例を示す模式図である。 第2実施形態に係る積層セラミックコンデンサの製造方法を示すフローチャートである。 第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。 図6Iの工程の一例を示す平面図である。 図7Aの工程を長さ方向に切断した断面図である。 第3実施形態に係る積層セラミックコンデンサが実装された回路基板の構成を示す断面図である。 第4実施形態に係る積層セラミックコンデンサの構成を示す断面図である。 第5実施形態に係る電子部品の構成を示す斜視図である。 第6実施形態に係る電子部品の構成を示す斜視図である。
以下、添付の図面を参照しながら、本発明の実施形態を詳細に説明する。なお、以下の実施形態は本発明を限定するものではなく、実施形態で説明されている特徴の組み合わせの全てが本発明の構成に必須のものとは限らない。実施形態の構成は、本発明が適用される装置の仕様や各種条件(使用条件、使用環境等)によって適宜修正または変更され得る。本発明の技術的範囲は、特許請求の範囲によって確定され、以下の個別の実施形態によって限定されない。また、以下の説明に用いる図面は、各構成を分かり易くするため、実際の構造と縮尺および形状などを異ならせることがある。
(第1実施形態)
図1は、第1実施形態に係る積層セラミックコンデンサの構成を示す斜視図、図2は、図1の積層セラミックコンデンサを長さ方向に切断した断面図である。
図1および図2において、積層セラミックコンデンサ1Aは、素体2および外部電極6A、6Bを備える。素体2は、積層体2A、下カバー層5Aおよび上カバー層5Bを備える。積層体2Aは、内部電極層3A、3Bおよび誘電体層4を備える。
積層体2Aの下層には下カバー層5Aが設けられ、積層体2Aの上層には上カバー層5Bが設けられている。内部電極層3A、3Bは、誘電体層4を介して交互に積層されている。このとき、素体2および積層体2Aの形状は、略直方体形状とすることができる。素体2は、素体2の稜線に沿って面取りされていてもよい。なお、以下の説明では、素体2の側面が互いに対向する方向を長さ方向DL、素体2の前後面が互いに対向する方向を幅方向DW、素体2の上下面が互いに対向する方向を積層方向DSと言うことがある。
外部電極6A、6Bは、互いに分離された状態で素体2の互いに対向する側面に位置する。各外部電極6A、6Bは、素体2の各側面から前後面および上下面にかけて連続し延伸されている。
長さ方向DLにおいて、内部電極層3A、3Bは、積層体2A内で交互に異なる位置に配置されている。このとき、内部電極層3Aは、内部電極層3Bに対して素体2の一方の側面側に配置され、内部電極層3Bは、内部電極層3Aに対して素体2の他方の側面側に配置することができる。そして、内部電極層3Aの端部は、素体2の長さ方向DLの一方の側面側で誘電体層4の端部に引き出され、外部電極6Aに接続される。内部電極層3Bの端部は、素体2の長さ方向DLの他方の側面側で誘電体層4の端部に引き出され、外部電極6Bに接続される。
一方、素体2の側面が対向する方向(長さ方向DL)と直交する方向(幅方向DW)において、内部電極層3A、3Bの端部は、誘電体層4にて覆われている。幅方向DWでは、内部電極層3A、3Bの端部の位置は揃っていてもよい。
なお、積層セラミックコンデンサ1Aの外形サイズは、例えば、長さが1.0mm、幅が0.5mm、高さが0.5mmであってもよい。内部電極層3A、3Bおよび誘電体層4の積層方向DSの厚さはそれぞれ、0.05μm~5μmの範囲内とすることができ、例えば、0.3μmである。
内部電極層3A、3Bの材料は、例えば、Cu(銅)、Ni(ニッケル)、Ti(チタン)、Ag(銀)、Au(金)、Pt(白金)、Pd(パラジウム)、Ta(タンタル)およびW(タングステン)などの金属から選択することができ、これらの金属を含む合金であってもよい。
誘電体層4の材料は、例えば、ペロブスカイト構造を有するセラミック材料を主成分とすることができる。なお、主成分は、50at%以上の割合で含まれていればよい。誘電体層4のセラミック材料は、例えば、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸カルシウム、ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよび酸化チタンなどから選択することができる。
下カバー層5Aおよび上カバー層5Bの材料は、例えば、セラミック材料を主成分とすることができる。このとき、下カバー層5Aおよび上カバー層5Bのセラミック材料の主成分は、誘電体層4のセラミック材料の主成分と同一であってもよい。
各外部電極6A、6Bは、図1、図2のように長さ方向DLに離間して素体上の複数の面に形成されており、積層方向DSに対向する実装面M1および上面M3と、長さ方向DLに対向する一対の側面M2と、幅方向DWに対向する一対の前後面M4を持つ。各外部電極6A、6Bは、実装面M1に下地層7とめっき層9を備える。実装面M1は、積層セラミックコンデンサ1Aが実装される回路基板に対向する面である。実装面M1は、素体2の下面側に設けられる。実装面M1の各外部電極6A、6Bの積層方向DSの厚さは、例えば10~40μmである。
各外部電極6A、6Bの実装面M1以外の面(一対の側面M2、上面M3および一対の前後面M4)には、下地層7と下地層7の表面に酸化層8が形成されている。なお、下地層7は各側面M2から実装面M1、上面M3および一対の前後面M4に回り込むように素体2上に連続して形成される。
下地層7は導電性材料として金属を備える。例えば、下地層7の金属は、Cu、Fe(鉄)、Zn(亜鉛)、Al(アルミニウム)、Ni、Pt、Pd、Ag、AuおよびSn(錫)から選択される少なくとも1つを含む金属またはこれらの合金を主成分とすることができる。下地層7は、さらに粒子状の共材を含む。共材は、素体2と下地層7との間の熱膨張率の差を低減し、下地層7にかかる応力を緩和することができる。共材は、例えば、誘電体層4の主成分であるセラミック成分である。下地層7は、ガラス成分を含んでいてもよい。ガラス成分は、下地層7の緻密化などに用いられる。このガラス成分は、例えば、Ba(バリウム)、Sr(ストロンチウム)、Ca(カルシウム)、Zn、Al、Si(ケイ素)またはB(ホウ素)などの酸化物である。下地層7は、素体の側面に引き出された複数の内部電極層とそれぞれ導通するように接続される。
酸化層8の材料は、下地層7の導電性材料として用いられる金属の酸化膜と、下地層7の共材に用いられる材料を含む。また、下地層7の共材は、下地層7と誘電体層4とで同一の組成を持つことができ、例えばチタン酸バリウムである。下地層7の導電性材料として用いられる金属は、例えばニッケルである。また、下地層7の導電性材料として用いられる金属の酸化膜は、例えば酸化ニッケルであり、その厚さは、例えば、0.05~3μmである。
下地層7および酸化層8は、素体2に含まれる金属成分を含んでいてもよい。この金属成分は、Mg、Ni、Cr、Sr、Al、Na、Feのうち少なくとも一つが含まれていてもよく、例えば、Mgである。このとき、下地層7および酸化層8は、下地層7の導電性材料として用いられる金属と素体2に含まれる金属と酸素との化合物、例えばNi、Mg、Oを含む化合物を含むことができる。
めっき層9の材料は、例えば、Cu、Ni、Al、Zn、Snなどの金属またはこれらの2以上の合金を主成分とする。めっき層9は、単一金属成分のめっき層でもよく、互いに異なる金属成分の複数のめっき層でもよい。めっき層9は、例えば、図2に示すように、下地層7上に形成されたCuめっき層9Aと、Cuめっき層9A上に形成されたNiめっき層9Bと、Niめっき層9B上に形成されたSnめっき層9Cの3層構造とすることができる。Cuめっき層9Aは、下地層7へのめっき層9の密着性を向上させることができる。Niめっき層9Bは、はんだ付け時の各外部電極6A、6Bの耐熱性を向上させることができる。Snめっき層9Cは、めっき層9のはんだの濡れ性を向上させることができる。めっき層9は、下地層7上の一部に形成されて内部電極層と導通する。例えば、めっき層9は、積層方向DSに垂直な下地層7の面の一方に形成されてもよい。また、めっき層9は、はんだを介して回路基板の端子と導通する。なお、下地層7の金属成分をCuとしたとき、Cuめっき層9Aは形成されなくても良く、このとき、めっき層9は、Niめっき層9Bと、Niめっき層9B上に形成されたSnめっき層9Cの2層構造としてもよい。
図3Aは、図2の外部電極のEA部分の構成を拡大して示す断面図、図3Bは、図2の外部電極のEB部分の構成を拡大して示す断面図である。
図3Aおよび図3Bにおいて、下地層7には、導電体12と共材11が混在する。導電体12は、Cu、Fe、Zn、Al、Ni、Pt、Pd、Ag、AuおよびSnから選択される少なくとも1つを含む金属または合金を主成分とする。共材11は、例えば、誘電体層4の主成分である酸化物セラミックである。
ここで、図3Aに示すように、各外部電極6A、6Bの一対の側面M2、上面M3および一対の前後面M4では、下地層7の導電体12の表面は、酸化膜8Aで被覆されている。酸化膜8Aは、導電体12に用いられる金属または合金の酸化膜である。酸化膜8Aは、下地層7の表面まで存在する共材によって分断されている。このとき、酸化層8は、共材11の表層とともに酸化膜8Aを含むように構成することができる。
一方、後述する製造方法により図3Bに示すように、各外部電極6A、6Bの実装面M1では、下地層7から露出した導電体12の表面には、酸化膜8Aが形成されない。そして、この下地層7上にめっき層9が形成されることで、導電体12とめっき層9とが接続され、各外部電極6A、6Bの実装面M1の導電性が確保される。
図3Aにおいて、導電体12上には、酸化ニッケルの酸化膜8Aが形成されている。共材11および導電体12は、下地層7の深さ方向にモザイク状に混在する。また、共材11は、導電体12内に不定形の島状に分布する。このとき、共材11は、酸化層8から下地層7に渡って存在し、連続した結晶構造またはアモルファス構造を持つことができる。導電体12についても、酸化層8から下地層7に渡って存在し、連続した結晶構造またはアモルファス構造を持つことができる。
図4は、図2の外部電極の酸化層8の表面の組成の一例を示す模式図である。なお、図4では、下地層7の導電体12に用いられる金属がNi、共材11に用いられる酸化物セラミックがチタン酸バリウム(BaTiO3)、酸化膜8Aが酸化ニッケルである場合を示した。
図4において、酸化層8の表面には、共材11と酸化膜8Aが混在している。共材11と酸化膜8Aは、それぞれ結晶質またはアモルファスな粒子が混在し、粒子状の共材11が、粒子状の酸化膜8A内に分散されている。粒子状の共材11は、酸化層8の表面全体に渡って島状に分布している。粒子状の共材11の1粒子の長径は、0.1~8μmである。さらに、酸化層8の表面には、MgとNiとOの化合物13が粒子状に偏析している。図4のように酸化層8を表面からみたとき、組成物全体に対する共材の割合は、20~75at%である。これは例えばEDX(Energy dispersive X-ray spectroscopy)により対象の表面組成を代表するに十分な面積を面分析することで確認することができる。
共材11は、酸化層8の表面から下地層7を介し、素体2の方向に延びる。共材11は、複数の粒子が集まって1~40μm程度の大きさとなり、深さ方向に分布することができる。このため、機械的応力が酸化層8に加わった場合においても、酸化層8の表面に露出した共材11の剥離は起きにくい。このとき、共材11は、酸化層8を貫通する支柱として下地層7上で酸化層8を支持することができる。
また、共材11は、酸化層8の表面に露出し、酸化ニッケルからなる酸化膜8Aを分断する。このため、機械的応力が酸化層8に加わったときに、酸化ニッケルからなる酸化膜8Aが導電体12から剥離した場合においても、その酸化膜8Aの剥離の進行は、酸化層8の表面に露出した共材11の位置で妨げられる。
この結果、機械的応力が酸化層8に加わった場合においても、酸化層8全体に渡って酸化層8が一度に破損するのを抑制することができ、各外部電極6A、6Bから剥離しにくくすることができる。
また、酸化層8は、MgとNiとOの粒子状の化合物13を含むことにより、酸化層8と下地層7との密着強度を向上させることができ、酸化層8が各外部電極6A、6Bからより一層剥離しにくくすることができる。
以上説明したように、上述した第1実施形態によれば、酸化層8は、下地層7の導電性材料として用いられる金属の酸化膜と、下地層7の共材を備えることにより、外部電極6A、6Bからの酸化層8の剥離を抑制することができる。積層セラミックコンデンサ1Aは、外部電極6A、6Bの側面M2および上面M3および前後面M4の表面に剥離しにくい酸化層8を備えているので、実装面以外にはんだが濡れ上がることなく、安定してはんだ実装を行うことができる。
(第2実施形態)
図5は、第2実施形態に係る積層セラミックコンデンサの製造方法を示すフローチャート、図6Aから図6Jは、第2実施形態に係る積層セラミックコンデンサの製造方法を示す断面図である。なお、図6Cから図6Jでは、誘電体層4を介して内部電極層3A、3Bが交互に2層分だけ積層される場合を示した。
図5のS1において、分散剤および成形助剤としての有機バインダおよび有機溶剤を誘電体材料粉末に加え、粉砕・混合して泥状のスラリを生成する。誘電体材料粉末は、例えば、セラミック粉末を含む。誘電体材料粉末は、添加物を含んでいてもよい。添加物は、例えば、Mg、Mn、V、Cr、Y、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Co、Ni、Li、B、Na、KまたはSiの酸化物もしくはガラスである。有機バインダは、例えば、ポリビニルブチラール樹脂またはポリビニルアセタール樹脂である。有機溶剤、例えば、エタノールまたはトルエンである。
次に、図5のS2および図6Aに示すように、セラミック粉末を含むスラリをキャリアフィルム上にシート状に塗布して乾燥させたグリーンシート24を作製する。キャリアフィルムは、例えば、PET(ポリエチレンテレフタレート)フィルムである。スラリの塗布には、ドクターブレード法、ダイコータ法またはグラビアコータ法などを用いることができる。
次に、図5のS3および図6Bに示すように、複数枚のグリーンシートのうち図1の内部電極層3A、3Bを形成する層のグリーンシート24に内部電極用導電ペーストを所定のパターンとなるように塗布し、内部電極パターン23を形成する。このとき、1枚のグリーンシート24には、グリーンシート24の長手方向に分離された複数の内部電極パターン23を形成することができる。内部電極用導電ペーストは、内部電極層3A、3Bの材料として用いられる金属の粉末を含む。例えば、内部電極層3A、3Bの材料として用いられる金属がNiの場合、内部電極用導電ペーストは、Niの粉末を含む。また、内部電極用導電ペーストは、バインダと、溶剤と、必要に応じて助剤とを含む。内部電極用導電ペーストは、共材として、誘電体層4の主成分であるセラミック材料を含んでいてもよい。内部電極用導電ペーストの塗布には、スクリーン印刷法、インクジェット印刷法またはグラビア印刷法などを用いることができる。
次に、図5のS4および図6Cに示すように、内部電極パターン23が形成されたグリーンシート24と、内部電極パターンが形成されていない外層用のグリーンシートを所定の順序で複数枚数だけ積み重ねた積層ブロックを作製する。このとき、積層方向に隣接するグリーンシート24の内部電極パターン23A、23Bが、グリーンシート24の長手方向に交互にずらされるように積み重ねる。また、内部電極パターン23Aのみが積層方向に積み重ねられる部分と、内部電極パターン23A、23Bが積層方向に交互に積み重ねられる部分と、内部電極パターン23Bのみが積層方向に積み重ねられる部分とができるようにする。
次に、図5のS5および図6Dに示すように、図5のS4の成型工程で得られた積層ブロックをプレスし、グリーンシート24を圧着する。積層ブロックをプレスする方法として、例えば、積層ブロックを樹脂フィルムで挟み、静水圧プレスする方法などを用いることができる。
次に、図5のS6および図6Eに示すように、プレスされた積層ブロックを切断し、直方体形状の素体に個片化する。積層ブロックの切断は、内部電極パターン23Aのみが積層方向に積み重ねられる部分と、内部電極パターン23Bのみが積層方向に積み重ねられる部分で行う。積層ブロックの切断には、例えば、ブレードダイシングなどの方法を用いることができる。
このとき、図6Fに示すように、個片化された素体2には、誘電体層4を介して交互に積層された内部電極層3A、3Bが形成される。内部電極層3Aは、素体2の一方の側面で誘電体層4の表面から引き出され、内部電極層3Bは、素体2の他方の側面で誘電体層4の表面から引き出される。
次に、図5のS7に示すように、図5のS6で個片化された素体2に含まれるバインダを除去する。バインダの除去では、例えば、約350℃のN2雰囲気中で素体を加熱する。
次に、図5のS8に示すように、図5のS7でバインダが除去された素体2の両側面と、各側面の周面の4つの面に下地層用導電ペーストを塗布して乾燥させる。下地層用導電ペーストは、下地層7の導電性材料として用いられる金属の粉末またはフィラーを含む。例えば、下地層7の導電性材料として用いられる金属がNiの場合、下地層用導電ペーストは、Niの粉末またはフィラーを含む。また、下地層用導電ペーストは、共材として、例えば、誘電体層4の主成分であるセラミック成分を含む。例えば、下地層用導電ペーストには、共材として、チタン酸バリウムを主成分とする酸化物セラミックの粒子(D50粒子径で0.8μm~4μm)が10~40wt%混入される。また、下地層用導電ペーストは、バインダと、溶剤とを含む。
次に、図5のS9および図6Gに示すように、図5のS8で下地層用導電ペーストが塗布された素体2を焼成し、内部電極層3A、3Bと誘電体層4を一体化するとともに、素体2に一体化された下地層7を形成する。素体2の焼成は、例えば、焼成炉にて1000~1350℃で10分~2時間だけ行う。内部電極層3A、3BにNiまたはCuなどの卑金属を使用している場合は、内部電極層3A、3Bの酸化を防止するため、焼成炉内を還元雰囲気にして焼成することができる。
次に、図5のS10および図6Hに示すように、下地層7の表面に露出した金属を酸化することにより、その金属の酸化膜と下地層7の共材を含む酸化層8を下地層7の表面に形成する。下地層7の表面に露出した金属の酸化では、例えば、N2ガス雰囲気中で600℃~1000℃で再酸化処理を行うことができる。なお、下地層7の表面に露出した金属の酸化膜が十分な厚さに形成されるように、再酸化処理の雰囲気ガスに酸素を添加してもよい。
次に、図5のS11に示すように、下地層7の実装面M1側の面以外の一対の側面M2と上面M3と一対の前後面M4の5つの面をレジスト樹脂で被覆する。レジスト樹脂の被覆では、例えば、レジスト樹脂を転写ローラで塗布し、熱硬化させることができる。
次に、図5のS12および図6Iに示すように、ブラスト研磨により、実装面M1側の下地層7上の酸化膜を除去し、下地層7に含まれる金属を実装面M1側で露出させる。ブラスト研磨では、実装面M1側が上方を向くように素体2をブラスト処理装置内に設置し、その素体2の真上からブラストメディアを投射する。このとき、真上から投射されたブラストメディアは素体2の側面に回り込むが、下地層7の側面M2と上面M3と前後面M4をレジスト樹脂で被覆することにより、側面M2側と上面M3側と前後面M4側では下地層7上の酸化膜を残したままにすることができる。ブラスト研磨後、レジスト樹脂は溶剤などにより除去する。
次に、図5のS13および図6Jに示すように、実装面M1側の下地層7上にめっき層9を形成する。めっき層9の形成では、例えば、Cuめっき、NiめっきおよびSnめっきを順次行うことができる。このとき、実装面M1側の下地層7上の酸化膜が除去された素体2を、めっき液とともにバレルに収容し、バレルを回転させつつ通電することにより、めっき層9を形成することができる。なお、このとき一対の側面M2側と上面M3側と一対の前後面M4側には下地層7上に酸化膜があるので、めっき層は形成されない。
図7Aは、図6Iの工程の一例を示す平面図、図7Bは、図7Aの工程を長さ方向DLに切断した断面図である。
図7Aおよび図7Bにおいて、下地層7の表面に酸化膜が形成された素体2を基板31上に配置する。このとき、固定用テープ32を介し素体2の上面M3側を基板31上に貼り付け、素体2の実装面M1側が上方を向くようにする。そして、素体2の真上に設置されたノズル33からブラストメディア34を素体2に投射する。ブラストメディア34は、例えば、ジルコン製またはアルミナ製の粒子である。
投射条件は、主に投射速度、投射量および投射領域を設定することができる。投射速度は、ブラストメディア34の圧力および経路で調整する。投射量は、メディア循環および投射時間で調整する。投射領域は、ノズル形状および素体2とノズル33との間の距離で調整する。
このとき、下地層7の側面M2と上面M3と前後面M4をレジスト樹脂で被覆することにより、ノズル33から投射されたブラストメディア34が素体2の側面に回り込む場合においても、側面M2側と上面M3側では下地層7上の酸化膜を残したままにしつつ、実装面M1側で下地層7上の酸化膜を除去することができる。なお、実装面M1側の下地層7上の酸化膜の研磨量は、実装面M1側の下地層7上にめっき層9を形成可能な範囲に設定することができる。
以上説明したように、上述した第2実施形態によれば、誘電体層4の主成分であるセラミック成分を下地層用導電ペーストに混入することにより、下地層7の導電性材料として用いられる金属の酸化膜と、下地層7の共材に用いられる金属を含む酸化物を備える酸化層8を下地層7に形成することができる。このため、工程数の増大を抑制しつつ、外部電極6A、6Bからの酸化層8の剥離を抑制可能な積層セラミックコンデンサ1Aを作製することができる。
なお、上述した実施形態では、各外部電極6A、6Bの実装面M1の酸化層8を除去するために、ブラスト研磨を用いる方法について説明したが、プラズマエッチングなどの等方性ドライエッチングを用いるようにしてもよいし、ウェットエッチングなどの化学研磨を用いるようにしてもよい。
(第3実施形態)
図8は、第3実施形態に係る積層セラミックコンデンサが実装された回路基板の構成を示す断面図である。
図8において、回路基板41上には、ランド電極42A、42Bが形成されている。積層セラミックコンデンサ1Aは、各外部電極6A、6BのSnめっき層9Cに付着された各はんだ層43A、43Bを介してランド電極42A、42Bに接続される。このとき、各外部電極6A、6Bの側面M2および上面M3および前後面M4への各はんだ層43A、43Bの濡れ上がりが、酸化層8にて阻止される。このため、各外部電極6A、6Bの側面M2への各はんだ層43A、43Bの濡れ上がりによる電子部品間の間隔の減少を防止することができ、回路基板41上での電子部品の実装密度を向上させることができる。
また、回路基板41上へのはんだ実装がリフロー炉内での還元雰囲気で行われ、酸化層8の表面に露出した金属の酸化物が金属に還元される場合でも、下地層7の共材は、酸化層8の表面にそのまま残る。このため、各外部電極6A、6Bの側面M2および上面M3への各はんだ層43A、43Bの濡れ上がりを防止することができる。
また、酸化層8は、下地層7の共材を含むことにより、耐熱性を向上させることができる。さらに、下地層7の共材が、下地層7から酸化層8の表面にわたって存在しているので、熱履歴に対する耐性を向上させることができる。
以上説明したように、上述した第3実施形態によれば、外部電極6A、6Bの一対の側面M2、上面M3および一対の前後面M4に酸化層8を設けることにより、回路基板41上に実装される積層セラミックコンデンサ1Aの信頼性を向上させつつ、回路基板41上での電子部品の実装密度を向上させることができる。
(第4実施形態)
図9は、第4実施形態に係る積層セラミックコンデンサの構成を示す断面図である。
図9において、積層セラミックコンデンサ1Bは、素体2および外部電極56A、56Bを備える。
外部電極56A、56Bは、互いに分離された状態で素体2の互いに対向する側面に位置する。各外部電極56A、56Bは、素体2の各側面から前後面および上下面にかけて延伸されている。
各外部電極56A、56Bは、下地層7とめっき層59A~59Cを備える。各外部電極56A、56Bは、実装面M1と、一対の側面M2と、上面M3と一対の前後面M4を持つ。実装面M1は、積層セラミックコンデンサ1Bが実装される回路基板に対向する面である。上面M3は、実装面M1と反対側の面である。
各外部電極56A、56Bの実装面M1と側面M2と前後面M4以外の面(すなわち上面M3)は、酸化層58で被覆されている。酸化層58の材料は、図1の酸化層8の材料と同様である。各外部電極56A、56Bの実装面M1および一対の側面M2側および一対の前後面M4側の下地層7上には、Cuめっき層59A、Niめっき層59BおよびSnめっき層59Cが順次形成されている。
以上説明したように、上述した第4実施形態によれば、各外部電極56A、56Bの上面M3は酸化層58で被覆され、各外部電極56A、56Bの実装面M1、一対の側面M2および一対の前後面M4にはめっき層59A~59Cが形成される。これにより、図9の回路基板41上に積層セラミックコンデンサ1Bを実装する際に、外部電極56A、56Bの上面M3にはんだが濡れ上がるのを防止しつつ、各外部電極56A、56Bの側面M2にはんだを濡れ上らせることができる。このため、ランド電極42A、42B上にはんだが過剰に供給された場合においても、積層セラミックコンデンサ1Bが実装された回路基板41が設計外に高くなるのを防止しつつ、ランド電極42A、42Bからのはんだのはみ出しを抑制することができる。このため、回路基板41上に実装される電子部品間の短絡を抑制しつつ、回路基板41上に実装される電子部品間の間隔を狭くすることができ、電子部品の高密度実装を図ることができる。
(第5実施形態)
図10は、第5実施形態に係る電子部品の構成を示す斜視図である。なお、図10では、電子部品としてチップインダクタを例にとった。
図10において、チップインダクタ61は、素体62および外部電極66A、66Bを備える。素体62は、コイルパターン63、内部電極層63A、63Bおよび磁性体材料64を備える。素体62の形状は、略直方体形状とすることができる。外部電極66A、66Bは、互いに分離された状態で素体62の互いに対向する側面に位置する。各外部電極66A、66Bは、素体62の各側面から前後面および上下面にかけて延伸されている。
コイルパターン63および内部電極層63A、63Bは、磁性体材料64にて覆われている。ただし、内部電極層63Aの端部は、素体62の一方の側面側で磁性体材料64から露出され、外部電極66Aに接続される。内部電極層63Bの端部は、素体62の他方の側面側で磁性体材料64から露出され、外部電極66Bに接続される。
コイルパターン63および内部電極層63A、63Bの材料は、例えば、Cu、Ni、Ti、Ag、Au、Pt、Pd、TaおよびWなどの金属から選択することができ、これらの金属を含む合金であってもよい。磁性体材料64は、例えば、ファライトである。
各外部電極66A、66Bは、下地層67とめっき層69を備える。各外部電極66A、66Bは、実装面M1と、側面M2と、上面M3とを持つ。実装面M1は、チップインダクタ61が実装される回路基板に対向する面である。上面M3は、実装面M1と反対側の面である。
下地層67の導電性材料は、例えば、Cu、Fe、Zn、Al、Ni、Pt、Pd、Ag、AuおよびSnから選択される少なくとも1つを含む金属または合金を主成分とすることができる。下地層67は、共材を含む。共材は、例えば、磁性体材料64の主成分であるセラミック成分である。下地層67は、ガラス成分を含んでいてもよい。このガラス成分は、例えば、Ba、Sr、Ca、Zn、Al、SiまたはBなどの酸化物である。
各外部電極66A、66Bの実装面M1以外の面(一対の側面M2、上面M3および一対の前後面M4)は、酸化層68で被覆されている。酸化層68は、下地層67の導電性材料として用いられる金属の酸化膜と、下地層67の共材に用いられる金属を含む酸化物を備える。各外部電極66A、66Bの実装面M1側の下地層67上には、めっき層69が形成されている。下地層67、酸化層68およびめっき層69は、図1の下地層7、酸化層8およびめっき層9と同様に構成することができる。
以上説明したように、上述した第5実施形態によれば、酸化層68は、下地層67の導電性材料として用いられる金属の酸化膜と、下地層67の共材に用いられる金属を含む酸化物を備えることにより、酸化層68が形成された外部電極66A、66Bへのはんだの濡れ上がりを防止することが可能となるとともに、外部電極66A、66Bからの酸化層68の剥離を抑制することができる。
(第6実施形態)
図11は、第6実施形態に係る電子部品の構成を示す斜視図である。なお、図11では、電子部品としてチップ抵抗を例にとった。
図11において、チップ抵抗71は、素体72、外部電極76A、76Bおよび保護膜75を備える。素体72は、抵抗体73、内部電極層73Bおよび基板74を備える。素体72の形状は、略直方体形状とすることができる。外部電極76A、76Bは、互いに分離された状態で素体72の互いに対向する側面に位置する。各外部電極76A、76Bは、素体72の各側面から上下面にかけて延伸されている。
抵抗体73および内部電極層73Bは、基板74上に配置され、保護膜75で覆われている。抵抗体73の一端は、基板74上で内部電極層73Bに接続される。また、内部電極層73Bは、素体72の一方の側面側に延伸され、外部電極76Bに接続される。抵抗体73の他端に接続される不図示の内部電極層は、素体72の他方の側面側に延伸され、外部電極76Aに接続される。
抵抗体73の材料は、例えば、AgおよびPdなどの金属から選択することができ、これらの金属を含む合金であってもよい。抵抗体73の材料は、酸化ルテニウムなどの金属酸化物であってもよい。内部電極層73Bの材料は、例えば、Cu、Ni、Ti、Ag、Au、Pt、Pd、TaおよびWなどの金属から選択することができ、これらの金属を含む合金であってもよい。基板74の材料は、例えば、アルミナなどの酸化物セラミックである。保護膜75の材料は、例えば、ガラスまたは樹脂である。
各外部電極76A、76Bは、下地層77とめっき層79を備える。各外部電極76A、76Bは、実装面M1と、一対の側面M2と、上面M3を持つ。実装面M1は、チップ抵抗71が実装される回路基板に対向する面である。上面M3は、実装面M1と反対側の面である。
下地層77の導電性材料は、例えば、Cu、Fe、Zn、Al、Ni、Pt、Pd、Ag、AuおよびSnから選択される少なくとも1つを含む金属または合金を主成分とすることができる。下地層77は、共材を含む。共材は、例えば、基板74の主成分であるセラミック成分である。下地層77は、ガラス成分を含んでいてもよい。このガラス成分は、例えば、Ba、Sr、Ca、Zn、Al、SiまたはBなどの酸化物である。
各外部電極76A、76Bの実装面M1以外の面(一対の側面M2および上面M3)は、酸化層78で被覆されている。酸化層78は、下地層77の導電性材料として用いられる金属の酸化膜と、下地層77の共材に用いられる金属を含む酸化物を備える。各外部電極76A、76Bの実装面M1側の下地層77上には、めっき層79が形成されている。下地層77、酸化層78およびめっき層79は、図1の下地層7、酸化層8およびめっき層9と同様に構成することができる。
以上説明したように、上述した第6実施形態によれば、酸化層78は、下地層77の導電性材料として用いられる金属の酸化膜と、下地層77の共材に用いられる金属を含む酸化物を備えることにより、酸化層78が形成された外部電極76A、76Bへのはんだの濡れ上がりを防止することが可能となるとともに、外部電極76A、76Bからの酸化層78の剥離を抑制することができる。
なお、上述した実施形態では、電子部品として2端子部品を例にとったが、トランジスタまたは変圧器などの3端子以上の電子部品であってもよい。
1 積層セラミックコンデンサ
2 素体
2A 積層体
3A、3B 内部電極層
4 誘電体層
5A、5B カバー層
6A、6B 外部電極
7 下地層
8 酸化層
9 めっき層

Claims (20)

  1. 誘電体と内部電極が設けられた素体と、
    前記内部電極と接続し前記素体上の複数の面に形成され、金属と前記金属と混在する共材を備える下地層と、前記下地層の少なくともひとつの面に形成されためっき層と、前記めっき層以外の前記下地層の面に形成され、前記下地層の金属の酸化膜と酸化物セラミックからなる表層を含む酸化層とを含む外部電極と、
    を備え
    前記酸化物セラミックは前記酸化層の表面全体に渡って島状に分布し且つ前記酸化層の表面に露出して前記酸化膜を分断し、前記酸化物セラミックは前記下地層に渡って存在し、前記酸化層を貫通する支柱として前記下地層上で前記酸化層を支持することを特徴とする電子部品。
  2. 前記下地層に含まれる前記共材と、前記酸化層に含まれる前記酸化物セラミックは、同一の組成であることを特徴とする請求項1に記載の電子部品。
  3. 前記誘電体は、酸化物セラミックを主成分とすることを特徴とする請求項1または2に記載の電子部品。
  4. 前記下地層に含まれる前記共材と前記酸化層に含まれる前記酸化物セラミックは、前記誘電体に含まれる主成分と同一の組成であることを特徴とする請求項1から3のいずれか1項に記載の電子部品。
  5. 前記酸化層に含まれる前記酸化物セラミックは、前記下地層から前記酸化層に渡り連続した結晶構造またはアモルファス構造を持つことを特徴とする請求項1から4のいずれか1項に記載の電子部品。
  6. 前記下地層の金属と、前記共材は、それぞれ結晶質またはアモルファスである粒子状として混在していることを特徴とする請求項1から5のいずれか1項に記載の電子部品。
  7. 前記誘電体の主成分は、チタン酸バリウムであることを特徴とする請求項1から6のいずれか1項に記載の電子部品。
  8. 前記酸化層は、前記下地層の側面および前記めっき層が形成された面の反対側の面のうちの少なくとも一部に設けられていることを特徴とする請求項1から7のいずれか1項に記載の電子部品。
  9. 前記酸化層の表面における前記酸化物セラミックの割合は、20~75at%である請求項1から8のいずれか1項に記載の電子部品。
  10. 前記下地層の金属は、Cu、Fe、Zn、Al、Ni、Pt、Pd、Ag、AuおよびSnから選択される少なくとも1つを含む金属または合金であることを特徴とする請求項1から9のいずれか1項に記載の電子部品。
  11. 前記共材は、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸カルシウム、ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよび酸化チタンのうち少なくとも1つから選択されることを特徴とする請求項1から10のいずれか1項に記載の電子部品。
  12. 前記酸化層は、表面から見たとき酸化ニッケルとチタン酸バリウムを含むことを特徴とする請求項1から11のいずれか1項に記載の電子部品。
  13. 前記酸化層は、表面から見たときさらにニッケル、マグネシウム、酸素を含む化合物を備えることを特徴とする請求項12に記載の電子部品。
  14. 前記素体は、第1内部電極層と第2内部電極層が、前記誘電体を介して交互に積層された積層体を備え、
    前記外部電極は、前記積層体の互いに対向する側面に離間して設けられた第1外部電極および第2外部電極を備え、
    前記第1内部電極層は、前記第1外部電極に接続され、
    前記第2内部電極層は、前記第2外部電極に接続されていることを特徴とする請求項1から13のいずれか1項に記載の電子部品。
  15. 前記外部電極のめっき層は、前記第1内部電極層と前記第2内部電極層と前記誘電体が積層される方向に垂直な下地層の面の一方に形成されることを特徴とする請求項14に記載の電子部品。
  16. 請求項1から15のいずれか1項に記載の電子部品が実装された回路基板であって、
    前記電子部品は、前記めっき層に付着されたはんだ層を介して前記回路基板に接続されることを特徴とする回路基板。
  17. 誘電体と内部電極が設けられた素体を形成する工程と、
    金属を含む電極材料に共材を混合した混合材料を前記素体の一対の側面および前記側面の周面に塗布する工程と、
    前記混合材料を焼成し、前記金属と前記共材が混在する下地層を前記素体の一対の側面および前記側面の周面に形成する工程と、
    前記下地層の金属を酸化し、前記金属の酸化膜を前記下地層の表面に形成する工程と、
    前記素体の周面の少なくとも一部に前記酸化膜を残した状態で、前記下地層の少なくと
    も一面側の前記酸化膜を除去する工程と、
    前記下地層の前記酸化膜を除去した面上にめっき層を形成する工程とを備え
    前記前記金属の酸化膜を前記下地層の表面に形成する工程において、酸化物セラミックが前記酸化膜の表面全体に渡って島状に分布するように且つ前記酸化膜の表面に渡って露出して前記酸化膜を分断するように形成され、前記酸化物セラミックは前記下地層に渡って存在して、前記酸化膜を貫通する支柱として前記下地層上で前記酸化膜を支持することを特徴とする電子部品の製造方法。
  18. 前記下地層の前記一面側の前記酸化膜を除去する工程は、前記下地層の前記一面側から前記酸化膜をブラスト研磨する工程を備えることを特徴とする請求項17に記載の電子部品の製造方法。
  19. 前記素体を形成する工程は、
    誘電体セラミックを主成分とするシートを形成する工程と、
    前記下地層の金属を含む導電ペーストを前記シート上に塗布する工程とを備え、
    前記混合材料の焼成時に前記素体を焼成することを特徴とする請求項17または18に記載の電子部品の製造方法。
  20. 前記酸化層に含まれる前記酸化物セラミックは、複数の粒子が集まって1~40μmの大きさとなることを特徴とする請求項1から15のいずれか1項に記載の電子部品。
JP2020095332A 2020-06-01 2020-06-01 電子部品、回路基板および電子部品の製造方法 Active JP7522585B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020095332A JP7522585B2 (ja) 2020-06-01 2020-06-01 電子部品、回路基板および電子部品の製造方法
US17/331,552 US11915879B2 (en) 2020-06-01 2021-05-26 Electronic component, circuit board arrangement and method of manufacturing electronic component
CN202110598380.3A CN113764187A (zh) 2020-06-01 2021-05-31 电子部件、电路板装置以及制造电子部件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020095332A JP7522585B2 (ja) 2020-06-01 2020-06-01 電子部品、回路基板および電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2021190587A JP2021190587A (ja) 2021-12-13
JP7522585B2 true JP7522585B2 (ja) 2024-07-25

Family

ID=78705429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020095332A Active JP7522585B2 (ja) 2020-06-01 2020-06-01 電子部品、回路基板および電子部品の製造方法

Country Status (3)

Country Link
US (1) US11915879B2 (ja)
JP (1) JP7522585B2 (ja)
CN (1) CN113764187A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021103711A (ja) * 2019-12-25 2021-07-15 株式会社村田製作所 積層セラミック電子部品
JP7385469B2 (ja) * 2019-12-27 2023-11-22 太陽誘電株式会社 電子部品
KR20220060286A (ko) * 2020-11-04 2022-05-11 삼성전기주식회사 적층형 커패시터
JP2022114762A (ja) * 2021-01-27 2022-08-08 太陽誘電株式会社 セラミック電子部品、回路基板およびセラミック電子部品の製造方法
KR20230086074A (ko) * 2021-12-08 2023-06-15 삼성전기주식회사 적층형 커패시터

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277370A (ja) 1999-03-29 2000-10-06 Taiyo Yuden Co Ltd 積層セラミック電子部品
JP2007281400A (ja) 2006-04-04 2007-10-25 Taiyo Yuden Co Ltd 表面実装型セラミック電子部品
JP2009182011A (ja) 2008-01-29 2009-08-13 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2014053598A (ja) 2012-08-09 2014-03-20 Tdk Corp 電子部品
JP2017085044A (ja) 2015-10-30 2017-05-18 株式会社村田製作所 積層型電子部品およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130037209A (ko) 2010-06-04 2013-04-15 이비덴 가부시키가이샤 배선판의 제조 방법
US9320146B2 (en) 2012-08-09 2016-04-19 Tdk Corporation Electronic circuit module component
US20150364253A1 (en) 2014-06-12 2015-12-17 Apple Inc. Heel fillet capacitor with noise reduction
DE112017004775T5 (de) 2016-09-23 2019-06-19 Tdk Corporation Elektronisches bauelement und elektronische bauelementevorrichtung
JP7122818B2 (ja) 2017-11-30 2022-08-22 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
KR102101932B1 (ko) 2018-10-02 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품
US20210045227A1 (en) 2019-08-08 2021-02-11 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component Carrier, Method of Manufacturing the Same and Method of Shielding a Structural Feature in a Component Carrier
KR20210106689A (ko) 2020-02-21 2021-08-31 삼성전기주식회사 적층형 전자 부품
JP7363654B2 (ja) * 2020-04-20 2023-10-18 株式会社村田製作所 積層セラミック電子部品
JP7483506B2 (ja) 2020-06-01 2024-05-15 太陽誘電株式会社 電子部品、回路基板および電子部品の製造方法
JP2022142214A (ja) * 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2022142212A (ja) * 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2022142213A (ja) * 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277370A (ja) 1999-03-29 2000-10-06 Taiyo Yuden Co Ltd 積層セラミック電子部品
JP2007281400A (ja) 2006-04-04 2007-10-25 Taiyo Yuden Co Ltd 表面実装型セラミック電子部品
JP2009182011A (ja) 2008-01-29 2009-08-13 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2014053598A (ja) 2012-08-09 2014-03-20 Tdk Corp 電子部品
JP2017085044A (ja) 2015-10-30 2017-05-18 株式会社村田製作所 積層型電子部品およびその製造方法

Also Published As

Publication number Publication date
US20210375549A1 (en) 2021-12-02
US11915879B2 (en) 2024-02-27
JP2021190587A (ja) 2021-12-13
CN113764187A (zh) 2021-12-07

Similar Documents

Publication Publication Date Title
JP7522585B2 (ja) 電子部品、回路基板および電子部品の製造方法
US11875946B2 (en) Ceramic electronic component, substrate arrangement, and method of manufacturing ceramic electronic component
US11626247B2 (en) Electronic component, circuit board arrangement, and method of manufacturing electronic component
US20220301778A1 (en) Ceramic electronic component, substrate arrangement, and method of manufacturing ceramic electronic component
US11631542B2 (en) Electronic component, circuit board arrangement and method of manufacturing electronic component
US20220301772A1 (en) Multilayer ceramic capacitor, a method of manufacturing the same and a substrate arrangement
US11996241B2 (en) Ceramic electronic component, substrate arrangement and method of manufacturing ceramic electronic component
JP2022085195A (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
US20230245832A1 (en) Ceramic electronic device and manufacturing method of the same
US11996243B2 (en) Ceramic electronic component and substrate arrangement
US20220172900A1 (en) Ceramic electronic component, substrate arrangement and method of manufacturing ceramic electronic component
CN111755248B (zh) 层叠陶瓷电容器
US11776756B2 (en) Ceramic electronic component, substrate arrangement and method of manufacturing ceramic electronic component
WO2024047966A1 (ja) セラミック電子部品、回路基板、電子機器およびセラミック電子部品の製造方法
JP2024099773A (ja) 電子部品、回路基板および電子部品の製造方法
WO2024105975A1 (ja) 積層セラミック電子部品及びその製造方法
WO2024142679A1 (ja) 積層セラミックコンデンサ
WO2024101311A1 (ja) セラミック電子部品およびその製造方法
JP2022129463A (ja) セラミック電子部品、回路基板およびセラミック電子部品の製造方法
JP2024071168A (ja) 積層セラミック電子部品及び電子装置
CN115881434A (zh) 层叠陶瓷电容器
JP2023058775A (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2024009507A (ja) セラミック電子部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240308

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240712