CN108029226A - 高频模块 - Google Patents

高频模块 Download PDF

Info

Publication number
CN108029226A
CN108029226A CN201680052751.5A CN201680052751A CN108029226A CN 108029226 A CN108029226 A CN 108029226A CN 201680052751 A CN201680052751 A CN 201680052751A CN 108029226 A CN108029226 A CN 108029226A
Authority
CN
China
Prior art keywords
mentioned
height
ditch
difference
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680052751.5A
Other languages
English (en)
Other versions
CN108029226B (zh
Inventor
大坪喜人
增田义久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN108029226A publication Critical patent/CN108029226A/zh
Application granted granted Critical
Publication of CN108029226B publication Critical patent/CN108029226B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0015—Gaskets or seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

在密封树脂层的表面形成高低差的高频模块中，在屏蔽用的沟横跨密封树脂层的高低差的情况下实现导电性糊剂填充到沟的填充性的提高。高频模块1a具备布线基板2、被安装在布线基板2的上表面20a的部件3a、3b、被层叠在布线基板2的上表面20a并且设置有高低差的密封树脂层4、在密封树脂层4被形成为俯视布线基板2时与高低差交叉并通过规定的部件3a、3b间的沟11、以及被配置在沟11内并由导体形成的屏蔽壁5，在沟11中，在与布线基板2的上表面20a垂直且与该沟11交叉的方向的剖面中存在布线基板2的上表面20a侧的第一部分11a和与该第一部分11a相连的密封树脂层4的上表面4a侧的第二部分11b，沟11的第二部分11b的面积在高低差的高处侧形成得比低处侧大。

Description

高频模块
技术领域
本发明涉及具备覆盖在布线基板安装的多个部件的密封树脂层和用于防止部件间的噪声的相互干扰的屏蔽壁的高频模块。
背景技术
有时在搭载于便携式终端装置等的高频模块中设置用于遮挡电磁波的屏蔽层。在这种高频模块中，有安装在布线基板上的部件被密封树脂覆盖并且屏蔽层被设置为覆盖该密封树脂的表面的模块。
屏蔽层虽然是为了遮挡来自外部的噪声而设置的，但在多个部件安装于布线基板的情况下，存在由这些部件产生的噪声对其它部件造成干扰这一问题。因此，以往提出了一种不仅遮挡外部还相互遮挡安装部件间的噪声的屏蔽体的高频模块。
例如如图9所示，在专利文献1所记载的高频模块100中，在布线基板101上安装多个部件102，这些部件102被密封树脂层103覆盖。在密封树脂层103的上表面形成通过规定的部件间的槽104(沟)。屏蔽层105由覆盖密封树脂层103的表面并且填充于槽104的导电性树脂形成。另外，屏蔽层105在槽104的底部与布线基板101上的表面导体106连接。表面导体106与高频模块100的接地端子电连接。
根据该结构，通过覆盖密封树脂层103的表面的导电性树脂能够遮挡从外部对部件102的噪声。另外，也能够通过填充于槽104的导电性树脂防止规定的部件间的噪声的相互干扰。
专利文献1：日本专利第5622906号公报(参照第0030～0040段、图4等)
在以往的高频模块100中，由于密封树脂层103的表面是平坦的，所以例如在安装于布线基板101的部件102的厚度有差异的情况下，在厚度较薄的部件102上形成密封树脂层103的多余的部分。本发明人为了减少这样的多余的部分，实现高频模块100的小型化，在研究通过根据部件102的厚度来改变密封树脂层103的厚度而实现小型化。然而，得知了存在如下问题：若改变密封树脂层103的厚度则在表面形成高低差，在将屏蔽用的槽104形成为横跨该高低差的情况下，难以在槽104的高处侧与低处侧这双方无遗漏地填充导电性糊剂来消除未填充的区域。
发明内容
本发明是鉴于上述的课题而完成的，其目的在于在密封树脂层的表面形成高低差的高频模块中，在屏蔽用的沟横跨密封树脂层的高低差的情况下，实现导电性糊剂填充到沟的填充性的提高。
为了实现上述的目的，本发明的高频模块的特征在于，具备：布线基板；多个部件，被安装在上述布线基板的主面；密封树脂层，覆盖上述多个部件，并被层叠在上述布线基板的上述主面，且在上述布线基板的与上述主面侧的面对置的面设置有高低差；沟，在上述密封树脂层被配置为俯视上述布线基板时与上述高低差交叉，并通过上述多个部件中规定的部件与其它部件之间；以及屏蔽壁，被配置在上述沟内，并由导体形成，在上述沟中，在与上述布线基板的上述主面垂直且与该沟交叉的方向的剖面上存在上述布线基板的上述主面侧的第一部分以及与该第一部分连续的上述密封树脂层的上述相反面侧的第二部分，在上述剖面中，位于上述高低差的高处侧的上述沟的上述第二部分的面积被形成为大于位于上述高低差的低处侧的上述沟的上述第二部分的面积。
根据该结构，高低差的高处侧的沟中的密封树脂层的上述对置的面侧的部分(第二部分)与高低差的低处侧的沟的该第二部分相比，导电性糊剂的填充容量大。即，在不易填充导电性糊剂的高低差的高处侧的沟中，能够使糊剂填充开口部的面积或开口比低处侧的沟的大，能够容易进行第二部分的糊剂填充，并能够提高对布线基板的主面侧的部分(第一部分)的填充性。另外，屏蔽壁和布线基板的连接部的宽度可以是固定的，此时不会导致布线基板的部件安装面积的降低。
另外，对于上述第二部分，可以通过将上述高低差的高处侧的上述沟的深度方向的长度形成为大于低处侧的该方向的长度，上述高低差的高处侧的上述第二部分的面积被形成为大于低处侧的上述第二部分的面积。该情况下，在高低差的高处侧和低处侧改变沟的第二部分的面积时，无需改变沟的宽度。
另外，对于上述第二部分，可以通过将上述高低差的高处侧的上述密封树脂层的上述相反面的高度位置的宽度大于低处侧的该高度位置的宽度，上述高低差的上述第二部分的高处侧的面积被形成为大于低处侧的上述第二部分的面积。根据该结构，能够在高低差的高处侧和低处侧不改变沟的第一部分的深度方向的长度就改变第二部分的面积。
另外，上述高低差可以具有连结高处侧和低处侧的倾斜面，上述倾斜面中的上述第二部分的面积以上述高低差的高处侧的面积与低处侧的面积之间的大小形成。根据该结构，在高低差有倾斜面的情况下，能够在沟的整个长度提高导电性糊剂的填充性。
另外，上述倾斜面中的上述第二部分的面积可以被形成为随着从上述高低差的高处侧朝向低处侧而变小。根据该结构，能够进一步提高形成于沟的倾斜面的部分中的导电性糊剂的填充性。
另外，可以具备：布线基板；多个部件，被安装在上述布线基板的主面；密封树脂层，覆盖上述多个部件，并被层叠在上述布线基板的上述主面，且在上述布线基板的与上述主面侧的面对置的面设置有高低差；沟，在上述密封树脂层被配设为俯视上述布线基板时与上述高低差交叉，并通过上述多个部件中规定的部件与其它部件之间；以及屏蔽壁，被配置在上述沟内，并由导体形成，上述沟具有在从上述密封树脂层的上述布线基板的上述主面侧的面朝向上述对应的面的方向上扩展的剖面形状，位于上述高低差的高处侧的上述沟的剖面形状的扩展的程度被形成为大于位于上述高低差的低处侧的上述沟的剖面形状的扩展的程度。
通过这样使沟的剖面形状在朝向密封树脂层的上述对置的面的方向上扩展，也能够提高导电性糊剂填充到沟的填充性。另外，上述沟的剖面形状的扩展的程度被形成为在上述高低差的高处侧大于低处侧，所以能够提高导电性糊剂填充到高处侧的沟的填充性。
根据本发明，由于高低差的高处侧的沟中的密封树脂层的上述相反面侧的部分(第二部分)与高低差的低处侧的沟的该第二部分相比，导电性糊剂的填充容量大，所以在不易填充导电性糊剂的高处侧的沟中，能够提高对布线基板的主面侧的部分(第一部分)的填充性。
附图说明
图1是本发明的第一实施方式所涉及的高频模块的剖视图。
图2是图1的高频模块的俯视图。
图3是用于说明沟的剖面形状的图。
图4是本发明的第二实施方式所涉及的高频模块的立体图。
图5是用于说明沟的剖面形状的图。
图6是表示沟的变形例的图。
图7是表示沟的其它变形例的图。
图8是表示沟的其它变形例的图。
图9是以往的高频模块的剖视图。
具体实施方式
＜第一实施方式＞
参照图1～图3对本发明的第一实施方式所涉及的高频模块进行说明。此外，图1是高频模块的立体图，图2是高频模块的俯视图，图3是用于说明沟的剖面形状的图。此外，图1表示图2的A－A箭头方向的剖视图，图2对密封树脂层的上表面的屏蔽膜省略了图示。另外，图3的(a)示出高低差的高处侧(参照图1的箭头H1)的沟的剖面，图3的(b)示出高低差的低处侧(参照图1的箭头H2)的沟的剖面。
如图1以及图2所示，该实施方式所涉及的高频模块1a具备布线基板2、被安装在该布线基板2的上表面20a的多个部件3a、3b、被层叠在布线基板2的上表面20a的密封树脂层4、覆盖密封树脂层4的表面的屏蔽膜6、和被设置在密封树脂层4内的屏蔽壁5，并例如被搭载在使用高频信号的电子设备的母基板等上。
布线基板2例如通过将由低温共烧陶瓷、玻璃环氧树脂等所形成的多个绝缘层2a～2d层叠而成。在布线基板2的上表面20a(相当于本发明的“布线基板的主面”)形成用于安装各部件3a、3b的安装电极7、与屏蔽壁5连接的表层导体(省略图示)，并且在下表面20c形成外部连接用的外部电极8。另外，在布线基板2的内部形成有各种布线电极9a、9b、导通孔导体10。表层导体与形成在布线基板2的内部的接地电极(布线电极9a)电连接。此外，布线基板2可以是单层结构以及多层结构中的任意一种。
安装电极7、表层导体、外部电极8以及布线电极9a、9b均由Cu、Ag、Al等作为布线电极一般所采用的金属形成。另外，各导通孔导体10由Ag、Cu等金属形成。此外，可以在与屏蔽壁5连接的表层导体例如层叠有焊接膜等保护表层导体的金属部件。
各部件3a、3b由半导体元件、片式电感、片式电容器、片式电阻等芯片部件构成，其中，半导体元件由Si、GaAs等半导体形成。
密封树脂层4在布线基板2被层叠为覆盖布线基板2的上表面20a和各部件3a、3b。密封树脂层4能够由环氧树脂等作为密封树脂一般所采用的树脂形成。另外，在该实施方式中，在密封树脂层4中的与布线基板2接触的面的相反面亦即上表面4a形成有高低差，该高低差形成高处和低处。该高低差由被配置为大致平行的高处面4a1及低处面4a2、和在与这些面4a1、4a2垂直的方向上连结这两个面的高低差面4a3形成。
屏蔽壁5由形成在密封树脂层4的上表面4a的沟11内的导体形成。具体而言，如图1以及图2所示，在密封树脂层4的上表面4a形成沟11，该沟11在俯视布线基板2时与密封树脂层4的高低差交叉并且通过规定的部件3a、3b间，并且通过在该沟11配设导体来形成屏蔽壁5。另外，该实施方式的沟11被设置为在其全长上沿厚度方向贯通密封树脂层4，并被构成为布线基板2的上表面20a的表层导体和沟11内的屏蔽壁5能够连接。另外，屏蔽壁5其上端部与后述的屏蔽膜6的顶面电连接。此外，屏蔽壁5例如能够通过将含有Ag、Cu、Al中的任意一种金属填料的导电性糊剂填充到沟11来形成。
另外，与布线基板2的上表面20a垂直且与该沟11交叉的方向的沟11的剖面的形状在高低差的高处侧和低处侧不同。具体而言，如图3所示，在沟11的该剖面有布线基板2的上表面20a侧的第一部分11a以及与该第一部分11a相连的密封树脂层4的上表面4a侧的第二部分11b。此时，第一部分11a以及第二部分11b均以在从密封树脂层4的与布线基板2的对置面朝向上表面4a的方向上扩展的形状形成。另外，高处侧以及低处侧中的任意一个剖面均被形成为第一部分11a的最大宽度比第二部分11b的最大宽度窄。另外，在该实施方式中，对于沟11的第二部分11b，以高低差的高处侧和低处侧大致相同的大小形成密封树脂层4的上表面4a的高度位置处的宽度W1，而高低差的高处侧处的沟11的深度方向的长度L1被形成为大于低处侧处的该方向的长度L2，由此高低差的高处侧的面积被形成为大于低处侧的面积。
屏蔽膜6用于遮挡从外部对布线基板2内的各种布线电极、各部件3a、3b的噪声，并在密封树脂层4被层叠为覆盖密封树脂层4的上表面4a和周侧面4b、以及布线基板2的侧面20b。此外，屏蔽膜6与在布线基板2的侧面20b露出的布线电极9a(接地电极)连接。
另外，屏蔽膜6能够由具有被层叠在密封树脂层4的表面的密合膜、被层叠在密合膜上的导电膜和被层叠在导电膜上的保护膜的多层结构形成。
密合膜是为了提高导电膜与密封树脂层4的密合强度而设置的，例如能够由SUS、Ti、Cr、Ni、TiAl等金属形成。导电膜是承担屏蔽膜6的实际的屏蔽功能的层，例如能够由Cu、Ag、Al中的任意一种金属或C(碳)形成。保护膜是为了防止导电膜腐蚀或受伤而设置的，例如能够由SUS、Ti、Cr、Ni、TiAl等金属形成。
(高频模块的制造方法)
接下来，对高频模块1a的制造方法进行说明。
首先，利用公知的方法准备形成有用于安装部件3a、3b的安装电极7、与屏蔽壁5连接的表层导体、各种布线电极9a、9b以及导通孔导体10的布线基板2。
接下来，在布线基板2的上表面20a使用焊接安装等公知的表面安装技术来安装各部件3a、3b。
接下来，在布线基板2的上表面20a上将密封树脂层4层叠为覆盖各部件3a、3b来形成部件密封体。此时，在密封树脂层4的上表面4a形成高低差。这样的密封树脂层4例如能够以转移模具方式、压模方式等形成。
接下来，在密封树脂层4通过两个阶段的激光照射来形成被配置在规定的部件3a、3b间的沟11。具体而言，首先，作为第一阶段，从密封树脂层4的上表面4a侧照射激光，形成相当于沟11的第二部分11b的部分。此时，形成布线基板2的上表面20a没有露出的程度的较浅的沟(第一沟)，并且使该沟的深度在高处侧(高处侧的深度L1)比低处侧(低处侧的深度L2)深。
接下来，作为第二阶段，向第一沟的底部照射激光，形成贯通密封树脂层4的第二沟，从而完成沟11。此时，使第二沟的宽度被形成为比第一沟的宽度(参照图3的宽度W1)窄。在本实施方式中，例如沟11的第一部分11a的宽度的最大值小于第二部分11b的宽度的最小值。若像这样通过两个阶段的激光照射形成沟11，则能够提高第二沟的宽度的形成精度。另外，若第二沟的宽度的形成精度提高，则能够缩小该沟的宽度来扩大布线基板2的上表面20a的安装面积。此外，在图3中，沟11的第一部分11a、第二部分11b被形成为随着变深而宽度缩小的锥状，但在本实施方式中，沟的第一部分11a、第二部分11b的形状并不限于该形状。第一部分11a、第二部分11b的侧面可以与密封树脂层4的上表面垂直，侧面可以是曲面状。
接下来，在沟11中填充含有Ag等金属填料的导电性糊剂来形成屏蔽壁5。此时，由于高低差的高处侧的沟11的第二部分11b的面积被形成为大于低处侧的沟11的第二部分11b的面积，所以能够在相当于高处侧的沟11的第二部分11b的部分中增多导电性糊剂的贮存量，并且即使槽高度不同也能够使难以填充的第一部分的高度、形状、沟宽度能够大致相同。这样，导电性糊剂填充到原本难以填充的相当于高处侧的沟11的第一部分11a的部分的填充性提高。
接下来，例如使用溅射法、蒸镀法等成膜技术来形成覆盖密封树脂层4的上表面4a、周侧面4b以及布线基板2的侧面20b的屏蔽膜6，从而完成高频模块1a。
因此，根据上述的实施方式，高低差的高处侧的沟11的第二部分11b的面积被形成为大于低处侧的第二部分11b的面积。这样一来，导电性糊剂填充到高处侧的沟11的填充容量与低处侧的沟11相比也增加，所以能够提高对不易填充导电性糊剂的高处侧的沟11的第一部分11a的填充性。
另外，由于在密封树脂层4的上表面4a设置高低差，所以例如能够通过将多个部件3a、3b中厚度较厚的部件3a、3b配置于密封树脂层4的高低差的高处侧，将较薄的部件3a、3b配置于密封树脂层4的低处侧等来减少密封树脂层4的多余的部分。另外，由于屏蔽壁5被配设为与密封树脂层4的高低差交叉，所以能够提高被安装在布线基板2的上表面20a的部件3a、3b的配置自由度。
＜第二实施方式＞
接下来，参照图4以及图5对本发明的第二实施方式所涉及的高频模块进行说明。此外，图4是高频模块的立体图，图5是用于说明沟11的剖面形状的图。另外，在图4中对屏蔽膜6省略了图示。另外，图5的(a)表示图4的箭头H1的高度位置处的沟11的剖视图，图5的(b)表示图4的箭头H3的高度位置处的沟11的剖视图，图5的(c)表示图4的箭头H4的高度位置处的沟11的剖视图，图5的(d)表示图4的箭头H2的高度位置处的沟11的剖视图。
如图4所示，该实施方式所涉及的高频模块1b与参照图1～图3所说明的第一实施方式的高频模块1a的不同之处在于密封树脂层4的高低差形状不同。其它的结构与第一实施方式的高频模块1a相同，所以通过标注同一附图标记来省略说明。
该情况下，密封树脂层4的上表面4a的高低差由高处面4a1以及低处面4a2、和从高处(高处面4a1)朝向低处(低处面4a2)倾斜的高低差面4a4形成。另外，沟11的第二部分11b在任何的剖面上宽度W1(上表面4a的高度位置的宽度)都相同，并且沟11的深度方向的长度被形成为随着从高处侧朝向低处侧而变小(L1＞L3＞L4＞L2)。因此，形成于高低差面4a4的沟11在任何的剖面上都以高处侧的沟11的第二部分11b的面积与低处侧的沟的第二部分11b的面积之间的大小形成第二部分11b的面积。另外，高低差面4a4的沟11的第二部分11b的面积如图5的(b)以及(c)所示，被形成为随着从高低差的高处侧朝向低处侧而变小。
根据该结构，即使在高低差具有倾斜面(高低差面4a4)的情况下，也能够在沟11的整个长度上实现导电性糊剂的填充性的提高。另外，例如在通过金属模对密封树脂层4的高低差进行成形的情况下，密封树脂层4从金属模的脱模变得容易。
(沟的变形例)
接下来，参照图6～图8对沟11的变形例进行说明。此外，图6～图8是表示沟11的剖面形状的变形例的图，是与图5对应的图。
沟11的剖面形状能够适当地变更。例如如图6所示，可以在以相同的大小形成沟11的第一部分11a的上端位置处的宽度和第二部分11b的下端位置处的宽度后，使沟11的第二部分的扩展的程度大于第一部分的扩展的程度来形成沟11。
另外，如图7所示，在使高处侧的沟11的第二部分11b的面积比低处侧的沟11的第二部分的面积大时，可以不改变第二部分11b的沟11的深度方向的长度L5的大小而改变第二部分11b的密封树脂层4的上表面4a的位置处的宽度。该情况下，使低处侧的沟11的第二部分11b的宽度W2小于高处侧的沟11的第二部分11b的宽度W1。另外，高低差面4a4的沟11在任何的剖面上都以高处侧的宽度W1与低处侧的宽度W2之间的大小形成第二部分11b的宽度，并且随着从高处侧朝向低处侧而减小宽度(W1＞W3＞W4＞W2)。
另外，如图8所示，沟11可以从第一部分11a和第二部分11b这两个部分结构成为一个部分结构。该情况下，将沟11形成为在从布线基板2的上表面20a朝向密封树脂层4的上表面4a的方向上扩展的剖面形状。另外，对于此时的扩展的程度，高低差的高处侧被形成为大于低处侧。对于高低差面4a4的沟11的扩展的程度，在任何的剖面都以高处侧的扩展的程度与低处侧的扩展的程度之间的程度形成，并且随着从高处侧朝向低处侧而减小扩展的程度。这样一来，密封树脂层4的上表面4a的高度位置处的沟11的宽度在高处侧的沟11大于低处侧的沟11(W1＞W3＞W4＞W2)。另外，由于能够使沟11中与布线基板2的上表面20a接触的部分W5的宽度不依赖于沟的高度而保持固定，所以能够将布线基板2中能够安装部件的区域确保得较宽。
像这样使沟11成为如图6～图8所示的剖面形状，也能够得到与第二实施方式的高频模块1b的效果相同的效果。
此外，本发明并不限于上述的各实施方式，只要不脱离其主旨，除了上述描述的以外还能够进行各种变更。例如可以使第一实施方式的沟11的剖面形状以图6～图8所示的剖面形状形成。
工业上的可利用性
另外，本发明能够应用于具备覆盖在布线基板安装的多个部件的密封树脂层和用于防止部件间的噪声的相互干扰的屏蔽壁的各种高频模块。
附图标记说明
1a～1b…高频模块；2…布线基板；20a…上表面(主面)；3a、3b…部件；4…密封树脂层；4a…上表面(相反面)；5…屏蔽壁；11…沟；11a…第一部；11b…第二部分。

Claims (6)

1.一种高频模块，其特征在于，具备：
布线基板；
多个部件，被安装在上述布线基板的主面；
密封树脂层，覆盖上述多个部件，并被层叠在上述布线基板的上述主面，且在上述布线基板的与上述主面侧的面对置的面设置有高低差；
沟，在上述密封树脂层被形成为俯视上述布线基板时与上述高低差交叉，并通过上述多个部件中规定的部件与其它部件之间；以及
屏蔽壁，被配置在上述沟内，并由导体形成，
在上述沟中，在与上述布线基板的上述主面垂直且与该沟交叉的方向的剖面上存在上述布线基板的上述主面侧的第一部分以及与该第一部分相连的上述密封树脂层的上述相反面侧的第二部分，
在上述剖面中，位于上述高低差的高处侧的上述沟的上述第二部分的面积被形成为大于位于上述高低差的低处侧的上述沟的上述第二部分的面积。
2.根据权利要求1所述的高频模块，其特征在于，
对于上述第二部分，通过将上述高低差的高处侧的上述沟的深度方向的长度形成为大于上述高低差的低处侧的该方向的长度，上述高低差的高处侧的上述第二部分的面积被形成为大于上述高低差的低处侧的上述第二部分的面积。
3.根据权利要求1或者2所述的高频模块，其特征在于，
对于上述第二部分，通过将上述高低差的高处侧的上述密封树脂层的上述相反面的高度位置的宽度形成为大于上述高低差的低处侧的该高度位置的宽度，上述高低差的高处侧的上述第二部分的面积被形成为大于上述高低差的低处侧的上述第二部分的面积。
4.根据权利要求1～3中任意一项所述的高频模块，其特征在于，
上述高低差具有连结高处侧和低处侧的倾斜面，
上述倾斜面中的上述第二部分的面积以上述高低差的高处侧的面积与低处侧的面积之间的大小形成。
5.根据权利要求4所述的高频模块，其特征在于，
上述倾斜面中的上述第二部分的面积被形成为随着从上述高低差的高处侧朝向低处侧而变小。
6.一种高频模块，其特征在于，具备：
布线基板；
多个部件，被安装在上述布线基板的主面；
密封树脂层，覆盖上述多个部件，并被层叠在上述布线基板的上述主面，且在上述布线基板的与上述主面侧的面对置的面设置有高低差；
沟，在上述密封树脂层被形成为俯视上述布线基板时与上述高低差交叉，并通过上述多个部件中规定的部件与其它部件之间；以及
屏蔽壁，被配置在上述沟内，并由导体形成，
上述沟具有在从上述密封树脂层的上述布线基板的上述主面侧的面朝向上述对应的面的方向上扩展的剖面形状，
上述高低差的高处侧的上述沟的剖面形状的扩展的程度被形成为大于位于上述高低差的低处侧的上述沟的剖面形状的扩展的程度。
CN201680052751.5A 2015-09-11 2016-09-09 高频模块 Active CN108029226B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015179615 2015-09-11
JP2015-179615 2015-09-11
PCT/JP2016/076586 WO2017043621A1 (ja) 2015-09-11 2016-09-09 高周波モジュール

Publications (2)

Publication Number Publication Date
CN108029226A true CN108029226A (zh) 2018-05-11
CN108029226B CN108029226B (zh) 2020-04-17

Family

ID=58239993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680052751.5A Active CN108029226B (zh) 2015-09-11 2016-09-09 高频模块

Country Status (4)

Country Link
US (1) US10342116B2 (zh)
JP (1) JP6528850B2 (zh)
CN (1) CN108029226B (zh)
WO (1) WO2017043621A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170419A (ja) 2017-03-30 2018-11-01 太陽誘電株式会社 電子部品モジュール
JP6689780B2 (ja) 2017-03-30 2020-04-28 太陽誘電株式会社 電子部品モジュールの製造方法
CN110506457B (zh) 2017-03-31 2021-03-12 株式会社村田制作所 高频模块
JP2019012714A (ja) * 2017-06-29 2019-01-24 株式会社ディスコ 半導体パッケージの製造方法
JP6971093B2 (ja) * 2017-08-30 2021-11-24 株式会社ディスコ マルチブレード、加工方法
JP7067609B2 (ja) * 2018-02-28 2022-05-16 株式会社村田製作所 高周波モジュール
TW202135173A (zh) * 2020-03-13 2021-09-16 力成科技股份有限公司 具局部外金屬層的半導體封裝結構及其製法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100195291A1 (en) * 2009-01-30 2010-08-05 Kabushiki Kaisha Toshiba Electronic circuit module and method of manufacturing the same
CN104347540A (zh) * 2013-08-08 2015-02-11 太阳诱电株式会社 电路模块以及电路模块的制造方法
US20150049439A1 (en) * 2013-08-13 2015-02-19 Taiyo Yuden Co., Ltd. Circuit module

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8654537B2 (en) * 2010-12-01 2014-02-18 Apple Inc. Printed circuit board with integral radio-frequency shields
JP5622906B1 (ja) 2013-08-09 2014-11-12 太陽誘電株式会社 回路モジュールの製造方法
JP2015072935A (ja) 2013-09-03 2015-04-16 太陽誘電株式会社 回路モジュール及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100195291A1 (en) * 2009-01-30 2010-08-05 Kabushiki Kaisha Toshiba Electronic circuit module and method of manufacturing the same
CN104347540A (zh) * 2013-08-08 2015-02-11 太阳诱电株式会社 电路模块以及电路模块的制造方法
US20150049439A1 (en) * 2013-08-13 2015-02-19 Taiyo Yuden Co., Ltd. Circuit module

Also Published As

Publication number Publication date
CN108029226B (zh) 2020-04-17
US10342116B2 (en) 2019-07-02
JPWO2017043621A1 (ja) 2018-06-14
JP6528850B2 (ja) 2019-06-12
WO2017043621A1 (ja) 2017-03-16
US20180199428A1 (en) 2018-07-12

Similar Documents

Publication Publication Date Title
CN108029226A (zh) 高频模块
US10849257B2 (en) Module
JP6950757B2 (ja) 高周波モジュール
JP6806166B2 (ja) 高周波モジュール
US10349512B2 (en) High-frequency module
US9055682B2 (en) Circuit module
TWI393239B (zh) 具有內屏蔽體之封裝結構及其製造方法
US7478474B2 (en) Method of manufacturing shielded electronic circuit units
CN110392923A (zh) 高频模块
WO2004010499A1 (ja) モジュール部品
US9282632B2 (en) Multilayer circuit substrate
JP5750528B1 (ja) 部品内蔵回路基板
CN1592966A (zh) 模块部件
WO2018101381A1 (ja) 高周波モジュール
US10741463B2 (en) Shielded module
CN110506457B (zh) 高频模块
JP3854095B2 (ja) 多層回路基板
JP6414639B2 (ja) 高周波モジュールおよびその製造方法
JP6495701B2 (ja) 電子部品収納用パッケージおよびその製造方法
WO2022009777A1 (ja) モジュール
JPH04125954A (ja) 電子部品搭載用基板
JPS6077499A (ja) 高周波装置の配線構造
JPH0652191U (ja) 多層回路基板
JP2006100497A (ja) 電子部品収納用パッケージ及び電子装置
JP2011253976A (ja) 複合モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant