CN101783337A - 电子器件 - Google Patents

电子器件 Download PDF

Info

Publication number
CN101783337A
CN101783337A CN201010002198A CN201010002198A CN101783337A CN 101783337 A CN101783337 A CN 101783337A CN 201010002198 A CN201010002198 A CN 201010002198A CN 201010002198 A CN201010002198 A CN 201010002198A CN 101783337 A CN101783337 A CN 101783337A
Authority
CN
China
Prior art keywords
resin
zone
resin combination
semiconductor chip
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010002198A
Other languages
English (en)
Inventor
宫川优一
塚野纯
古屋贤二
野田贵三
宫本浩靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101783337A publication Critical patent/CN101783337A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/02—Transfer moulding, i.e. transferring the required volume of moulding material by a plunger from a "shot" cavity into a mould cavity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/16—Making multilayered or multicoloured articles
    • B29C45/1671—Making multilayered or multicoloured articles with an insert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种电子器件。即使在电子部件被不均匀地设置在基板上时，也可以减轻密封树脂的收缩力的差并且能够减小封装上的应变。电子器件(100)包括：基板(102)、安装在基板(102)的一个面上的电子部件(104、108)以及在基板(102)的一个面上形成的密封树脂(118)，并且密封树脂(118)密封电子部件。密封树脂(118)包括：由第一树脂组合物构成的第一树脂区域(120)以及由第二树脂组合物构成的第二树脂区域(122)，并且形成为具有如平面图所示的仅存在第一树脂区域(120)的区域和仅存在第二树脂区域(122)的区域。

Description

电子器件
技术领域
本发明涉及一种电子器件。
背景技术
有通过将诸如半导体芯片的电子部件安装在基板上并且之后用密封树脂密封该半导体芯片以形成封装的已知技术。通常，利用单一树脂组合物进行封装。然而，当存在接合引线时，需要防止在用密封树脂来密封半导体芯片时该引线在树脂中弯曲(sweep)并因此倾倒。
还需要抑制密封封装的翘曲行为。当使用单一树脂组合物时，难以最优化树脂材料，以便同时满足这些要求。因此，获得最佳性能就要求准备和/或开发大量的树脂材料，这导致高成本和低生产率。
日本专利特开No.08-162573公开了一种半导体器件，其中，半导体元件经由粘合剂层安装在上面形成有电路的基板上，由此该半导体元件被树脂硬化体层密封，该树脂硬化体层具有两层结构，由树脂硬化体内层和树脂硬化体外层组成。在这种情况下，树脂硬化体内层的填充剂含量设定得低于树脂硬化体外层的填充剂含量。因而，本公开的目的是：可以抑制发生引线弯曲并且可以提供具有较低翘曲产生风险的半导体器件。
然而，在诸如半导体芯片的多个电子部件和无源部件安装在一个基板上的情况下，或者电子部件不布置在基板中心的情况下，就会有问题存在：密封树脂与电子部件之间的位置平衡由位置与位置的不同而不同，会导致密封树脂的收缩力(内力)不同且在封装中产生应力。日本专利特开No.08-162573中公开的技术没有提供考虑密封树脂与电子部件之间位置平衡的控制。
发明内容
本发明提供一种电子器件，包括：基板；电子部件，其安装在基板的一个面上；以及密封树脂，其形成在基板的一个面上并且密封电子部件，其中密封树脂包括由第一树脂组合物构成的第一树脂区域和由第二树脂组合物构成的第二树脂区域，该密封树脂形成为在平面图中具有其中仅存在第一树脂区域的区域和其中仅存在第二树脂区域的区域。
因而，例如，即使在密封树脂与诸如半导体芯片和无源部件的电子部件之间的位置平衡根据位置与位置的不同而不同时，通过利用多种树脂组合物来提供如平面图所示的、其中电子部件设置为彼此不重叠的区域，并且控制第一树脂区域和第二树脂区域的位置图案和构造，也可以纠正这种平衡，以减小封装上的应变并由此减小翘曲。
此外，上述部件的任意组合，以及在方法、器件等之间本发明描述的相互转换，作为本发明的多个方面是有效的。
根据本发明，即使当电子部件不均匀地设置在基板上时，也可以减轻密封树脂的收缩力的差，并可以减小封装上的应变。
附图说明
图1是示出根据本发明实施例的半导体器件构造示例的横截面图；
图2A和2B是示出根据本发明实施例的半导体器件构造示例的平面图；
图3是示出根据本发明实施例的半导体器件另一构造示例的横截面图；
图4是示出根据本发明实施例的半导体器件另一构造示例的平面图；
图5是示出根据本发明实施例的半导体器件另一构造示例的平面图；
图6是示出根据本发明实施例的半导体器件另一构造示例的平面图；
图7A和7B是示出根据本发明实施例的利用传递模塑模具制造半导体器件的工序的横截面图；以及
图8A和8B是示出根据本发明实施例的利用传递模塑模具制造半导体器件的工序的横截面图。
具体实施方式
在下文中，将参考附图来描述本发明的实施例。在所有的图中，相同的部件用相同的附图标记表示并且将适当省略对它们的描述。
图1是示出根据本实施例的半导体器件构造示例的横截面图。图2是示出根据本实施例的半导体器件构造示例的平面图。图1对应于图2B中的a-a′横截面图。
半导体器件100(电子器件)包括：基板102、在基板102的一个面上安装的半导体芯片104(电子部件)、电连接半导体芯片104和基板102的接合引线106、设置在半导体芯片104顶部上的半导体芯片108(电子部件)、电连接半导体芯片108和基板102的接合引线110以及密封树脂118。此外，半导体芯片104、接合引线106、半导体芯片108和接合引线110都嵌入在密封树脂118中。在本实施例中，基板102可以采取多个布线层彼此连接的多层布线基板的形式。
图2A是示出半导体芯片104、接合引线106、半导体芯片108和接合引线110由密封树脂118密封之前的状态平面图。在本实施例中，半导体芯片104和半导体芯片108相对于穿过基板102中心的至少一条中心线被不对称地设置。具体地，半导体芯片104相对于穿过基板102中心的线b-b′被不对称地设置。另一方面，半导体芯片108相对于线b-b′被不对称地设置。结果，半导体芯片104和半导体芯片108相对于线b-b′被不对称地设置。
图2B是示出半导体芯片104、接合引线106、半导体芯片108和接合引线110由密封树脂118密封之后的状态平面图。在图2B中，半导体芯片104、接合引线106、半导体芯片108和接合引线110用虚线绘出，使得它们的位置关系更好理解。
在本实施例中，密封树脂118包括由第一树脂组合物构成的第一树脂区域120和由第二树脂组合物构成的第二树脂区域122。另外，密封树脂118被形成为包括如平面图所示的仅存在第一树脂区域120的区域和仅存在第二树脂区域122的区域。此外，密封树脂118包括在第一树脂区域120和第二树脂区域122之间形成的混合层121，并且该混合层包含第一树脂组合物和第二树脂组合物的混合物。第一树脂区域120和混合层121之间的界面和第二树脂区域122和混合层121之间的界面分别具有起伏。
在图1示出的示例中，线b-b′作为边界线，第一树脂区域120形成在左侧区域上，如其中设置有半导体芯片108的图所示。另一方面，第二树脂区域122形成在右侧区域上，如其中没有设置半导体芯片108的图所示。另外，混合层121形成在第一树脂区域120和第二树脂区域122之间的整个区域上。换句话说，半导体芯片108和接合引线110嵌入在第一树脂区域120中。另外，对于半导体芯片104和接合引线106来说，一半嵌入在第一树脂区域120中，而剩余的一半嵌入在第二树脂区域122中。
构成第一树脂区域120的第一树脂组合物和构成第二树脂区域122的第二树脂组合物可以分别包括作为原材料的基础树脂、硬化剂和填充剂。另外，对于原材料，第一树脂组合物和第二树脂组合物可以进一步包括塑化剂、硬化促进剂、潜伏性催化剂、脱模剂、硅油、应力消除剂、着色剂等。例如，硅土或氧化铝填充剂可以用作填充剂。
例如，第一树脂组合物和第二树脂组合物可以设置成流动性在硬化之前的密封期间加热时彼此不同。另外，第一树脂组合物和第二树脂组合物，例如，可以设置为具有不同的硬化/收缩特性。此外，第一树脂组合物和第二树脂组合物，例如，可以设置为具有不同的玻璃转变温度(Tg)。第一树脂组合物与第二树脂组合物的玻璃转换温度差可以设定为例如5摄氏度或更大。
另外，第一树脂组合物和第二树脂组合物可以设置为例如相对于整个树脂组合物具有不同的填充剂含量(重量百分比)。通过降低填充剂含量(重量百分比)，可以增加树脂组合物的流动性。第一树脂组合物和第二树脂组合物之间的相对于整个树脂组合物的填充剂含量(重量百分比)差可以设定为例如重量百分比为1或更高。
另外，第一树脂组合物和第二树脂组合物可以设置为分别包含例如具有不同平均颗粒直径的填充剂。通过增加填充剂的平均颗粒直径，可以增加树脂组合物的流动性。分别包含在第一树脂组合物和第二树脂组合物中的填充剂的平均颗粒直径差可以设定为例如5μm或更大。
此外，第一树脂组合物和第二树脂组合物可以设置为具有，例如，不同的原材料类型或比率。第一树脂组合物和第二树脂组合物可以设置为具有，例如，不同的基础树脂或硬化剂。
在本实施例中，例如，形成第一树脂区域120的区域，与形成第二树脂区域122的区域相比，具有更低的单位体积平均树脂量。在这种情况下，通过涉及使构成第一树脂区域120的第一树脂组合物的填充剂量等与构成第二树脂区域122的第二树脂组合物的填充剂量等不同的最优化，可以减小半导体器件100的翘曲或应变。
此外，对于包含大量接合引线的区域，可以使用高流动性的树脂组合物。例如，在本示例中，构成第一树脂区域120的第一树脂组合物可以设置为具有高流动性。因此，在该树脂中可以防止接合引线被弯曲和倾倒。另外，对于包含少量接合引线的区域，可以使用低流动性树脂组合物。这是因为通常使用低流动性树脂组合物能够减小硬化树脂的收缩并减小翘曲的发生。
在本实施例中，通过改变第一树脂组合物和第二树脂组合物的成分比，可以控制翘曲行为。因此，可以获得在密封期间具有低翘曲和低封装翘曲的高可靠性的封装构造，而不必准备大量的树脂组合物。在这种情况下，例如，第一树脂组合物和第二树脂组合物的成分比可以设定为：第一树脂组合物：第二树脂组合物＝等于或大于99∶1且等于或低于1∶99，并且优选等于或大于90∶10且等于或低于10∶90。因而，可以控制半导体器件100的翘曲量。
此外，在本实施例中，通过具有存在于第一树脂区域120和第二树脂区域122之间的混合层121，在第一树脂区域120和第二树脂区域122之间可以获得良好粘附性，并且可以防止两个区域之间的分离。另外，在本实施例中，由于第一树脂区域120和混合层121之间的界面和第二树脂区域122和混合层121之间的界面分别具有起伏且不平滑，所以可以进一步增强第一树脂区域120和混合层121之间以及第二树脂层122和混合层121之间的粘附性。在这种情况下，“具有起伏”指的是形成了多个凹陷和突起的构造，如界面的横截面图所示。
虽然没有具体限制密封树脂118的膜厚度(模子厚度)，例如，膜厚度可以设定为大约0.10mm或更多且1.20mm或更小。因此，可以获得最佳的封装结构。
图3是示出根据本实施例的半导体器件100的另一构造示例的横截面图。图4是示出根据本实施例的半导体器件100的另一构造示例的平面图。图3对应于图4的c-c′横截面图。在图4中，半导体芯片104、接合引线106、半导体芯片108和接合引线110用虚线绘出，使得它们的位置关系更好理解。
在本示例中，半导体芯片104和半导体芯片108并置在基板102上。另外，如图4所示，还在本示例中，半导体芯片104和半导体芯片108相对于通过基板102中心的至少一条中心线被不对称地设置。具体地，半导体芯片104和半导体芯片108相对于通过基板102中心的线b-b′被不对称地设置。
即使在这种构造中，例如，第一树脂区域120形成其中设置有半导体芯片104和半导体芯片108的主区域中，而第二树脂区域122形成在另一区域中。另外，混合层121形成在第一树脂区域120与第二树脂区域122之间的整个区域上。
在本示例中，例如，形成第一树脂区域120的区域，与形成第二树脂区域122的区域相比，具有更低的单位体积平均树脂量。在这种情况下，通过涉及使构成第一树脂区域120的第一树脂组合物的填充剂量等与构成第二树脂区域122的第二树脂组合物的填充剂量等不同的最优化，可以减小半导体器件100的翘曲或应变。此外，虽然示出了第二树脂区域122与半导体芯片104和半导体芯片108部分重叠的构造，但是还可以是第二树脂区域122提供在除了设置有半导体芯片104和半导体芯片108的区域之外的区域处的构造。
图5是示出根据本实施例的半导体器件100的另一构造示例的平面图。在这种构造中，除了包括半导体芯片104、接合引线106、半导体芯片108和接合引线110之外，半导体器件100包括多个无源部件130。在图5中，半导体芯片104、接合引线106、半导体芯片108、接合引线110和无源部件130用虚线绘出，使得更好地理解它们的位置关系。
另外，还在本示例中，半导体芯片104、半导体芯片108和多个无源部件130至少相对于线b-b′被不对称地设置，线b-b′是通过基板102中心的一条中心线。
即使在这种构造中，例如，第一树脂区域120形成在设置有半导体芯片104和半导体芯片108的区域中，而第二树脂区域122形成在形成有无源部件130的区域中。另外，混合层121形成在第一树脂区域120和第二树脂区域122之间的整个区域上。
在这种情况下，大量的接合引线存在于第一树脂区域120中。因此，高流动性树脂组合物可以用作构成第一树脂区域120的树脂组合物。因此，可以防止接合引线在该树脂中弯曲和倾倒。另一方面，低流动性树脂组合物可以用作构成不包括大量接合引线的第二树脂区域122的树脂组合物。从而，可以控制半导体器件100的翘曲行为，同时防止接合引线106被弯曲掉。
图6是示出根据本实施例的半导体器件100的另一构造示例的平面图。在该构造中，半导体器件100包括半导体芯片104、半导体芯片108、接合引线110以及多个无源部件130。在图6中，半导体芯片104、半导体芯片108、接合引线110和无源部件130用虚线绘出，使得更好地理解它们的位置关系。
虽然在图1至5中示出了半导体芯片104和半导体芯片108通过接合引线106和接合引线110分别连接到基板102的示例，但是所述示例设置成诸如包括倒装芯片互连构造的各种形式。图6示出半导体芯片104被倒装芯片互连到基板102的示例。
另外，还在本示例中，半导体芯片104、半导体芯片108和多个无源部件130至少相对于线b-b′被不对称地设置，线b-b′是通过基板102的中心的一条中心线。
此外，在本示例中，除了第一树脂区域120和第二树脂区域122之外，密封树脂118还包括由第三树脂组合物构成的第三树脂区域124。
在这种情况下，构成第三树脂区域124的第三树脂组合物还包括作为原材料的基础树脂、硬化剂和填充剂。另外，第三树脂组合物可以进一步包括作为原料的塑化剂、硬化促进剂、潜伏性催化剂、脱模剂、硅油、应力消除剂、着色剂等。此外，构成第三树脂区域124的第三树脂组合物可以设置为与第一树脂组合物和第二树脂组合物不同，例如，在硬化之前密封期间加热时的流动性不同。此外，构成第三树脂区域124的第三树脂组合物可以设置为，例如，具有与第一树脂组合物和第二树脂组合物不同的硬化/收缩特性。另外，构成第三树脂区域124的第三树脂组合物可以设置为，例如，具有与第一树脂组合物和第二树脂组合物不同的玻璃转换温度(Tg)。
在图6示出的示例中，混合层121形成在第一树脂区域120和第二树脂区域122之间的整个区域上。另外，混合层123形成在第二树脂区域122和第三树脂区域124之间的整个区域上，混合层123是第二树脂组合物和第三树脂组合物的混合物。第二树脂区域122与混合层123的界面以及第三树脂区域124与混合层123的界面被构造成具有起伏。
第三树脂区域124不包括接合引线。在这种情况下，低流动性树脂组合物可以用作构成第三树脂区域124的树脂组合物。因而，可以减小半导体器件100的翘曲。
此外，通过适当优化第一树脂区域120、第二树脂区域122和第三树脂区域124的比例，可以实现高可靠性的封装。此外，通过利用如上所述的三种或多种类型的树脂组合物，即使在电子部件的位置不规律和复杂的情况下，也可以抑制封装的翘曲等。
接下来，将描述根据本实施例的半导体器件100的制造方法。
在本实施例中，对与单个半导体芯片相对应的每个半导体器件100，利用密封树脂118进行密封。在本实施例中，在单个系列的操作中，利用两种或多种类型的树脂组合物密封半导体器件100。例如，为顶部(树脂A)和底部(树脂B)分开准备树脂组合物，以便使树脂料片(tablet)(圆柱形的树脂块)以两个阶段注入。通过将树脂料片放置在密封工艺树脂喷射槽中并密封树脂料片，可以获得如上所述的半导体器件100。如所示出的，由于两种或多种类型的树脂组合物可以同时硬化，所以可以实现各个树脂组合物的混合层形成在由各个树脂组，合物构成的树脂区域的界面上的构造。由于这种构造，可以实现不同类型树脂之间的良好粘附性。
在本实施例中，例如，可以通过模塑工艺、传递模塑工艺、铸封工艺或印刷工艺来形成半导体器件100的密封树脂118。作为示例，下面将描述通过传递模塑工艺形成半导体器件100的工序。
图7是示出利用传递模塑模具200制造半导体器件100的工序的横截面图。模具200包括下模具202和上模具204。
下模具202提供有用于安装基板102的凹进。另外，上模具204提供有形成用于模塑下模具202之间的密封树脂118的空腔的凹进。下模具202还提供有用于注入密封树脂料片的狭槽。
首先，将安装有诸如半导体芯片104和半导体芯片108的电子部件的基板102放置在下模具202的凹进中。然后将密封树脂料片140设置到下模具202的狭槽中(图7A)。
料片可以在硬化之前利用树脂组合物形成，诸如颗粒状树脂或形成为结核的颗粒状树脂。在本实施例中，密封树脂料片140包括构成第一树脂区域120的第一树脂组合物141以及构成第二树脂区域122的第二树脂组合物142。料片140还可以构造成第一树脂组合物141和第二树脂组合物142的各自形成的料片堆叠在彼此的顶部上，或者通过层压第一树脂组合物141和第二树脂组合物142形成单个料片来构造。如图所示，本实施例被设置成构成第一树脂区域120的第一树脂组合物141向上地设置，以确保第一树脂组合物141首先引入到空腔中。
接下来，上模具204向下模具202移动，以形成空腔，来模塑基板102的上表面上的密封树脂118(图7B)。随后，加热料片140，同时通过挤压组件206挤压，以熔化该树脂组合物(图8A)。这时，在料片140顶部上设置的第一树脂组合物141首先被引入空腔中。另外，在早先引入的第一树脂组合物141硬化之前引入后来被引入空腔的第二树脂组合物142，并且在一个硬化工艺中形成这两种树脂组合物。
从而，可以模塑包括第一树脂区域120、混合层121和第二树脂区域122的密封树脂118(图8B)。另外，第一树脂区域120与混合层121之间的界面以及第二树脂区域122与混合层121之间的界面被设置成具有起伏。
虽然上面已描述了树脂组合物为料片的示例，但是树脂组合物可采用任何形式。然而，树脂组合物可以是在一定程度上保持某种形状的特定形式，以防止多种树脂组合物在硬化期间混合起来。例如，通过将树脂组合物的原材料混合并揉合成粘土形式，将粘土状树脂冷却并压碎成颗粒状树脂，其之后放置在指定的容器中并低温加热形成(被半硬化成)圆柱状树脂(料片)或平板状树脂(预先形成的树脂)，可以获得树脂组合物。另外，虽然上文中已描述了对与单个半导体芯片相对应的每个半导体器件100执行密封的工序，但是可以对与多个半导体芯片相对应的每个晶片可替选地共同执行密封。
接下来，将描述根据本实施例的半导体器件100的优点。
对于根据本实施例的半导体器件100，通过利用多种树脂组合物提供如平面图所示的电子部件设置为彼此不重叠的区域，并控制第一树脂区域120、第二树脂区域122等的位置图案中各个位置和构造，即使在密封树脂与诸如半导体芯片和无源部件的电子部件之间的位置平衡由于位置与位置而不同的情况下，也可以纠正平衡，以减小封装上的应变，并由此减小翘曲。
另外，对于根据本实施例的半导体器件100，可以利用依据未来用途选择的第一树脂组合物和第二树脂组合物来密封电子部件，同时，在第一树脂区域120与第二树脂区域122之间获得了良好的粘附性，以防止两种树脂区域之间的分离。因而，可以获得具有高的大规模生产率和稳定性的器件。另外，可以实现器件的良好特性，包括相对于翘曲行为等的密封树脂。此外，通过改变第一树脂组合物和第二树脂组合物的成分比，可以控制翘曲行为。因此，在没有像常规那样不得不准备和/或开发大量树脂组合物以实现最佳特性的情况下，可以获得具有密封期间低翘曲和低封装翘曲的高可靠性封装构造。
例如，在日本专利特开No.08-162573中描述的技术中，通过传递模塑分别形成树脂硬化体内层和树脂硬化体外层。结果，在树脂硬化体内层和树脂硬化体外层之间形成了边界线。另外，树脂硬化体内层的表面上脱模剂和油性成分的存在，抑制了内层粘附性并造成层分离的问题，导致差的质量。然而，根据本实施例的半导体器件100也能够解决这种问题。
虽然参考附图在上面已描述了本发明的实施例，但是本实施例仅仅是本发明的例子，并且还可以采用除了上面存在的那些构造之外的各种构造。
虽然在上面描述的实施例中提出了多个电子部件设置在基板102上的示例，但是半导体器件100的构造还可以应用到在基板102上设置单个电子部件的情况。例如，如平面图所示，在单个电子部件设置在基板102上并且电子部件相对于穿过基板102中心的至少一条中心线被不对称地设置的情况下，存在密封树脂与电子部件之间的位置平衡由位置与位置的不同而不同的问题，导致密封树脂的收缩力(内力)的差并且在封装中产生应变。即使在这种情况下，如平面图所示，通过利用多种树脂组合物提供电子部件被设置成不彼此重叠的区域，也能够纠正平衡，以减小封装上的形变并减小翘曲。
另外，相对于多个电子部件的构造和位置以及多种树脂组合物的位置，可以想到各种组合。例如，如平面图所示，半导体芯片和无源部件可以放置在基板102上，使它们彼此不重叠，由此半导体芯片设置在其中仅存在第一树脂区域120的区域中，而无源部件设置在其中仅存在第二树脂区域122的区域中。在这种情况下，例如，高流动性树脂组合物可以用作构成第一树脂区域120的树脂组合物，而低流动性树脂组合物可以用作构成第二树脂区域122的树脂组合物。
此外，参考图7和图8描述的模具200可以通过各种方式来构造。例如，注入密封树脂料片的狭槽可以提供在两种类型的树脂组合物之间的边界线附近。另外，模具200可以提供有两个或多个狭槽，由此每种树脂组合物可以被注入在不同的狭槽中。

Claims (10)

1.一种电子器件，包括：
基板；
电子部件，其安装在所述基板的一个面上；以及
密封树脂，其形成在所述基板的所述一个面上，并且所述密封树脂密封所述电子部件；
其中所述密封树脂包括：
第一树脂区域，其由第一树脂组合物构成，以及
第二树脂区域，其由第二树脂组合物构成，
所述密封树脂被形成为在平面图中具有仅存在所述第一树脂区域的区域以及仅存在所述第二树脂区域的区域。
2.根据权利要求1所述的电子器件，其中
所述密封树脂进一步包括：在所述第一树脂区域与所述第二树脂区域之间形成的混合层，并且其中，所述第一树脂组合物和所述第二树脂组合物混合。
3.根据权利要求2所述的电子器件，其中
所述第一树脂区域与所述混合层之间的界面以及所述第二树脂区域与所述混合层之间的界面包括起伏。
4.根据权利要求1所述的电子器件，其中
在平面图中，所述电子器件相对于穿过所述基板的中心的至少一条中心线被不对称地设置。
5.根据权利要求1所述的电子器件，包括：
多个电子部件，其安装在所述基板的所述一个面上，其中所述多个电子部件在平面图中相对于穿过所述基板的中心的至少一条中心线被不对称地设置。
6.根据权利要求5所述的电子器件，其中
所述多个电子部件包括在平面图中彼此不重叠的半导体芯片和无源部件，所述半导体芯片设置在仅存在所述第一树脂区域的区域中，并且所述无源部件设置在仅存在所述第二树脂区域的区域中。
7.根据权利要求1所述的电子器件，其中
所述第一树脂组合物和所述第二树脂组合物的填充剂含量相对于整个树脂组合物的重量百分比彼此不同。
8.根据权利要求1所述的电子器件，其中
所述第一树脂组合物和所述第二树脂组合物的原材料的类型或比率彼此不同。
9.根据权利要求1所述的电子器件，其中
所述第一树脂组合物和所述第二树脂组合物在密封期间的流动性彼此不同。
10.根据权利要求1所述的电子器件，其中
在平面图中，所述密封树脂进一步包括由第三树脂组合物构成的第三树脂区域，所述密封树脂被形成为包括仅存在所述第三树脂区域的区域。
CN201010002198A 2009-01-13 2010-01-13 电子器件 Pending CN101783337A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-005100 2009-01-13
JP2009005100A JP2010165748A (ja) 2009-01-13 2009-01-13 電子装置

Publications (1)

Publication Number Publication Date
CN101783337A true CN101783337A (zh) 2010-07-21

Family

ID=42318477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010002198A Pending CN101783337A (zh) 2009-01-13 2010-01-13 电子器件

Country Status (3)

Country Link
US (1) US20100176517A1 (zh)
JP (1) JP2010165748A (zh)
CN (1) CN101783337A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110114870A (zh) * 2016-12-28 2019-08-09 株式会社村田制作所 电路模块

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5824765B2 (ja) 2011-01-11 2015-12-02 アピックヤマダ株式会社 樹脂モールド方法及び樹脂モールド装置並びに供給ハンドラ
US10209016B2 (en) * 2013-03-22 2019-02-19 Toyota Motor Engineering & Manufacturing North America, Inc. Thermal energy guiding systems including anisotropic thermal guiding coatings and methods for fabricating the same
US9683132B2 (en) 2015-09-11 2017-06-20 Advanced Consulting Technologies, Inc. Process for protecting an electronic device by selective deposition of polymer coatings

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234439A (ja) * 2002-02-07 2003-08-22 Sony Chem Corp 絶縁性樹脂組成物
US20040212970A1 (en) * 2003-04-22 2004-10-28 Kai-Chi Chen [chip package structure]
CN101286484A (zh) * 2007-04-13 2008-10-15 日本电气株式会社 半导体器件和制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234439A (ja) * 2002-02-07 2003-08-22 Sony Chem Corp 絶縁性樹脂組成物
US20040212970A1 (en) * 2003-04-22 2004-10-28 Kai-Chi Chen [chip package structure]
CN101286484A (zh) * 2007-04-13 2008-10-15 日本电气株式会社 半导体器件和制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110114870A (zh) * 2016-12-28 2019-08-09 株式会社村田制作所 电路模块
CN110114870B (zh) * 2016-12-28 2023-07-21 株式会社村田制作所 电路模块

Also Published As

Publication number Publication date
US20100176517A1 (en) 2010-07-15
JP2010165748A (ja) 2010-07-29

Similar Documents

Publication Publication Date Title
KR101236141B1 (ko) 회로 장치의 제조 방법
CN102177580A (zh) 具有封装剂保持结构的反转芯片半导体封装及条带
CN101436590A (zh) 具有提高的接合可靠性的层叠封装
CN102256452A (zh) 具有内置半导体芯片的电路板以及制造该电路板的方法
CN108133670A (zh) 集成封装led显示模块封装方法及led显示模块
CN103219293A (zh) 在封装工艺中切割底部填充物
CN103620763A (zh) 功率半导体模块以及其制造方法
US7888809B2 (en) Semiconductor device and method of manufacturing the same
KR20120010185A (ko) 회로 장치 및 그 제조 방법
CN101783337A (zh) 电子器件
US10043680B2 (en) Method for manufacturing semiconductor device
JP2014183302A (ja) 半導体モジュール及びその製造方法
US20140021593A1 (en) Lower semiconductor molding die, semiconductor package, and method of manufacturing the semiconductor package
CN102800601A (zh) 用于涂敷模塑料的层叠封装工艺
US8906749B2 (en) Method for fabricating a semiconductor device
CN101226888B (zh) 散热型芯片封装工艺及其构造
US9184065B2 (en) Method of molding semiconductor package
CN103358467A (zh) 用于封装半导体组件的铸模装置
CN103295920A (zh) 非绝缘型功率模块及其封装工艺
CN102226032A (zh) 一种低模量环氧树脂体系及其制备方法
CN102064139A (zh) 半导体封装结构
CN106684054A (zh) 一种晶圆片级芯片规模封装结构及其制备方法
JP3141758B2 (ja) 樹脂封止方法および電子部品製造方法
CN201134426Y (zh) 芯片封装结构
KR101316273B1 (ko) 회로 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100721