CN101794716A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101794716A
CN101794716A CN201010120961A CN201010120961A CN101794716A CN 101794716 A CN101794716 A CN 101794716A CN 201010120961 A CN201010120961 A CN 201010120961A CN 201010120961 A CN201010120961 A CN 201010120961A CN 101794716 A CN101794716 A CN 101794716A
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor element
circuit substrate
sealing resin
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010120961A
Other languages
English (en)
Other versions
CN101794716B (zh
Inventor
清水一路
户村善广
小野正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101794716A publication Critical patent/CN101794716A/zh
Application granted granted Critical
Publication of CN101794716B publication Critical patent/CN101794716B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体装置(1)，在电路基板(4)以倒装芯片安装半导体元件(2)，用密封树脂(6)覆盖、密封半导体元件(2)。在密封树脂(6)的与半导体元件(2)的安装面相对的面形成凹部(7)。利用该凹部7的作用来降低半导体装置(1)的翘曲。

Description

半导体装置及其制造方法
技术领域
本发明涉及将半导体元件以倒装芯片(flip chip)安装在电路基板的半导体装置。
背景技术
近年来，在电气产品、特别是在便携式设备的领域中，希望半导体装置能够小型化和轻量化。因此，BGA(Ball Grid Array，球栅阵列)或CSP(Chip SizePackage，芯片尺寸封装)使用了树脂制的电路基板。
在将半导体元件以倒装芯片安装在电路基板后，以保护半导体元件为目的，有时将电路基板的上表面进行树脂密封，以覆盖半导体元件。作为该树脂密封方法，有使用金属模进行注射成形从而密封的方法、或使用涂布机涂布树脂从而将电路基板的上表面进行树脂密封的方法。
然而，该密封的半导体装置在常温状态下会产生如电路基板的中央凹下那样的翘曲，在高温状态下会产生电路基板的中央凸起那样的翘曲。具有这样的较大翘曲的半导体装置的厚度会变厚。并且，在将该半导体装置安装在其他母板时，半导体装置与母板的电连接会产生不良。
在日本专利第3420748号中披露了对树脂密封的半导体装置的整个表面进行磨削的方法。图15A表示磨削之前的半导体装置。半导体元件2通过突起电极3利用倒装芯片方法与电路基板4接合。在半导体元件2与电路基板4之间配置底部填充树脂5，利用底部填充树脂5的收缩来维持接合。安装在电路基板4的半导体元件2被与底部填充树脂5不同的密封树脂6覆盖而密封。接下来，从半导体元件2的背面(图中上方)，通过背面磨削来磨削密封树脂6的整个表面，直到半导体元件2露出，从而如图15B所示，力图实现半导体装置1的轻薄化。
在日本专利特开2006-128488号中披露了一种方法，该方法如图16所示，对在电路基板4通过突起电极3以倒装芯片安装的半导体元件2的侧面，利用涂布机来涂布密封树脂6。
发明内容
然而，如图15A、图15B所示，若磨削半导体装置2的整个表面直到半导体元件2的背面露出，则由于半导体元件2的背面上和半导体元件2的周围的密封树脂6减少，因此无法解决半导体装置1的翘曲的问题。
更详细而言，半导体装置1在常温状态下会产生电路基板4的中央凸起那样的翘曲，在高温状态下会产生电路基板4的中央凹下那样的翘曲。因此，将半导体装置1安装在母板时会产生电连接不良。
另外，在利用涂布机对半导体元件2的侧面涂布密封树脂6的图16的情况下，涂布的密封树脂6的高度或宽度的形状不稳定，半导体装置1的翘曲量会有偏差。另外，由于用涂布机来涂布密封树脂6，因此生产节拍会变长。
本发明的目的在于提供一种可以保护半导体元件、并降低半导体装置的翘曲的半导体装置及其制造方法。
本发明的半导体装置，在电路基板以倒装芯片安装半导体元件，用密封树脂来覆盖、密封所述半导体元件，其中，在所述密封树脂的与所述半导体元件的安装面相对的面形成凹部。
具体而言，其特征在于，所述半导体元件的上表面在所述凹部的底部露出。
另外，其特征在于，所述凹部由直线状的槽形成，所述槽的宽度小于所述半导体元件的宽度。
另外，所述凹部由在所述半导体元件的上表面的中心交叉的多条槽构成。另外，其特征在于，所述密封树脂的热膨胀系数大于所述电路基板的热膨胀系数，小于装入电路基板与半导体元件之间的底部填充树脂的热膨胀系数。
另外，其特征在于，所述密封树脂的玻化温度低于所述电路基板的玻化温度。
本发明的半导体装置的制造方法，在电路基板以倒装芯片安装多个半导体元件，用密封树脂来密封安装的所述多个半导体元件，利用切割装置切入切口来切开所述电路基板，使得至少包含1个所述半导体元件，其特征在于，在利用切割装置切入切口之前的工序中，在所述密封树脂的与所述半导体元件的安装面相对的面形成槽。
优选方案的特征在于，形成所述槽，使得所述槽的底面成为所述半导体元件的上表面。
另外，其特征在于，所述凹部由直线状的槽形成，所述槽的宽度形成得小于所述半导体元件的宽度。
另外，其特征在于，所述凹部由在所述半导体元件的上表面的中心交叉的多条槽形成。
另外，其特征在于，作为所述密封树脂，使用热膨胀系数大于所述电路基板的热膨胀系数、小于装入电路基板与半导体元件之间的底部填充树脂的热膨胀系数的树脂。
另外，其特征在于，作为所述密封树脂，使用玻化温度低于所述电路基板的玻化温度的树脂。
根据该结构，在覆盖半导体元件的密封树脂的表面，利用沿着与半导体元件的安装面相对的面而形成的凹部，可以稳定控制半导体装置的翘曲量，可以降低将半导体装置安装在其他基板时产生的接合不良。
附图说明
图1A是放大本发明的实施方式1的半导体装置的外观立体图。
图1B是沿着图1A的A-AA线的剖视图。
图2是表示该实施方式的半导体装置的制造方法的流程图。
图3A是该实施方式的倒装芯片安装工序的立体图。
图3B是该实施方式的密封树脂形成工序的立体图。
图3C是该实施方式的密封树脂凹部形成工序的立体图。
图3D是该实施方式的切割工序的立体图。
图3E是该实施方式的切出的半导体装置的立体图。
图4A是放大本发明的实施方式2的半导体装置的外观立体图。
图4B是沿着图4A的D-DD线的剖视图。
图5A是放大本发明的实施方式3的半导体装置的外观立体图。
图5B是沿着图5A的B-BB线的剖视图。
图6是本发明的实施方式6的半导体装置的剖视图。
图7A是放大本发明的实施方式7的半导体装置的外观立体图。
图7B是图7A的剖视图。
图8A是放大本发明的实施方式8的半导体装置的外观立体图。
图8B是图8A的剖视图。
图9A是放大本发明的实施方式9的半导体装置的外观立体图。
图9B是图9A的剖视图。
图10A是放大本发明的实施方式10的半导体装置的外观立体图。
图10B是图10A的剖视图。
图11是图7A的变形例的外观立体图。
图12是图8A的变形例的外观立体图。
图13是图7A的其他变形例的外观立体图。
图14是图8A的其他变形例的外观立体图。
图15A是以往的半导体装置的磨削前的剖视图。
图15B是该已有例的半导体装置的剖视图。
图16是其他已有例的半导体装置的剖视图。
具体实施方式
下面，说明本发明的各实施方式。
另外，对起到同一作用的部分标注同一标记来进行说明。
(实施方式1)
本实施方式1的半导体装置1如图1A和图1B所示。
半导体元件2通过突起电极3利用倒装芯片方法与树脂制的电路基板4接合。在半导体元件2与电路基板4之间包括底部填充树脂5，利用该底部填充树脂5来维持半导体元件2与电路基板4的接合。安装工序中的底部填充树脂5的形态可以是膜状的树脂，也可以是液态的树脂。
在底部填充树脂5是膜状的树脂时，在将半导体元件2进行倒装芯片安装前粘贴在电路基板4，通过底部填充树脂5将半导体元件2向电路基板4按压，进行热压接，从而在半导体元件2与电路基板4之间填充底部填充树脂5。
在底部填充树脂5是液态的树脂时，在将半导体元件2以倒装芯片安装在电路基板4之前，对电路基板4涂布底部填充树脂5，将半导体元件2向该底部填充树脂5按压，并热压接在电路基板4，在将半导体元件2以倒装芯片安装在电路基板4之后，从半导体元件2的侧面将底部填充树脂5流入半导体元件2与电路基板4之间后，使底部填充树脂5热固化。
这样若完成向电路基板4倒装芯片安装半导体元件2，则接下来用密封树脂6密封电路基板4的装载半导体元件2的面，以覆盖半导体元件2。在本实施方式中，在半导体元件2的背面(图中上侧)上的密封树脂6设置凹部7。凹部7在这个例子中，是沿着半导体元件2的横纵方向形成的2条直线槽在半导体元件2的中心交叉。
该凹部7如之后基于图3A至图3E说明的那样，可以使用分割电路基板4时使用的切割装置来形成。利用切割的刀刃的宽度和切割次数、以及切割的切口深度，很容易来控制凹部7的数量、高度、宽度，进而形成凹部7。此处，在利用切割装置切入凹部7的切口前，涂布密封树脂6，达到从半导体元件2的背面起的厚度T2，利用切割装置形成比厚度T2浅、深度为T1的图1A、图1B所示的凹部7。
具体而言，在安装平面形状为10mm×10mm的半导体元件2时，如图1A所示以2条直线状、宽度8mm左右、高度50μm左右形成凹部7，从而可以控制常温时的因密封树脂6的收缩而导致的半导体装置1的翘曲量、和高温时的因密封树脂6的膨胀而导致的半导体装置1的翘曲量。
另外，设置有凹部7的半导体装置与未设置有凹部7的半导体装置相比，凹部7的部分的密封树脂6的体积减少40％左右，还具有可以使半导体装置1轻量化这样的效果。还可以期待增强半导体元件2的散热作用。
使用底部填充树脂5将半导体元件2以倒装芯片安装在电路基板4，在不配置密封树脂6时，由于半导体元件2、电路基板4、底部填充树脂5的热膨胀系数之差，半导体装置1在常温状态下会产生电路基板4的中央凸起那样的翘曲，在高温状态下会产生电路基板4的中央凹下那样的翘曲。
另外，在虽然用密封树脂6来密封半导体元件2，但未设置凹部7时，由于常温时的密封树脂6的热收缩、高温时的密封树脂6的热膨胀，半导体装置1在常温状态下会产生电路基板4的中央凹下那样的翘曲，在高温状态下会产生电路基板4的中央凸起那样的翘曲。
对于这些现象，如图1A、图1B所示，通过形成适当宽度和深度的凹部7，可以控制常温时的因密封树脂6的收缩而导致的半导体装置1的翘曲量、和高温时的因密封树脂6的膨胀而导致的半导体装置1的翘曲量，降低半导体装置1的翘曲量。因此，可以降低将该半导体装置1安装在母板等其他基板时的接合不良。
图3A至图3E表示通过实施图2的流程图的制造工序、同时加工多件图3E所示的半导体装置1的制造方法。
对半导体装置1使用切割装置来形成凹部7的操作工序，如该图2和图3A至图3E所示。
在图2所示的步骤S61中，如图3A所示，将多个半导体元件2以适当的间隔呈矩阵状以倒装芯片安装在电路基板4。
在步骤S62中，如图3B所示，在电路基板4上形成密封树脂6以密封半导体元件2。
在步骤S63中，通过移动旋转的刀片10，如图3C所示，在纵向和横向形成方格状的、之后成为上述凹部7的槽8。另外，为了形成单独的槽8，也可以使刀片10往返移动多次来形成。
在步骤S64中，如图3D所示，通过利用比刀片10更薄的刀片12来形成切割用的切口9，如图3E所示，分割为成为产品的一个个半导体装置1。
此处是切入切口9使得各包含1个半导体元件2，但也可以通过切入切口9使得至少包含1个上述半导体元件2，来制造目标半导体装置1。
(实施方式2)
实施方式1的凹部7是由在半导体元件2的中心直行的槽状、沿着半导体装置1的横纵方向形成的。但是，凹部7也可以不是沿着半导体装置1的纵向和横向的槽状的凹部7。
图4A、图4B表示实施方式2的半导体装置。
图4B表示沿着图4A的D-DD线的剖视图。槽状的2条凹部7是通过半导体元件2的中心、相对于半导体装置1的纵向和横向带有角度而形成。在这个例子中，半导体元件2的平面形状是正方形，带有45°的角度而形成的2条槽状的凹部7在半导体元件2的中心呈直角交叉。
关于半导体装置1的翘曲，在未形成凹部7时产生的形状是半导体元件2的中心为最高的凸型、或者半导体元件2的中心为最低的凹型。因此，优选的是槽状的凹部7通过半导体元件2的中心交叉的形状。在半导体元件2的平面形状是长方形时，优选的是槽状的凹部7为通过半导体元件2的中心交叉的形状。
(实施方式3)
在上述各实施方式中，是对半导体装置1形成多条槽状的凹部7，但如图5A、图5B所示，即使槽状的凹部7是单个的，但通过适当改变形成该凹部的部位和尺寸，也可以期待同样的效果。
图5B表示沿着图5A的B-BB的剖视图。由于半导体装置1的电路基板4的布线图案(未图示)或形成有该布线图案的铜箔层的残铜率所引起的翘曲方向、以及进一步安装半导体装置1的其他基板的翘曲量，使半导体装置1的翘曲有方向性。因此，在降低具有方向性的半导体装置1的翘曲时，在图5A的例子中设希望降低翘曲的方向为箭头21的方向时，则形成沿着该箭头21的方向延伸的槽状的凹部7。在半导体元件2的平面形状为正方形时，设凹部7的槽的宽度为一边的长度以下。在半导体元件2的平面形状为长方形时，设凹部7的槽的宽度为半导体元件2的短边的长度以下。
(实施方式4)
说明上述各实施方式的底部填充树脂5的热膨胀系数、密封树脂6的热膨胀系数、电路基板4的热膨胀系数的优选的关系。
通常，底部填充树脂5为热固化性的环氧树脂，为了使热膨胀系数下降，包含30至60％重量的无机填充材料，热膨胀系数为30至50ppm。电路基板4由于通常编入有玻璃纤维等，因此热膨胀系数为9至20ppm。
为了降低半导体装置1的翘曲，需要使密封树脂6的热膨胀系数大于电路基板4的热膨胀系数。并且，由于半导体元件2和电路基板4的接合是由底部填充树脂5维持的，因此需要使密封树脂6的热膨胀系数小于底部填充树脂5的热膨胀系数。如果，使用热膨胀系数大于底部填充树脂5的密封树脂6，则由于除了底部填充树脂5会热膨胀，密封树脂6还会热膨胀，从而对半导体元件2与电路基板4的接合部的突起电极3所施加的应力增大。
因此，在对半导体装置1施加温度循环等负载时，无法维持半导体元件2与电路基板4的接合。
因此，虽然要根据电路基板4和底部填充树脂5的组合，但密封树脂6的热膨胀系数为20至45ppm时比较适当，各热膨胀系数的关系优选为电路基板4＜密封树脂6＜底部填充树脂5。
另外，在通过使用金属模进行注射成形来形成密封树脂6的方法中，由于金属模价格高，因此在变更半导体元件2的尺寸或厚度、电路基板4的布线图案或厚度等情况下，为了得到翘曲降低效果而变更密封树脂6的厚度，这会使成本上升。另外，在用涂布机等配置密封树脂6的方法中，会使密封树脂6的厚度的偏差较大，结果使半导体装置1的翘曲量产生偏差。
因此，通过使密封树脂6的热膨胀系数在电路基板4的热膨胀系数以上且在底部填充树脂5的热膨胀系数以下，进一步设置凹部7，这对定量地控制半导体装置1的翘曲量十分有效。
另外，作为具体的一个例子，在将平面形状为10mm×10mm的半导体元件2以倒装芯片安装在电路基板4的半导体装置1中，在形成2条槽状的凹部7时，凹部7的各尺寸以8mm左右的宽度、50μm左右的深度形成即可。
(实施方式5)
说明上述各实施方式的密封树脂6的玻化温度和电路基板4的玻化温度的优选的关系。
在仅将半导体元件2以倒装芯片安装在电路基板4、但未用密封树脂6进行密封的半导体装置中，半导体装置1在常温状态下会产生电路基板4的中央凸起那样的翘曲，在高温状态下会产生电路基板4的中央凹下那样的翘曲。
由于覆盖电路基板4和半导体元件2而配置的密封树脂6，可以降低由于常温时收缩而使电路基板4的中央凸起的半导体装置1的翘曲、和由于高温时膨胀而使电路基板4的中央凹下的半导体装置1的翘曲，因此密封树脂6在低于电路基板4的玻化温度的温度到达玻化温度，对降低半导体装置1的翘曲十分有效。
(实施方式6)
在上述各实施方式中，是对半导体装置1的密封树脂6形成单个或者多个槽状的凹部7。然后该凹部7如图1B所示地形成为T1＜T2，半导体元件2在凹部7并未露出，但如图6所示，构成为半导体元件2在凹部7露出，也可以期待大致同样的效果。
(实施方式7)
在上述各实施方式中，是对半导体装置的密封树脂6形成单个或者多个直线的槽状的凹部7，但在图7A、图7B所示的实施方式7中，在密封树脂6的上表面形成凹部7，使得沿着半导体元件2的外周形成平面形状为矩形的环状壁22。在该结构中，通过根据半导体元件2的形状来适当改变形成凹部7的部位和尺寸，也可以期待同样的效果。
(实施方式8)
在上述各实施方式中，是对半导体装置的密封树脂6形成单个或者多个直线的槽状的凹部7，但在图8A、图8B所示的实施方式8中，在密封树脂6的上表面形成凹部7，使得沿着半导体元件2的外周形成平面形状为矩形的环状槽23。
利用该结构，通过根据半导体元件2的形状来适当改变形成凹部7的部位和尺寸，也可以期待同样的效果。
(实施方式9)
在上述各实施方式中，是对半导体装置的密封树脂6形成单个或者多个直线的槽状的凹部7，但在图9A、图9B所示的实施方式9中，在密封树脂6的上表面形成凹部7，使得沿着半导体元件2的外周形成平面形状为圆弧状的环状壁24。
利用该结构，通过根据半导体元件2的形状来适当改变形成凹部7的部位和尺寸，也可以期待同样的效果。
(实施方式10)
在上述各实施方式中，是对半导体装置的密封树脂6形成单个或者多个直线的槽状的凹部7，但在图10A、图10B所示的实施方式10中，在密封树脂6的上表面形成凹部7，使得沿着半导体元件2的外周形成平面形状为圆弧状的环状槽25。
利用该结构，通过根据半导体元件2的形状来适当改变形成凹部7的部位和尺寸，也可以期待同样的效果。
(实施方式11)
在图7A、图7B所示的实施方式7中，是在密封树脂6的上表面形成凹部7，以形成环状壁22，但在图11、图13所示的例子中，环状壁22的一部分被槽26、27切断。
利用该结构，通过根据半导体元件2的形状来适当改变形成凹部7和槽26、27的部位和尺寸，也可以期待同样的效果。
在图8A、图8B所示的实施方式8中，在密封树脂6的上表面形成凹部7，以形成环状槽23，但在图12、图14所示的例子中，环状槽23的一部分被槽26、27切断。
利用该结构，通过根据半导体元件2的形状来适当改变形成凹部7和槽26、27的部位和尺寸，也可以期待同样的效果。
图11至图14是表示了图7A、图7B的变形例和图8A、图8B的变形例，但在图9A、图9B的变形例和图10A、图10B的变形例的情况下也可以同样实施。
另外，实施方式2、3、6的凹部7可以与实施方式1同样，如图3C所示，通过利用刀片10进行加工而在密封树脂6的上表面形成。实施方式7至实施方式11的凹部7可以通过如下方式来进行制造，如图3A所示，在电路基板4上以倒装芯片安装半导体元件2后，利用密封树脂6覆盖半导体元件2时，将在成为半导体元件2一侧的面、形成与期望形状的凹部7相应的凹凸的上模放置在电路基板4上，在该状态下向上述上模与电路基板4的间隙注射成形密封树脂6。然后将其从上述上模取下，与图3D相同利用刀片12将其切开为半导体装置1。
本发明可以有助于各种电子设备的轻量化以及提高可靠性。

Claims (12)

1.一种半导体装置(1)，在电路基板(4)上以倒装芯片方式安装半导体元件(2)，用密封树脂(6)来覆盖、密封所述半导体元件(2)，
所述半导体装置(1)的特征在于，
在所述密封树脂(6)的与所述半导体元件(2)的安装面相对的面上形成有凹部(7)。
2.如权利要求1所述的半导体装置，其特征在于，
所述半导体元件(2)的上表面在所述凹部(7)的底部露出。
3.如权利要求1所述的半导体装置，其特征在于，
所述凹部(7)由直线状的槽形成，所述槽的宽度小于所述半导体元件的宽度。
4.如权利要求1所述的半导体装置，其特征在于，
所述凹部(7)由在所述半导体元件(2)的上表面的中心交叉的多条槽构成。
5.如权利要求1所述的半导体装置，其特征在于，
所述密封树脂(6)的热膨胀系数大于所述电路基板(4)的热膨胀系数，小于装入电路基板(4)与半导体元件(2)之间的底部填充树脂(5)的热膨胀系数。
6.如权利要求1所述的半导体装置，其特征在于，
所述密封树脂(6)的玻化温度低于所述电路基板(4)的玻化温度。
7.一种半导体装置的制造方法，在电路基板(4)上以倒装芯片方式安装多个半导体元件(2)，用密封树脂(6)来密封所安装的所述多个半导体元件，利用切割装置切入切口(9)来以至少包含1个所述半导体元件的方式切开所述电路基板(4)，
所述半导体装置的制造方法的特征在于，
在利用切割装置切入切口(9)之前的工序中，在所述密封树脂(6)的与所述半导体元件(2)的安装面相对的面上形成槽(8)。
8.如权利要求7所述的半导体装置的制造方法，其特征在于，
形成所述槽(8)，使得所述槽(8)的底面成为所述半导体元件(2)的上表面。
9.如权利要求7所述的半导体装置的制造方法，其特征在于，
所述凹部(8)由直线状的槽形成，所述槽的宽度形成得小于所述半导体元件的宽度。
10.如权利要求7所述的半导体装置的制造方法，其特征在于，
所述凹部(8)由在所述半导体元件(2)的上表面的中心交叉的多条槽形成。
11.如权利要求7所述的半导体装置的制造方法，其特征在于，
作为所述密封树脂(6)，使用热膨胀系数大于所述电路基板(4)的热膨胀系数、小于装入电路基板(4)与半导体元件(2)之间的底部填充树脂(5)的热膨胀系数的树脂。
12.如权利要求7所述的半导体装置的制造方法，其特征在于，
作为所述密封树脂(6)，使用玻化温度低于所述电路基板(4)的玻化温度的树脂。
CN2010101209618A 2009-01-29 2010-01-27 半导体装置及其制造方法 Active CN101794716B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-017413 2009-01-29
JP2009017413A JP5213736B2 (ja) 2009-01-29 2009-01-29 半導体装置

Publications (2)

Publication Number Publication Date
CN101794716A true CN101794716A (zh) 2010-08-04
CN101794716B CN101794716B (zh) 2012-09-05

Family

ID=42353502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101209618A Active CN101794716B (zh) 2009-01-29 2010-01-27 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US8207618B2 (zh)
JP (1) JP5213736B2 (zh)
CN (1) CN101794716B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102668042A (zh) * 2009-12-24 2012-09-12 株式会社村田制作所 电子元器件的制造方法
CN105144358A (zh) * 2013-04-26 2015-12-09 青井电子株式会社 半导体装置的制造方法以及半导体装置
CN107636964A (zh) * 2015-06-08 2018-01-26 株式会社村田制作所 弹性波装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946072B2 (en) * 2012-02-02 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. No-flow underfill for package with interposer frame
JP2013197564A (ja) * 2012-03-23 2013-09-30 Murata Mfg Co Ltd 複合モジュールおよび複合モジュールの製造方法
JP6171402B2 (ja) * 2013-03-01 2017-08-02 セイコーエプソン株式会社 モジュール、電子機器、および移動体
US20230398047A1 (en) 2021-05-14 2023-12-14 L'oreal Composition comprising skin care active ingredient and two polyglyceryl fatty acid esters
JP2023045874A (ja) * 2021-09-22 2023-04-03 株式会社東芝 半導体装置
FR3131198A1 (fr) 2021-12-27 2023-06-30 L'oreal Composition comprenant deux esters de polyglycéryle d’acide gras et un agent actif de soin de la peau
WO2024014310A1 (en) 2022-07-12 2024-01-18 L'oreal Composition comprising skin care active ingredient or cellulose compound
FR3138614A1 (fr) 2022-08-05 2024-02-09 L'oreal Composition comprenant un ingrédient actif pour soin de la peau

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04217375A (ja) 1990-12-18 1992-08-07 Sumitomo Electric Ind Ltd 半導体装置とその作製方法
JPH07302809A (ja) * 1994-04-28 1995-11-14 Oki Electric Ind Co Ltd 樹脂封止型半導体装置とその製造方法
JPH0846091A (ja) * 1994-07-27 1996-02-16 Hitachi Ltd ボールグリッドアレイ半導体装置
JP2828021B2 (ja) * 1996-04-22 1998-11-25 日本電気株式会社 ベアチップ実装構造及び製造方法
JP3134815B2 (ja) * 1997-06-27 2001-02-13 日本電気株式会社 半導体装置
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP3443313B2 (ja) * 1998-03-26 2003-09-02 三菱電機株式会社 半導体装置及びその製造方法
JPH11289023A (ja) * 1998-04-02 1999-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2000164628A (ja) 1998-11-30 2000-06-16 Fujitsu Ten Ltd 電子部品及びフェイスダウン実装構造
JP3842478B2 (ja) * 1999-02-26 2006-11-08 京セラ株式会社 半導体素子実装配線基板の実装構造
JP2001118968A (ja) 1999-10-19 2001-04-27 Citizen Watch Co Ltd 半導体装置
JP2001196505A (ja) * 1999-11-05 2001-07-19 Sony Corp 半導体チップ表面露出型の樹脂封止半導体パッケージ
JP2001326238A (ja) * 2000-05-17 2001-11-22 Toshiba Corp 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム
JP4451559B2 (ja) * 2000-10-26 2010-04-14 パナソニック株式会社 半導体装置およびその製造方法
JP2002141444A (ja) 2000-11-01 2002-05-17 Sony Corp 半導体装置およびその製造方法
JP3420748B2 (ja) 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
JP2002231761A (ja) 2001-02-01 2002-08-16 Matsushita Electric Ind Co Ltd 電子部品実装体および電子部品
US6486554B2 (en) * 2001-03-30 2002-11-26 International Business Machines Corporation Molded body for PBGA and chip-scale packages
JP2004119863A (ja) * 2002-09-27 2004-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2004146706A (ja) * 2002-10-28 2004-05-20 Sony Corp 半導体装置
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004281899A (ja) 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
DE10330217B3 (de) 2003-07-03 2004-12-09 Sasol Germany Gmbh Verfahren zur Herstellung von Metallsalzen kurzkettiger ungesättigter Carbonsäuren und Verwendung der erhaltenen Metallsalze
JP4547140B2 (ja) 2003-10-28 2010-09-22 株式会社フジクラ 電子部品の封止方法および電子部品の樹脂封止構造
JP4737370B2 (ja) 2004-10-29 2011-07-27 セイコーエプソン株式会社 半導体装置の製造方法
TW200802629A (en) * 2006-06-12 2008-01-01 Siliconware Precision Industries Co Ltd Heat sink package structure and method for fabricating the same
JP4589269B2 (ja) * 2006-06-16 2010-12-01 ソニー株式会社 半導体装置およびその製造方法
JP5502268B2 (ja) * 2006-09-14 2014-05-28 信越化学工業株式会社 システムインパッケージ型半導体装置用の樹脂組成物セット
US7898093B1 (en) * 2006-11-02 2011-03-01 Amkor Technology, Inc. Exposed die overmolded flip chip package and fabrication method
JP5601751B2 (ja) * 2007-04-26 2014-10-08 スパンション エルエルシー 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102668042A (zh) * 2009-12-24 2012-09-12 株式会社村田制作所 电子元器件的制造方法
US9005736B2 (en) 2009-12-24 2015-04-14 Murata Manufacturing Co., Ltd. Electronic component manufacturing method
CN105144358A (zh) * 2013-04-26 2015-12-09 青井电子株式会社 半导体装置的制造方法以及半导体装置
CN105144358B (zh) * 2013-04-26 2018-01-02 青井电子株式会社 半导体装置的制造方法
CN107636964A (zh) * 2015-06-08 2018-01-26 株式会社村田制作所 弹性波装置

Also Published As

Publication number Publication date
US20100187675A1 (en) 2010-07-29
JP5213736B2 (ja) 2013-06-19
JP2010177388A (ja) 2010-08-12
US8207618B2 (en) 2012-06-26
CN101794716B (zh) 2012-09-05

Similar Documents

Publication Publication Date Title
CN101794716B (zh) 半导体装置及其制造方法
CN203456452U (zh) 集成电路封装件
CN100373597C (zh) 集成电路封装结构及底部填充胶工艺
US8912661B2 (en) Stacked die assembly having reduced stress electrical interconnects
CN102903691B (zh) 半导体器件、封装方法和结构
US11244835B2 (en) Control of under-fill using a film during fabrication for a dual-sided ball grid array package
CN103918074A (zh) 微型表面安装装置封装
CA2301615A1 (en) Integrated circuit package employing a transparent encapsulant and a method of making the package
CN102177580A (zh) 具有封装剂保持结构的反转芯片半导体封装及条带
CN103050462A (zh) 半导体器件封装件及方法
CN103208465A (zh) 用于3d封装的应力补偿层
CN105428341A (zh) 半导体装置以及半导体装置的制造方法
US8629567B2 (en) Integrated circuit packaging system with contacts and method of manufacture thereof
CN101836293A (zh) 安装结构体
CN104037133A (zh) 一种圆片级芯片扇出封装方法及其封装结构
CN104658987A (zh) 半导体器件及其制造方法
KR20130071792A (ko) Ｍｕｆ용 ｐｃｂ 및 그 ｐｃｂ 몰딩 구조
CN103065984A (zh) 用于半导体器件的封装方法
CN203013702U (zh) 封装结构
CN103367174A (zh) 制造半导体器件的方法以及半导体器件
US10580742B2 (en) Wafer level fan-out package and method of manufacturing the same
CN205016513U (zh) 具有封装胶体支撑的电路重新分布层结构
CN205488088U (zh) 埋入硅基板扇出型3d封装结构
JP2023550701A (ja) マイクロ電子デバイスのパッケージ内の領域遮蔽
KR20080015699A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant