JP2002009116A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JP2002009116A JP2002009116A JP2000185627A JP2000185627A JP2002009116A JP 2002009116 A JP2002009116 A JP 2002009116A JP 2000185627 A JP2000185627 A JP 2000185627A JP 2000185627 A JP2000185627 A JP 2000185627A JP 2002009116 A JP2002009116 A JP 2002009116A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- semiconductor device
- conductive paste
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】 半導体装置のワイヤ流れによるショートの発
生を防止する半導体チップとリードとの電気的接続を可
能とする。半導体装置の厚さを低減する。 【解決手段】 外部端子となるリードと半導体チップと
を電気的に接続し封止体によって封止する半導体装置に
おいて、前記リードの接続部分と半導体チップの接続部
分とを覆い両接続部分間で連続する導電性ペーストによ
ってリードと半導体チップとを接続する。また、その製
造方法において、前記リードと半導体チップとの間を絶
縁体によって埋め、前記リードの接続部分と半導体チッ
プの接続部分とを覆い両接続部分間で連続する接続パタ
ーンに対してネガパターンとなるパターンマスクを形成
し、前記接続パターンに導電性ペーストを形成し、この
導電性ペーストによって前記リードと半導体チップとを
電気的に接続する。
生を防止する半導体チップとリードとの電気的接続を可
能とする。半導体装置の厚さを低減する。 【解決手段】 外部端子となるリードと半導体チップと
を電気的に接続し封止体によって封止する半導体装置に
おいて、前記リードの接続部分と半導体チップの接続部
分とを覆い両接続部分間で連続する導電性ペーストによ
ってリードと半導体チップとを接続する。また、その製
造方法において、前記リードと半導体チップとの間を絶
縁体によって埋め、前記リードの接続部分と半導体チッ
プの接続部分とを覆い両接続部分間で連続する接続パタ
ーンに対してネガパターンとなるパターンマスクを形成
し、前記接続パターンに導電性ペーストを形成し、この
導電性ペーストによって前記リードと半導体チップとを
電気的に接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及び半
導体装置の製造方法に関し、特に、狭ピッチのリードと
半導体チップとの接続に適用して有効な技術に関するも
のである。
導体装置の製造方法に関し、特に、狭ピッチのリードと
半導体チップとの接続に適用して有効な技術に関するも
のである。
【０００２】
【従来の技術】半導体装置は、単結晶シリコン等の半導
体基板に素子を形成した半導体チップのパッド電極と、
半導体装置の外部端子となるリードのインナーリードと
をボンディングワイヤによって電気的に接続し、半導体
チップ、ボンディングワイヤ及びインナーリードをエポ
キシ樹脂等の封止樹脂を用いた封止体によって封止して
ある。
体基板に素子を形成した半導体チップのパッド電極と、
半導体装置の外部端子となるリードのインナーリードと
をボンディングワイヤによって電気的に接続し、半導体
チップ、ボンディングワイヤ及びインナーリードをエポ
キシ樹脂等の封止樹脂を用いた封止体によって封止して
ある。
【０００３】ＬＳＩ等の半導体装置は、集積度の向上に
伴って、より複雑な回路が搭載されその機能も高度なも
のとなっている。このような高機能化によって、半導体
装置にはより多くの外部端子が必要となり、半導体チッ
プに設けられるパッド電極及び半導体装置のリードの数
もそれに対応して増加している。このような多リード化
に適した半導体装置として、半導体チップを封止する封
止体の四側面に夫々複数のリードを設けるＱＦＰ(Quad
Flat Package)型の半導体装置が知られており、ＱＦＰ
型の半導体装置は、実装基板に実装する場合に、半導体
装置周囲のスペースを有効に利用できるという利点があ
る。このようなＱＦＰ型の半導体装置としては、例えば
日経ＢＰ社刊「ＶＬＳＩパッケージング技術（上）」Ｐ
１５５〜Ｐ１６４に記載されている。
伴って、より複雑な回路が搭載されその機能も高度なも
のとなっている。このような高機能化によって、半導体
装置にはより多くの外部端子が必要となり、半導体チッ
プに設けられるパッド電極及び半導体装置のリードの数
もそれに対応して増加している。このような多リード化
に適した半導体装置として、半導体チップを封止する封
止体の四側面に夫々複数のリードを設けるＱＦＰ(Quad
Flat Package)型の半導体装置が知られており、ＱＦＰ
型の半導体装置は、実装基板に実装する場合に、半導体
装置周囲のスペースを有効に利用できるという利点があ
る。このようなＱＦＰ型の半導体装置としては、例えば
日経ＢＰ社刊「ＶＬＳＩパッケージング技術（上）」Ｐ
１５５〜Ｐ１６４に記載されている。
【０００４】
【発明が解決しようとする課題】こうした多リード化に
対応するために、半導体装置では、各リード間の間隔で
あるリードピッチ及びリードの幅寸法を小さくすること
が求められている。同様に半導体チップには高機能化に
よって多くのパッド電極が設けられており、各パッド電
極間の間隔であるパッドピッチも小さくなっている。一
般に半導体チップのパッド電極のピッチは種々のものが
あるが、ウエハ当たりのチップ取得数を向上させるため
に、チップサイズは小さいことが望ましく、このため各
パッド電極間のピッチも一段と小さく設定される傾向に
ある。
対応するために、半導体装置では、各リード間の間隔で
あるリードピッチ及びリードの幅寸法を小さくすること
が求められている。同様に半導体チップには高機能化に
よって多くのパッド電極が設けられており、各パッド電
極間の間隔であるパッドピッチも小さくなっている。一
般に半導体チップのパッド電極のピッチは種々のものが
あるが、ウエハ当たりのチップ取得数を向上させるため
に、チップサイズは小さいことが望ましく、このため各
パッド電極間のピッチも一段と小さく設定される傾向に
ある。
【０００５】このような理由から、多リードと各パッド
電極との間をＡｕ等のワイヤを用いてボンディングする
場合、間隔が小さくなったことにより、隣接するワイヤ
相互が接触するショートが発生しやすくなるという問題
がある。特に半導体チップのコーナー部分では、パッド
電極にボンディングしたワイヤが、半導体チップに対し
て斜め方向にワイヤが伸びるために、パッドピッチが同
一であってもワイヤ相互間の間隔が小さくなるので、そ
の傾向が強くなる。
電極との間をＡｕ等のワイヤを用いてボンディングする
場合、間隔が小さくなったことにより、隣接するワイヤ
相互が接触するショートが発生しやすくなるという問題
がある。特に半導体チップのコーナー部分では、パッド
電極にボンディングしたワイヤが、半導体チップに対し
て斜め方向にワイヤが伸びるために、パッドピッチが同
一であってもワイヤ相互間の間隔が小さくなるので、そ
の傾向が強くなる。
【０００６】また、ワイヤボンディング後の樹脂モール
ドの際に、各リードの機械的強度の低下或いはワイヤ間
隔の減少によって、モールド樹脂の流動によりワイヤが
変形するワイヤ流れが生じることがあり、この変形によ
り隣接するワイヤ間のショートが発生するという問題が
ある。
ドの際に、各リードの機械的強度の低下或いはワイヤ間
隔の減少によって、モールド樹脂の流動によりワイヤが
変形するワイヤ流れが生じることがあり、この変形によ
り隣接するワイヤ間のショートが発生するという問題が
ある。
【０００７】加えて、ＱＦＰでは、中央に搭載された半
導体チップに近づくにつれてリードの配置領域が狭まっ
てくる。このため、リードの加工精度の限界から、リー
ドピッチを半導体チップのパッドピッチに対して充分に
微細化できない場合には、リードの先端を半導体チップ
に近付けることができなくなるので、パッド電極とリー
ドとをボンディングするワイヤを長くせざるを得ない。
このようにワイヤを長くした場合には、前記ショート或
はワイヤ流れの発生の確率が高くなる。
導体チップに近づくにつれてリードの配置領域が狭まっ
てくる。このため、リードの加工精度の限界から、リー
ドピッチを半導体チップのパッドピッチに対して充分に
微細化できない場合には、リードの先端を半導体チップ
に近付けることができなくなるので、パッド電極とリー
ドとをボンディングするワイヤを長くせざるを得ない。
このようにワイヤを長くした場合には、前記ショート或
はワイヤ流れの発生の確率が高くなる。
【０００８】また、このようなリードの微細化によっ
て、各リードの機械的強度は低下するために、僅かな力
により変形しやすくなり、このような変形によってもシ
ョートが発生してしまう。
て、各リードの機械的強度は低下するために、僅かな力
により変形しやすくなり、このような変形によってもシ
ョートが発生してしまう。
【０００９】また、前述したワイヤボンディングでは、
ワイヤの一端をネイルヘッドボンディングによって接続
した後に垂直にワイヤを延ばしてから水平方向にループ
を描いて移動させているため、この垂直方向に延びたワ
イヤのループ高さが必要となり、このループ高さが、半
導体装置の厚さ方向の小型化である薄型化が進める上で
障害となっている。このため、例えば封止体の上面及び
下面を金属の薄板によって構成する技術が特開平５‐１
７５３６３号公報に開示されている。この技術では、前
記薄板に予め形成されている配線によって半導体チップ
とリードとの電気的接続を行なっているが、この方法で
は形成される配線の厚さに精度が必要となる。
ワイヤの一端をネイルヘッドボンディングによって接続
した後に垂直にワイヤを延ばしてから水平方向にループ
を描いて移動させているため、この垂直方向に延びたワ
イヤのループ高さが必要となり、このループ高さが、半
導体装置の厚さ方向の小型化である薄型化が進める上で
障害となっている。このため、例えば封止体の上面及び
下面を金属の薄板によって構成する技術が特開平５‐１
７５３６３号公報に開示されている。この技術では、前
記薄板に予め形成されている配線によって半導体チップ
とリードとの電気的接続を行なっているが、この方法で
は形成される配線の厚さに精度が必要となる。
【００１０】本発明の課題は、多リードの半導体装置の
ワイヤ流れによるショートの発生を防止する半導体チッ
プとリードとの電気的接続を可能とする技術を提供する
ことにある。本発明の他の課題は、半導体装置の厚さを
低減することが可能な技術を提供することにある。
ワイヤ流れによるショートの発生を防止する半導体チッ
プとリードとの電気的接続を可能とする技術を提供する
ことにある。本発明の他の課題は、半導体装置の厚さを
低減することが可能な技術を提供することにある。
【００１１】本発明の前記ならびにその他の課題と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
【００１３】外部端子となるリードと半導体チップとを
電気的に接続し封止体によって封止する半導体装置にお
いて、前記リードの接続部分と半導体チップの接続部分
とを覆い両接続部分間で連続する導電性ペーストによっ
てリードと半導体チップとを接続する。
電気的に接続し封止体によって封止する半導体装置にお
いて、前記リードの接続部分と半導体チップの接続部分
とを覆い両接続部分間で連続する導電性ペーストによっ
てリードと半導体チップとを接続する。
【００１４】また、その製造方法において、前記リード
と半導体チップとの間を絶縁体によって埋め、前記リー
ドの接続部分と半導体チップの接続部分とを覆い両接続
部分間で連続する接続パターンに対してネガパターンと
なるパターンマスクを形成し、前記接続パターンに導電
性ペーストを形成し、この導電性ペーストによって前記
リードと半導体チップとを電気的に接続する。
と半導体チップとの間を絶縁体によって埋め、前記リー
ドの接続部分と半導体チップの接続部分とを覆い両接続
部分間で連続する接続パターンに対してネガパターンと
なるパターンマスクを形成し、前記接続パターンに導電
性ペーストを形成し、この導電性ペーストによって前記
リードと半導体チップとを電気的に接続する。
【００１５】上述した手段によれば、リードと半導体チ
ップとの接続を導電性ペーストによって行なうために、
ワイヤ流れが生じることがなく、ショート等の不良の発
生を防止することが可能となり、導電性ペーストの可撓
性によって応力による断線を防止することができる。加
えて、ワイヤのループ高さが不用となるために半導体装
置を薄型化することができる。
ップとの接続を導電性ペーストによって行なうために、
ワイヤ流れが生じることがなく、ショート等の不良の発
生を防止することが可能となり、導電性ペーストの可撓
性によって応力による断線を防止することができる。加
えて、ワイヤのループ高さが不用となるために半導体装
置を薄型化することができる。
【００１６】以下、本発明の実施の形態を説明する。な
お、実施の形態を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
お、実施の形態を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
【００１７】
【発明の実施の形態】図１は本発明の一実施の形態であ
るＱＦＰ型半導体装置を示す縦断面図であり、図２は図
１中のａ部を拡大し封止体を透視して示す部分平面図で
ある。
るＱＦＰ型半導体装置を示す縦断面図であり、図２は図
１中のａ部を拡大し封止体を透視して示す部分平面図で
ある。
【００１８】本実施の形態の半導体装置では、単結晶シ
リコン等の半導体基板に素子を形成した半導体チップ１
を支持体２の中央部に接着剤層５によって固定してあ
る。支持体２の周縁部には、リード４のインナーリード
４ａを、支持体２の全面に形成した接着剤層３によって
固定してある。ここで、支持体２には、半導体装置の放
熱性を向上させるため熱伝導性の良好な材料例えばＣｕ
系材料、Ａｌ系材料等を用い、リード４には、例えばＦ
ｅ‐Ｎｉ系合金或いはＣｕ系合金を用い、搭載される半
導体チップ１の全周囲にわたって複数のインナーリード
４ａの先端が配置されている。
リコン等の半導体基板に素子を形成した半導体チップ１
を支持体２の中央部に接着剤層５によって固定してあ
る。支持体２の周縁部には、リード４のインナーリード
４ａを、支持体２の全面に形成した接着剤層３によって
固定してある。ここで、支持体２には、半導体装置の放
熱性を向上させるため熱伝導性の良好な材料例えばＣｕ
系材料、Ａｌ系材料等を用い、リード４には、例えばＦ
ｅ‐Ｎｉ系合金或いはＣｕ系合金を用い、搭載される半
導体チップ１の全周囲にわたって複数のインナーリード
４ａの先端が配置されている。
【００１９】半導体チップ１の外部電極であるパッド電
極１ａとインナーリード４ａの端部とは、例えば銀を主
とした導電性ペースト６によって電気的に接続してあ
る。即ち、導電性ペースト６の一端の下面がインナーリ
ード４ａの接続部分と接しており、導電性ペースト６の
他端の下面が半導体チップ１の接続部分であるパッド電
極１ａと接しており、導電性ペースト６はインナーリー
ド４ａの接続部分と半導体チップ１の接続部分とを覆う
形となり両接続部分間で連続している。
極１ａとインナーリード４ａの端部とは、例えば銀を主
とした導電性ペースト６によって電気的に接続してあ
る。即ち、導電性ペースト６の一端の下面がインナーリ
ード４ａの接続部分と接しており、導電性ペースト６の
他端の下面が半導体チップ１の接続部分であるパッド電
極１ａと接しており、導電性ペースト６はインナーリー
ド４ａの接続部分と半導体チップ１の接続部分とを覆う
形となり両接続部分間で連続している。
【００２０】導電性ペースト６の周囲には絶縁性のパタ
ーンマスク７を形成し、導電性ペースト６の下面に絶縁
テープ８(図２中では斜線を付す)を配置してある。即
ち、導電性ペースト６は、側面をパターンマスク７によ
って、下面をリード４の接続部分，半導体チップ１の接
続分及び絶縁テープ８によって囲まれている。
ーンマスク７を形成し、導電性ペースト６の下面に絶縁
テープ８(図２中では斜線を付す)を配置してある。即
ち、導電性ペースト６は、側面をパターンマスク７によ
って、下面をリード４の接続部分，半導体チップ１の接
続分及び絶縁テープ８によって囲まれている。
【００２１】絶縁テープ８は、半導体チップ１のエッジ
部分から、インナーリード４ａと半導体チップ１との間
を埋め込む絶縁性ペースト９上に、インナーリード４ａ
まで角型環状に延在している。この絶縁テープ８は、半
導体チップ１のエッジ部分では半導体チップ１の周縁に
環状に設けられるガードリングを覆うことによって、該
ガードリングと導電性ペースト６との接触を防止してい
る。
部分から、インナーリード４ａと半導体チップ１との間
を埋め込む絶縁性ペースト９上に、インナーリード４ａ
まで角型環状に延在している。この絶縁テープ８は、半
導体チップ１のエッジ部分では半導体チップ１の周縁に
環状に設けられるガードリングを覆うことによって、該
ガードリングと導電性ペースト６との接触を防止してい
る。
【００２２】半導体チップ１、支持体２、導電性ペース
ト６及びインナーリード４ａは例えばエポキシ樹脂から
なる封止体１０によって封止し、封止体１０から延在す
るリード４のアウターリード４ｂは、図１では一例とし
てガルウイング状に成形されている。
ト６及びインナーリード４ａは例えばエポキシ樹脂から
なる封止体１０によって封止し、封止体１０から延在す
るリード４のアウターリード４ｂは、図１では一例とし
てガルウイング状に成形されている。
【００２３】続いて、図１，図２に示す半導体装置の製
造方法について図３乃至図８を用いて説明する。
造方法について図３乃至図８を用いて説明する。
【００２４】先ず、図３に示すように、予め支持体２の
全面に接着剤層３を塗布形成し、各インナーリード４ａ
を、接着剤層３によって支持体２に接着する。本形態の
場合は、３００℃程度の熱処理によって、接着剤層３を
キュアし接着した。接着剤としては、例えばエポキシ樹
脂、フェノール樹脂等の熱硬化性樹脂、或はポリエチレ
ン、塩化ビニール樹脂等の熱可塑性樹脂等が用いられ
る。支持体２は、金属の薄板を打ち抜き等によって加工
したものであるが、接着剤層３の塗布は、この加工前で
も加工後であってもよく、全面に塗布せずに必要部分の
みに塗布してもよい。
全面に接着剤層３を塗布形成し、各インナーリード４ａ
を、接着剤層３によって支持体２に接着する。本形態の
場合は、３００℃程度の熱処理によって、接着剤層３を
キュアし接着した。接着剤としては、例えばエポキシ樹
脂、フェノール樹脂等の熱硬化性樹脂、或はポリエチレ
ン、塩化ビニール樹脂等の熱可塑性樹脂等が用いられ
る。支持体２は、金属の薄板を打ち抜き等によって加工
したものであるが、接着剤層３の塗布は、この加工前で
も加工後であってもよく、全面に塗布せずに必要部分の
みに塗布してもよい。
【００２５】次に、図４に示すように、半導体チップ１
を接着剤層５によって支持体２の半導体チップ搭載領域
に接着する。
を接着剤層５によって支持体２の半導体チップ搭載領域
に接着する。
【００２６】次に、図５に示すように、インナーリード
４ａと半導体チップ１との間を絶縁性９ペーストによっ
て埋め、半導体チップ１のエッジ部分からインナーリー
ド４ａと半導体チップ１との間を埋め込む絶縁性ペース
ト９上に、インナーリード４ａの接続部分までを覆う絶
縁テープ８を配置する。絶縁テープ８を配置することに
よって、半導体チップ１とインナーリード４ａとの高さ
が異なり段差が生じる場合にも、段差による影響をある
程度吸収することができる。また、絶縁性ペースト９と
半導体チップ１或いはインナーリード４ａとの間に隙間
が生じた場合にも影響を回避することができる。
４ａと半導体チップ１との間を絶縁性９ペーストによっ
て埋め、半導体チップ１のエッジ部分からインナーリー
ド４ａと半導体チップ１との間を埋め込む絶縁性ペース
ト９上に、インナーリード４ａの接続部分までを覆う絶
縁テープ８を配置する。絶縁テープ８を配置することに
よって、半導体チップ１とインナーリード４ａとの高さ
が異なり段差が生じる場合にも、段差による影響をある
程度吸収することができる。また、絶縁性ペースト９と
半導体チップ１或いはインナーリード４ａとの間に隙間
が生じた場合にも影響を回避することができる。
【００２７】次に、図６に示すように、インナーリード
４ａの接続部分と半導体チップ１の接続部分とを覆い両
接続部分間で連続する接続パターンに対してネガパター
ンとなるパターンマスク７を形成する。パターンマスク
７の形成されていない溝部が接続パターンとなる。パタ
ーンマスク７は、予めパターニングを行なったフィルム
を貼り付けても、ドライフィルムレジストなどを全面に
形成した後に溝部のパターニングを行なってもよい。
４ａの接続部分と半導体チップ１の接続部分とを覆い両
接続部分間で連続する接続パターンに対してネガパター
ンとなるパターンマスク７を形成する。パターンマスク
７の形成されていない溝部が接続パターンとなる。パタ
ーンマスク７は、予めパターニングを行なったフィルム
を貼り付けても、ドライフィルムレジストなどを全面に
形成した後に溝部のパターニングを行なってもよい。
【００２８】次に、図７に示すように、前記溝部を充填
する形で導電性ペースト６を前記接続パターンに塗布形
成し、この導電性ペースト６によって前記インナーリー
ド４ａと半導体チップ１とを電気的に接続する。導電性
ペーストによって電気的接続を行なうため、導電性ペー
スト６の可撓性によって応力による断線を防止すること
が可能となる。加えて、例えば配線を形成した可撓性の
フィルムを用いた場合には気泡を内部に封入してしまう
可能性があるが、導電性ペースト６ではこのような問題
を回避することができる。
する形で導電性ペースト６を前記接続パターンに塗布形
成し、この導電性ペースト６によって前記インナーリー
ド４ａと半導体チップ１とを電気的に接続する。導電性
ペーストによって電気的接続を行なうため、導電性ペー
スト６の可撓性によって応力による断線を防止すること
が可能となる。加えて、例えば配線を形成した可撓性の
フィルムを用いた場合には気泡を内部に封入してしまう
可能性があるが、導電性ペースト６ではこのような問題
を回避することができる。
【００２９】次に、図８に示すように、半導体チップ
１，支持体２，インナーリード４ａ，導電性ペースト６
を、例えばエポキシ樹脂を主とした封止体１０によって
封止し、この後、リード４を一体化しリードフレームと
しているダムバー及びタイバーを切断して各リード４を
電気的に分離し、封止体１０から延在するアウターリー
ド４ｂを、例えば図１に示すようにガルウイング形状に
成形して半導体装置が完成する。
１，支持体２，インナーリード４ａ，導電性ペースト６
を、例えばエポキシ樹脂を主とした封止体１０によって
封止し、この後、リード４を一体化しリードフレームと
しているダムバー及びタイバーを切断して各リード４を
電気的に分離し、封止体１０から延在するアウターリー
ド４ｂを、例えば図１に示すようにガルウイング形状に
成形して半導体装置が完成する。
【００３０】また、図９に示すのは、前述した実施の形
態の変形例であり、この例では封止体１０下面の封止樹
脂と支持体２の下面とが略同じ高さとなっており、支持
体２の下面が封止体１０の下面に露出しており、この部
分の封止樹脂の厚さに相当する薄型化がなされ、支持体
２が外部に露出することにより放熱性が向上する。
態の変形例であり、この例では封止体１０下面の封止樹
脂と支持体２の下面とが略同じ高さとなっており、支持
体２の下面が封止体１０の下面に露出しており、この部
分の封止樹脂の厚さに相当する薄型化がなされ、支持体
２が外部に露出することにより放熱性が向上する。
【００３１】また、図１０に示すのは、図９に示す例の
変形例であり、この例ではアウターリード４ｂを前述し
た例とは逆方向に成形し、封止体１０上面の封止樹脂と
支持体２の上面とが略同じ高さとなっており、支持体２
の上面が封止体１０の上面に露出している。支持体２が
半導体装置の上面に露出しているため、更に放熱性が向
上する。
変形例であり、この例ではアウターリード４ｂを前述し
た例とは逆方向に成形し、封止体１０上面の封止樹脂と
支持体２の上面とが略同じ高さとなっており、支持体２
の上面が封止体１０の上面に露出している。支持体２が
半導体装置の上面に露出しているため、更に放熱性が向
上する。
【００３２】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
【００３３】例えば、前述した例と同様の構成を図１１
に示すようにＱＦＮ(Quad Flat Non-leaded)型の半導体
装置に適用して平面形状の小型化を図ることも可能であ
る。
に示すようにＱＦＮ(Quad Flat Non-leaded)型の半導体
装置に適用して平面形状の小型化を図ることも可能であ
る。
【００３４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。 （１）本発明によれば、リードと半導体チップとの接続
を導電性ペーストによって行なうことができるという効
果がある。 （２）本発明によれば、上記効果（１）により、ワイヤ
流れが生じることがなく、ショート等の不良の発生を防
止することが可能となるという効果がある。 （３）本発明によれば、上記効果（１）により、導電性
ペーストの可撓性によって応力による断線を防止するこ
とができるという効果がある。 （４）本発明によれば、ワイヤのループ高さが不用とな
るために半導体装置を薄型化することができるという効
果がある。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。 （１）本発明によれば、リードと半導体チップとの接続
を導電性ペーストによって行なうことができるという効
果がある。 （２）本発明によれば、上記効果（１）により、ワイヤ
流れが生じることがなく、ショート等の不良の発生を防
止することが可能となるという効果がある。 （３）本発明によれば、上記効果（１）により、導電性
ペーストの可撓性によって応力による断線を防止するこ
とができるという効果がある。 （４）本発明によれば、ワイヤのループ高さが不用とな
るために半導体装置を薄型化することができるという効
果がある。
【００３５】
【図１】本発明の一実施の形態である半導体装置を示す
縦断面図である。
縦断面図である。
【図２】本発明の一実施の形態である半導体装置を示す
部分平面図である。
部分平面図である。
【図３】本発明の一実施の形態である半導体装置の製造
方法を工程毎に示す縦断面図である。
方法を工程毎に示す縦断面図である。
【図４】本発明の一実施の形態である半導体装置の製造
方法を工程毎に示す縦断面図である。
方法を工程毎に示す縦断面図である。
【図５】本発明の一実施の形態である半導体装置の製造
方法を工程毎に示す縦断面図である。
方法を工程毎に示す縦断面図である。
【図６】本発明の一実施の形態である半導体装置の製造
方法を工程毎に示す縦断面図である。
方法を工程毎に示す縦断面図である。
【図７】本発明の一実施の形態である半導体装置の製造
方法を工程毎に示す縦断面図である。
方法を工程毎に示す縦断面図である。
【図８】本発明の一実施の形態である半導体装置の製造
方法を工程毎に示す縦断面図である。
方法を工程毎に示す縦断面図である。
【図９】本発明の一実施の形態である半導体装置の変形
例を示す縦断面図である。
例を示す縦断面図である。
【図１０】本発明の一実施の形態である半導体装置の変
形例を示す縦断面図である。
形例を示す縦断面図である。
【図１１】本発明の一実施の形態である半導体装置の変
形例を示す縦断面図である。
形例を示す縦断面図である。
１…半導体チップ、２…支持体、３，５…接着剤層、４
…リード、４ａ…インナーリード、４ｂ…アウターリー
ド、６…導電性ペースト、７…パターンマスク、８…絶
縁テープ、９…絶縁性ペースト、１０…封止体。
…リード、４ａ…インナーリード、４ｂ…アウターリー
ド、６…導電性ペースト、７…パターンマスク、８…絶
縁テープ、９…絶縁性ペースト、１０…封止体。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M109 AA01 BA01 CA21 DB02 DB04 DB17 GA05 5F044 RR10 5F067 AA03 AB03 BB08 BE10 CA03 CA05 CC02 CC07 DA05 DF20 EA04
Claims (5)
- 【請求項１】 外部端子となるリードと半導体チップと
を電気的に接続し封止体によって封止する半導体装置に
おいて、 前記リードの接続部分と半導体チップの接続部分とを覆
い両接続部分間で連続する導電性ペーストによってリー
ドと半導体チップとを接続することを特徴とする半導体
装置。 - 【請求項２】 前記導電性ペーストの周囲に絶縁性のパ
ターンマスクが形成されていることを特徴とする請求項
１に記載の半導体装置。 - 【請求項３】 前記導電性ペーストの下面に絶縁テープ
が配置されていることを特徴とする請求項１又は請求項
２に記載の半導体装置。 - 【請求項４】 半導体装置の外部端子となるリードと半
導体チップとを接続し封止体によって封止した半導体装
置の製造方法において、 前記リードと半導体チップとの間を絶縁体によって埋め
る工程と、 前記リードの接続部分と半導体チップの接続部分とを覆
い両接続部分間で連続する接続パターンに対してネガパ
ターンとなるパターンマスクを形成する工程と、 前記接続パターンに導電性ペーストを形成し、この導電
性ペーストによって前記リードと半導体チップとを電気
的に接続する工程とを有することを特徴とする半導体装
置の製造方法。 - 【請求項５】 前記絶縁体が、前記リードと半導体チッ
プとの間を埋める絶縁性ペーストと、パターンマスクの
形成前に、前記リード及び半導体チップの接続部分を除
く接続パターンに配置された絶縁テープとであることを
特徴とする請求項４に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185627A JP2002009116A (ja) | 2000-06-21 | 2000-06-21 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185627A JP2002009116A (ja) | 2000-06-21 | 2000-06-21 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002009116A true JP2002009116A (ja) | 2002-01-11 |
Family
ID=18685920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000185627A Pending JP2002009116A (ja) | 2000-06-21 | 2000-06-21 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002009116A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016711A (ja) * | 2007-07-09 | 2009-01-22 | Seiko Instruments Inc | 樹脂封止型半導体装置 |
-
2000
- 2000-06-21 JP JP2000185627A patent/JP2002009116A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016711A (ja) * | 2007-07-09 | 2009-01-22 | Seiko Instruments Inc | 樹脂封止型半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| JP3521758B2 (ja) | 半導体装置の製造方法 | |
| JP3877401B2 (ja) | 半導体装置の製造方法 | |
| US7339259B2 (en) | Semiconductor device | |
| JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JP2004153220A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JP3046024B1 (ja) | リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP3470111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH11121644A (ja) | 個別半導体装置およびその製造方法 | |
| JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JP2003197846A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| JP2002009116A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2000286376A (ja) | 半導体装置の製造方法 | |
| JP2001077279A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP4015118B2 (ja) | 半導体装置 | |
| JP3938525B2 (ja) | 半導体装置の製造方法 | |
| JPH11354673A (ja) | 半導体装置 | |
| JPH10284633A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH10242362A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 |