JP2008205337A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置 Download PDF

Info

Publication number
JP2008205337A
JP2008205337A JP2007041770A JP2007041770A JP2008205337A JP 2008205337 A JP2008205337 A JP 2008205337A JP 2007041770 A JP2007041770 A JP 2007041770A JP 2007041770 A JP2007041770 A JP 2007041770A JP 2008205337 A JP2008205337 A JP 2008205337A
Authority
JP
Japan
Prior art keywords
die pad
resin
semiconductor device
lead
sealing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007041770A
Other languages
English (en)
Other versions
JP4994883B2 (ja
Inventor
Tsunemori Yamaguchi
恒守 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007041770A priority Critical patent/JP4994883B2/ja
Publication of JP2008205337A publication Critical patent/JP2008205337A/ja
Application granted granted Critical
Publication of JP4994883B2 publication Critical patent/JP4994883B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】信頼性の低下および実装基板の配線領域の減少を抑制しながら、放熱性を向上させることが可能な樹脂封止型半導体装置を提供する。
【解決手段】この樹脂封止型半導体装置は、半導体チップ2が固定されたダイパッド11と、ダイパッド11の上面11a側およびダイパッド11の下面11b側の両方から半導体チップを封止する樹脂封止層3と、半導体チップ2と電気的に接続され、インナーリード部12bが樹脂封止層3によって覆われている複数のリード端子12とを備えている。また、ダイパッド11には、リード端子12方向(矢印X方向)に延びるとともに、平面的に見て、リード端子12のインナーリード12b間に配置される放熱片14が形成されている。
【選択図】図1

Description

この発明は、樹脂封止型半導体装置に関し、特に、半導体チップが固定されるダイパッドを備えた樹脂封止型半導体装置に関する。
従来、良好な放熱性を有する樹脂封止型半導体装置が知られている(たとえば、特許文献1参照)。上記特許文献1には、半導体チップが固定されたダイパッドと、半導体チップを封止するパッケージ(樹脂封止層)と、半導体チップと電気的に接続されたリード端子とを備え、ダイパッドの下面が、パッケージ(樹脂封止層)の下面から露出するように構成された樹脂封止型半導体装置が記載されている。この樹脂封止型半導体装置では、露出されたダイパッドの下面を実装基板上に直接はんだ付けすることによって、半導体チップの動作時に生じた熱が、ダイパッドを介して、パッケージ(樹脂封止層)の外部に放熱されるように構成されている。このため、良好な放熱性を得ることが可能となる。なお、半導体チップとリード端子とは、ボンディングワイヤを介して、電気的に接続されている。
特開2004−235217号公報
しかしながら、上記特許文献1に記載の樹脂封止型半導体装置では、基板実装した際に、ダイパッドの下面を実装基板に直接はんだ付けするため、実装基板におけるダイパッドが位置する下方の領域に、配線を設置することが困難になるという不都合がある。このため、実装基板の配線領域が減少するという問題点がある。また、実装基板上に、複数の樹脂封止型半導体装置を実装した場合には、実装基板の配線領域の減少は、さらに大きくなるため、高密度実装化が進む状況においては、大きな問題となる。なお、基板実装した際に、ダイパッドの下面を実装基板に直接はんだ付けをしなかった場合には、上記した問題点は解消される一方、ダイパッドと実装基板との間に、熱抵抗率の大きい空気の層が介在することになるので、この場合には、放熱性を向上させることが困難になるという問題が生じる。
また、上記特許文献1に記載の樹脂封止型半導体装置では、ダイパッドの下面がパッケージの下面から露出しているため、ダイパッドとパッケージとの熱膨張率差に起因して、ダイパットの側面とパッケージとの境界で剥離が生じ易くなるという不都合がある。このため、ダイパットの側面とパッケージとの境界で剥離が生じた場合には、その剥離部分からパッケージの内部に水分などが入り込み、ダイパッドやボンディングワイヤなどが腐食されてしまうという不都合がある。これにより、半導体装置の信頼性が低下するという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、信頼性の低下および実装基板の配線領域の減少を抑制しながら、放熱性を向上させることが可能な樹脂封止型半導体装置を提供することである。
上記目的を達成するために、この発明の一の局面による樹脂封止型半導体装置は、半導体チップが固定されたダイパッドと、ダイパッドの一方主面側、および、ダイパッドの他方主面側の両方から半導体チップを封止する樹脂封止層と、半導体チップと電気的に接続され、一方端部が樹脂封止層によって覆われている複数のリード端子とを備えている。そして、ダイパッドには、リード端子方向に延びるとともに、平面的に見て、リード端子間に配置される放熱片が形成されている。
この一の局面による樹脂封止型半導体装置では、上記のように、リード端子方向に延びるとともに、平面的に見て、リード端子間に配置される放熱片をダイパッドに形成することによって、ダイパッドとリード端子との間の距離を短くすることができる。ここで、半導体チップの動作時に生じた熱は、ダイパッドおよび樹脂封止層を介してリード端子に熱伝達された後、リード端子から樹脂封止層の外部に放熱される。このため、ダイパッドとリード端子との間の距離を短くすることによって、ダイパッドとリード端子との間に介在する熱抵抗率の大きい樹脂封止層の樹脂量を少なくすることができるので、樹脂封止層での熱抵抗を小さくすることができる。これにより、半導体チップの動作時に生じた熱を、ダイパッドの放熱片を介して、効率よく、リード端子に熱伝達させることができるので、放熱性を向上させることができる。
また、本発明の一の局面では、ダイパッドに、平面的に見て、リード端子間に配置される放熱片を形成することによって、ダイパッドの下面を実装基板に直接はんだ付けしなくても、放熱性を向上させることができるので、樹脂封止層と実装基板との間に空間が生じるように、樹脂封止型半導体装置を基板実装することができる。これにより、実装基板の樹脂封止型半導体装置が実装される領域に配線を設置することができるので、実装基板の配線領域が減少するのを抑制することができる。また、ダイパッドの一方主面側、および、ダイパッドの他方主面側の両方から半導体チップを樹脂封止層で封止することによって、ダイパッドの両方の主面を樹脂封止層で覆うことができるので、ダイパッドの一方主面または他方主面が樹脂封止層から露出されている場合に比べて、樹脂封止層の外表面に割れや欠けなどを発生し難くすることができる。このため、樹脂封止層の内部に水分などが入り込むのを抑制することができるので、樹脂封止層の内部に水分などが入り込むことに起因して、ダイパッドなどが腐食されてしまうという不都合が生じるのを抑制することができる。これにより、ダイパッドなどの腐食に起因する樹脂封止型半導体装置の信頼性の低下を抑制することができる。
上記一の局面による樹脂封止型半導体装置において、好ましくは、放熱片は、ダイパッドに複数形成されている。このように構成すれば、半導体チップの動作時に生じた熱を、複数の放熱片を介して、効率よく、複数のリード端子にそれぞれ熱伝達させることができるので、容易に、放熱性を向上させることができる。
この場合において、好ましくは、放熱片は、平面的に見て、リード端子と交互に配置されている。このように構成すれば、平面的に見て、隣り合うリード端子間のそれぞれに、放熱片を1つずつ配置することができるので、半導体チップの動作時に生じた熱を、複数の放熱片を介して、より効率よく、複数のリード端子のそれぞれに熱伝達させることができる。これにより、より容易に、放熱性を向上させることができる。
上記一の局面による樹脂封止型半導体装置において、好ましくは、ダイパッドの主面に対して垂直な方向において、ダイパッドとリード端子の一方端部とが同じ位置になるように構成されている。このように構成すれば、放熱片を折り曲げることなく、ダイパッドの主面に対して垂直な方向において、放熱片とリード端子の一方端部とが同じ位置になるように構成することができるので、放熱片を、リード端子のより近傍に容易に配置することができる。これにより、半導体チップの動作時に生じた熱を、ダイパッドの放熱片を介して、さらに効率よく、リード端子に熱伝達させることができるので、さらに容易に、放熱性を向上させることができる。
上記一の局面による樹脂封止型半導体装置において、好ましくは、放熱片の配置位置を固定するための固定部材をさらに備えている。このように構成すれば、リード端子に接触させることなくリード端子のより近傍に放熱片を配置することができるので、放熱片とリード端子との接触に起因する電気的な短絡を抑制しながら、容易に、放熱性を向上させることができる。
以上のように、本発明によれば、信頼性の低下および実装基板の配線領域の減少を抑制しながら、放熱性を向上させることが可能な樹脂封止型半導体装置を得ることができる。
以下、本発明を具体化した実施形態を図面に基づいて説明する。なお、本実施形態では、樹脂封止型半導体装置の一例であるSOP(Small Outline Package)型の樹脂封止型半導体装置に本発明を適用した場合について説明する。
図1は、本発明の一実施形態による樹脂封止型半導体装置の樹脂封止層の一部を取り除いた状態を示す斜視図であり、図2は、図1に示した本発明の一実施形態による樹脂封止型半導体装置の平面図である。図3は、図1に示した本発明の一実施形態による樹脂封止型半導体装置の樹脂封止層の一部を取り除いた状態を示す平面図であり、図4は、図2の100−100線に沿った断面図である。まず、図1〜図4を参照して、本発明の一実施形態による樹脂封止型半導体装置の構造について説明する。
一実施形態による樹脂封止型半導体装置は、図1〜図3に示すように、リードフレーム1と、リードフレーム1に装着される半導体チップ2と、半導体チップ2を樹脂封止する樹脂封止層3とを備えている。なお、リードフレーム1は、たとえば、燐青銅や無酸素銅などの銅系(銅またはその合金)材料などからなる金属板によって構成されている。また、樹脂封止層3は、たとえば、エポキシ樹脂などの熱硬化性樹脂によって構成されている。
リードフレーム1は、図3に示すように、1つのダイパッド11と、ダイパッド11から分離された複数のリード端子12と、ダイパッド11に一体的に連結された2つの吊りリード13とを含んでいる。このダイパッド11は、平面的に見て、四角形状に形成されている。また、ダイパッド11は、半導体チップ2の平面積よりも大きい平面積を有するように構成されている。また、ダイパッド11の上面11a(一方主面)上には、図3および図4に示すように、はんだ材や銀ペーストなどによって形成された接着層5(図4参照)を介して、半導体チップ2が固定されている。また、2つの吊りリード13は、図3に示すように、矢印Y方向に延びるとともに、ダイパッド11の互いに対向する2つの辺にそれぞれ連結されている。この吊りリード13は、ダイパッド11を保持する機能を有している。
また、複数のリード端子12は、図1、図3および図4に示すように、それぞれ、樹脂封止層3から導出された部分であるアウターリード部12aと、半導体チップ2と共に樹脂封止層3により覆われているインナーリード部(一方端部)12bとを有している。このアウターリード部12aは、図1および図4に示すように、リード端子12がガルウィング形状となるように折り曲げられており、はんだ層6(図4参照)を介して実装基板40(図4参照)に電気的に接続されている。また、インナーリード部12bは、図1、図3および図4に示すように、ボンディングワイヤ(たとえば、金線)4を介して、半導体チップ2に電気的に接続されている。すなわち、半導体チップ2は、実装基板40に対して電気的に接続されている。なお、一実施形態による樹脂封止型半導体装置では、樹脂封止層3と実装基板40との間に空間が生じるように基板実装(表面実装)される。
また、複数のリード端子12は、図1および図3に示すように、互いに分離されているとともに、ダイパッド11を2方向から挟むように配置されている。具体的には、複数のリード端子12は、図3に示すように、所定数のリード端子12をそれぞれ含む2つのグループに分けられており、その所定数のリード端子12をそれぞれ含む2つのグループは、ダイパッド11の吊りリード13が連結された辺とは異なる2つの辺の近傍にそれぞれ配置されている。また、リード端子12は、矢印X方向に延びるように形成されるとともに、矢印Y方向に所定の間隔を隔てて配列されている。
ここで、本実施形態では、図1および図3に示すように、ダイパッド11の吊りリード13が連結された辺とは異なる2つの辺に、複数の放熱片14が一体的に連結されている。この放熱片14は互いに分離されており、リード端子12に沿って(矢印X方向に)延びるように形成されているとともに、ダイパッド11の辺毎に、矢印X方向と直交する矢印Y方向に所定の間隔を隔てて配列されている。すなわち、複数の放熱片14は、ダイパッド11の2つの辺に、それぞれ、櫛歯状に形成されている。
また、本実施形態では、複数の放熱片14は、平面的に見て、リード端子12のインナーリード部12b間にそれぞれ配置されている。具体的には、隣り合うインナーリード部12b間のそれぞれに、放熱片14が1つずつ配置されている。すなわち、放熱片14は、平面的に見て、リード端子12(インナーリード部12b)と交互に配置されている。また、放熱片14上およびアウターリード部12a上には、ポリイミドからなる接着テープ7が貼り付けられており、これによって、放熱片14とインナーリード部12b(リード端子12)とが電気的に接続されないように、放熱片14の配置位置が固定されている。なお、接着テープ7は、本発明の「固定部材」の一例である。
また、本実施形態では、図4に示すように、ダイパッド11の上面11aに対して垂直な方向(矢印Z方向)において、ダイパッド11とリード端子12のインナーリード部12bとが実質的に同じ高さ位置になるように構成されている。
また、樹脂封止層3は、図2に示すように、平面的に見て、四角形状に形成されている。すなわち、樹脂封止層3は、平面的に見て、4つの辺を有している。この四角形状の樹脂封止層3の互いに対向する2つの辺からは、それぞれ、所定数のリード端子12(アウターリード部12a)が、樹脂封止層3の外部に突出している。また、樹脂封止層3は、図4に示すように、ダイパッド11の上面(一方主面)11a側に位置する上部領域31と、ダイパッド11の上面11aとは反対の下面(他方主面)11b側に位置する下部領域32とを有している。そして、樹脂封止層3の上部領域31および下部領域32によって、ダイパッド11の上面11a側およびダイパッド11の下面11b側の両方から半導体チップ2が樹脂封止されている。
本実施形態では、上記のように、リード端子12方向(矢印X方向)に延びるとともに、平面的に見て、リード端子12(インナーリード部12b)間に配置される放熱片14を、ダイパッド11の2つの辺にそれぞれ形成することによって、ダイパッド11とリード端子12との間の距離を短くすることができる。ここで、半導体チップ2の動作時に生じた熱は、ダイパッド11および樹脂封止層3を介してリード端子12に熱伝達された後、リード端子12から樹脂封止層3の外部に放熱される。このため、ダイパッド11とリード端子12(インナーリード部12b)との間の距離を短くすることによって、ダイパッド11とリード端子12(インナーリード部12b)との間に介在する熱抵抗率の大きい樹脂封止層3の樹脂量を少なくすることができるので、樹脂封止層3での熱抵抗を小さくすることができる。これにより、半導体チップ2の動作時に生じた熱を、ダイパッド11の放熱片14を介して、効率よく、リード端子12に熱伝達させることができるので、樹脂封止型半導体装置の放熱性を向上させることができる。
また、本実施形態では、ダイパッド11に、インナーリード部12b間に配置される放熱片14を形成することによって、ダイパッド11の下面11bを実装基板40に直接はんだ付けしなくても、樹脂封止型半導体装置の放熱性を向上させることができるので、樹脂封止層3と実装基板40との間に空間が生じるように、基板実装(表面実装)することができる。これにより、実装基板40の樹脂封止型半導体装置が実装される領域に配線を設置することができるので、実装基板40の配線領域が減少するのを抑制することができる。
また、本実施形態では、ダイパッド11の上面11a側、および、ダイパッド11の下面11b側の両方から半導体チップ2を樹脂封止層3で樹脂封止することによって、ダイパッド11の上面11aおよび下面11bの両方を樹脂封止層3で覆うことができるので、ダイパッド11の下面が樹脂封止層3の下面から露出されている場合に比べて、樹脂封止層3の外表面に割れや欠けなどを発生し難くすることができる。このため、樹脂封止層3の内部に水分などが入り込むのを抑制することができるので、樹脂封止層3の内部に水分などが入り込むことに起因して、ダイパッド11などが腐食されてしまうという不都合が生じるのを抑制することができる。これにより、ダイパッド11などの腐食に起因する樹脂封止型半導体装置の信頼性の低下を抑制することができる。
また、本実施形態では、複数の放熱片14を、平面的に見て、リード端子12のインナーリード部12bと交互に配置することによって、半導体チップ2の動作時に生じた熱を、複数の放熱片14を介して、より効率よく、複数のリード端子12のそれぞれに熱伝達させることができるので、より容易に、樹脂封止型半導体装置の放熱性を向上させることができる。
また、本実施形態では、ダイパッド11の主面に対して垂直な方向(矢印Z方向)において、放熱片14とリード端子12のインナーリード部12bとが、同じ高さ位置になるように構成することによって、放熱片14を折り曲げることなく、矢印Z方向において、放熱片14とリード端子12のインナーリード部12bとが同じ高さ位置になるように構成することができるので、放熱片14を、リード端子12のインナーリード部12bのより近傍に容易に配置することができる。これにより、半導体チップ2の動作時に生じた熱を、ダイパッド11の放熱片14を介して、さらに効率よく、リード端子12に熱伝達させることができるので、さらに容易に、樹脂封止型半導体装置の放熱性を向上させることができる。
また、本実施形態では、放熱片14上およびアウターリード部12a上に、ポリイミドからなる接着テープ7を貼り付けることによって、放熱片14の配置位置を固定することができるので、リード端子12に接触させることなくリード端子12(インナーリード部12b)のより近傍に放熱片14を配置することができるので、放熱片14とリード端子12(インナーリード部12b)との接触に起因する電気的な短絡を抑制しながら、容易に、放熱性を向上させることができる。
図5〜図7は、図1に示した本発明の一実施形態による樹脂封止型半導体装置の製造方法を説明するための平面図である。次に、図1および図4〜図7を参照して、本発明の一実施形態による樹脂封止型半導体装置の製造方法について説明する。
まず、図5に示すように、燐青銅や無酸素銅などの銅系(銅またはその合金)材料からなる薄板を、打ち抜きプレス加工またはエッチング加工などを行うことによって、リードフレーム1を一体的に形成する。この際、リードフレーム1は、ダイパッド11、ダイパッド11から分離された複数のリード端子12、ダイパッド11に一体的に連結されたダイパッド11を保持するための2つの吊りリード13、ダム部材15、および、位置決め孔16を含むように構成する。
ここで、本実施形態では、リードフレーム1を形成する際に、複数の放熱片14をダイパッド11に一体的に形成する。この放熱片14は、リード端子12に沿って延びるように形成するとともに、矢印Y方向に所定の間隔を隔てて配列するように形成する。すなわち、平面的に見て、櫛歯状に放熱片14を形成する。また、放熱片14は、隣り合うインナーリード部12b間のそれぞれに1つずつ配置されるように形成する。
次に、図6に示すように、ダイパッド11の上面11a上に、はんだ材や銀ペーストなどによって形成された接着層5(図4参照)を介して、半導体チップ2を固定する。その後、半導体チップ2の電極パッドとインナーリード部12bとを、ボンディングワイヤ4を介して、電気的に接続する。次に、放熱片14上およびアウターリード部12a上に、ポリイミドからなる接着テープ7を貼り付けることによって、放熱片14とインナーリード部12b(リード端子12)とが電気的に接続されないように、放熱片14の配置位置を固定する。
続いて、図7に示すように、トランスファ成型装置などを用いて、樹脂封止層3により、リード端子12のインナーリード部12b、半導体チップ2、ボンディングワイヤ4、ダイパッド11、および、放熱片14を樹脂封止する。
次に、吊りリード13の樹脂封止層3からの突出部、ダム部材15、および、リード端子12(アウターリード部12a)をそれぞれ切断する。最後に、アウターリード部12aを樹脂封止層3の外部で、ガルウィング形状に折り曲げる。このようにして、図1に示した、本発明の一実施形態による樹脂封止型半導体装置が製造される。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記実施形態では、SOP型の樹脂封止型半導体装置に本発明を適用した例を示したが、本発明はこれに限らず、SOP型以外の樹脂封止型半導体装置に本発明を適用してもよい。SOP型以外の樹脂封止型半導体装置としては、たとえば、QFP(Quad Flat Package)型などの樹脂封止型半導体装置が考えられる。
また、上記実施形態では、放熱片とインナーリード部とを交互に配置した例を示したが、本発明はこれに限らず、放熱片とインナーリード部とは交互に配置されないように構成してもよい。たとえば、隣り合うインナーリード部間に複数の放熱片が配置されていても良いし、隣り合うインナーリード部間に放熱片が配置されていない部分があってもよい。
また、上記実施形態では、接着テープを用いて、放熱片の配置位置を固定した例を示したが、本発明はこれに限らず、接着テープ以外の固定部材を用いて、放熱片の配置位置を固定してもよい。また、接着テープなどの放熱片の配置位置を固定する固定部材を備えない構成にしてもよい。
また、上記実施形態では、ダイパッドの主面に対して垂直な方向において、ダイパッドとインナーリード部とが同じ高さ位置になるように構成した例を示したが、本発明はこれに限らず、図8に示すように、ダイパッドの主面に対して垂直な方向において、ダイパッド111の位置をインナーリード部12bよりも下げるように構成してもよい。このように構成した場合でも、放熱片114を折り曲げることによって、放熱片114をインナーリード部12bの近傍に配置することが可能となる。
また、上記実施形態では、ダイパッドの主面に対して垂直な方向において、放熱片とインナーリード部とが同じ位置になるように構成した例を示したが、本発明はこれに限らず、平面的に見て、放熱片がインナーリード部の間に配置されていれば、ダイパッドの主面に対して垂直な方向において、放熱片とインナーリード部とが異なる位置であってもよい。
本発明の一実施形態による樹脂封止型半導体装置の樹脂封止層の一部を取り除いた状態を示す斜視図である。 図1に示した本発明の一実施形態による樹脂封止型半導体装置の平面図である。 図1に示した本発明の一実施形態による樹脂封止型半導体装置の樹脂封止層の一部を取り除いた状態を示す平面図である。 図2の100−100線に沿った断面図である。 図1に示した本発明の一実施形態による樹脂封止型半導体装置の製造方法を説明するための平面図である。 図1に示した本発明の一実施形態による樹脂封止型半導体装置の製造方法を説明するための平面図である。 図1に示した本発明の一実施形態による樹脂封止型半導体装置の製造方法を説明するための平面図である。 本発明の変形例による樹脂封止型半導体装置を示す断面図である。
符号の説明
1 リードフレーム
2 半導体チップ
3 樹脂封止層
4 ボンディングワイヤ
5 接着層
6 はんだ層
7 接着テープ(固定部材)
11、111 ダイパッド
12 リード端子
12a アウターリード部
12b インナーリード部(一方端部)
13 吊りリード
14、114 放熱片
15 ダム部材
16 位置決め孔
31 上部領域
32 下部領域
40 実装基板

Claims (5)

  1. 半導体チップが固定されたダイパッドと、
    前記ダイパッドの一方主面側および前記ダイパッドの他方主面側の両方から前記半導体チップを封止する樹脂封止層と、
    前記半導体チップと電気的に接続され、一方端部が前記樹脂封止層によって覆われている複数のリード端子とを備え、
    前記ダイパッドには、前記リード端子方向に延びるとともに、平面的に見て、前記リード端子間に配置される放熱片が形成されていることを特徴とする、樹脂封止型半導体装置。
  2. 前記放熱片は、前記ダイパッドに複数形成されていることを特徴とする、請求項1に記載の樹脂封止型半導体装置。
  3. 前記放熱片は、平面的に見て、前記リード端子と交互に配置されていることを特徴とする、請求項2に記載の樹脂封止型半導体装置。
  4. 前記ダイパッドの主面に対して垂直な方向において、
    前記ダイパッドと前記リード端子の一方端部とが同じ位置になるように構成されていることを特徴とする、請求項1〜3のいずれか1項に記載の樹脂封止型半導体装置。
  5. 前記放熱片の配置位置を固定するための固定部材をさらに備えることを特徴とする、請求項1〜4のいずれか1項に記載の樹脂封止型半導体装置。
JP2007041770A 2007-02-22 2007-02-22 樹脂封止型半導体装置 Active JP4994883B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007041770A JP4994883B2 (ja) 2007-02-22 2007-02-22 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007041770A JP4994883B2 (ja) 2007-02-22 2007-02-22 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JP2008205337A true JP2008205337A (ja) 2008-09-04
JP4994883B2 JP4994883B2 (ja) 2012-08-08

Family

ID=39782484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007041770A Active JP4994883B2 (ja) 2007-02-22 2007-02-22 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP4994883B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060105A (ja) * 2010-08-09 2012-03-22 Renesas Electronics Corp 半導体装置、半導体装置の製造方法、金型、および封止装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53135574A (en) * 1977-05-02 1978-11-27 Hitachi Ltd Lead frame
JPS63174347A (ja) * 1987-01-13 1988-07-18 Shinko Electric Ind Co Ltd リ−ドフレ−ム
JPH0425060A (ja) * 1990-05-16 1992-01-28 Nec Yamagata Ltd 半導体装置
JPH05243478A (ja) * 1992-02-28 1993-09-21 Nec Kyushu Ltd 樹脂封止形半導体装置用リードフレーム
JP2006191143A (ja) * 2006-03-13 2006-07-20 Matsushita Electric Ind Co Ltd 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53135574A (en) * 1977-05-02 1978-11-27 Hitachi Ltd Lead frame
JPS63174347A (ja) * 1987-01-13 1988-07-18 Shinko Electric Ind Co Ltd リ−ドフレ−ム
JPH0425060A (ja) * 1990-05-16 1992-01-28 Nec Yamagata Ltd 半導体装置
JPH05243478A (ja) * 1992-02-28 1993-09-21 Nec Kyushu Ltd 樹脂封止形半導体装置用リードフレーム
JP2006191143A (ja) * 2006-03-13 2006-07-20 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060105A (ja) * 2010-08-09 2012-03-22 Renesas Electronics Corp 半導体装置、半導体装置の製造方法、金型、および封止装置

Also Published As

Publication number Publication date
JP4994883B2 (ja) 2012-08-08

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
KR101388328B1 (ko) 통합 tht 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
JP5232394B2 (ja) 半導体装置の製造方法
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
US20070284715A1 (en) System-in-package device
US20080258279A1 (en) Leadframe for leadless package, structure and manufacturing method using the same
CN107039368B (zh) 树脂密封型半导体装置
JP4530863B2 (ja) 樹脂封止型半導体装置
US20120306064A1 (en) Chip package
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
JP2009099905A (ja) 半導体装置
CN108074901B (zh) 具有可湿拐角引线的半导体器件及半导体器件组装方法
JP6909630B2 (ja) 半導体装置
JP4994883B2 (ja) 樹脂封止型半導体装置
JP2007150044A (ja) 半導体装置
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
KR100668932B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
JP2009158825A (ja) 半導体装置
JP2004119610A (ja) リードフレーム、それを用いた樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JP4409528B2 (ja) 半導体装置
JP2008205336A (ja) 樹脂封止型電子部品
JP2000236058A (ja) 半導体装置及びその製造方法
KR20120043867A (ko) 반도체 패키지 및 이의 제조 방법
KR20070032468A (ko) 패드 재배열에 의한 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120509

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4994883

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250