JP2002374098A - 半導体パッケージ及び半導体パッケージの実装方法 - Google Patents

半導体パッケージ及び半導体パッケージの実装方法

Info

Publication number
JP2002374098A
JP2002374098A JP2002079371A JP2002079371A JP2002374098A JP 2002374098 A JP2002374098 A JP 2002374098A JP 2002079371 A JP2002079371 A JP 2002079371A JP 2002079371 A JP2002079371 A JP 2002079371A JP 2002374098 A JP2002374098 A JP 2002374098A
Authority
JP
Japan
Prior art keywords
semiconductor package
arrangement direction
mounting
recognizing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002079371A
Other languages
English (en)
Inventor
Kenichi Shirasaka
健一 白坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002079371A priority Critical patent/JP2002374098A/ja
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to US10/119,315 priority patent/US6861282B2/en
Priority to TW091107304A priority patent/TW588442B/zh
Priority to CNB021217041A priority patent/CN1280904C/zh
Priority to KR1020020019737A priority patent/KR100551756B1/ko
Publication of JP2002374098A publication Critical patent/JP2002374098A/ja
Priority to HK03101228.9A priority patent/HK1049066A1/zh
Priority to US10/732,309 priority patent/US6979910B2/en
Priority to US10/843,597 priority patent/US20040209397A1/en
Priority to KR1020050098915A priority patent/KR100647213B1/ko
Priority to US11/273,666 priority patent/US7541294B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936—Marks, inscriptions, etc. for information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/168—Wrong mounting prevention
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】 【課題】実装前において半導体パッケージの方向の確認
を簡便な方法で行うことができる、作業性に優れた半導
体パッケージの実装方法を提供し、そのために用いられ
る半導体パッケージを提供する。 【解決手段】半導体パッケージ本体２の表面上に設けら
れた四角形状の表示部４の一角は、他の角とは面取り寸
法が異なるように面取りがなされている。カメラによっ
てこの面取り部が適正な位置にあると画像認識されれ
ば、半導体パッケージ１の配置方向は適正であると判断
される。一方、適正な位置にないと画像認識されれば、
適正な方向となるまで半導体パッケージ１の配置方向を
修正する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
及び半導体パッケージの実装方法に関し、特に、基板へ
の実装時における半導体パッケージの配置方向の確認が
容易な半導体パッケージ及び半導体パッケージの実装方
法に関する。
【０００２】
【従来の技術】従来、半導体パッケージの基板への実装
は、主に以下の２つの方法により行われていた。第１の
方法は、半導体パッケージの上方からカメラによりリー
ド位置を画像認識し、半導体パッケージの配置方向を確
認した後、半導体パッケージを基板上へマウントしてリ
フローするものである。第２の方法は、半導体パッケー
ジの下方からカメラによりリード位置を画像認識した
後、半導体パッケージを基板上へマウントし、マウント
された半導体パッケージの上方からカメラにより半導体
パッケージの配置方向を確認した後、リフローするもの
である。いずれの場合も、半導体パッケージの配置方向
を確認する際、半導体パッケージのコーナーの面取り形
状を画像認識させることによって、配置方向が適正な方
向であるか否かの判定を行っている。具体的には、図１
３に示すように、半導体パッケージ１の各コーナーは面
取りがなされ、そのうちの一つのコーナーだけは面取り
寸法が他のコーナーと異なっている。この面取り寸法が
異なっているコーナーの位置を画像認識することによっ
て、半導体パッケージの配置方向が適正であるか否かを
判断する。適正かどうかの判断にあたっては、面取りが
あるかないかを判断できるよう、ある閾値を設定し、こ
の閾値を超えたものは配置方向が不適とする。半導体パ
ッケージの方向を確認して半導体パッケージを基板上へ
マウントすることにより、実装位置の精度を向上させた
例が、特開２０００−４９４４６号公報において提案さ
れている。
【０００３】
【発明が解決しようとする課題】しかし、半導体パッケ
ージのコーナーの面取り形状は、半導体パッケージの組
み立てメーカーによって異なっているため、複数の組み
立てメーカーによって製造された半導体パッケージの実
装を行う場合には、画像認識処理において、面取り寸法
の設定の違いやばらつきに対応して、画像処理のための
画像処理閾値を組み立てメーカーごとに設定しなければ
ならないという不都合があった。また、特開２０００−
４９４４６号公報において提案された発明は、実装基板
側にマーキングを付し、このマーキングによって半導体
パッケージの位置決めを行うものであるため、実装後に
しか半導体パッケージの方向の確認を行うことができ
ず、実装前に半導体パッケージの方向の確認を行うこと
により、パッケージの向きの適否を判断することができ
なかった。また、従来の技術では、半導体パッケージの
方向を認識して適正な方向に回転させる機構を持ってい
ないため、誤った方向でトレイ等に入っている半導体パ
ッケージは、誤った方向のままでマウントされることが
問題となっていた。本発明は、このような事情を考慮し
てなされたもので、基板への実装前において半導体パッ
ケージの配置方向の確認を簡便な方法で行って適正な方
向に配置することにより、作業性に優れた半導体パッケ
ージの実装方法を提供し、この実装方法のために用いら
れる半導体パッケージを提供することを目的とする。
【０００４】
【課題を解決するための手段】以上の課題を解決するた
めに、請求項１記載の発明は、半導体パッケージを基板
に実装する際の配置方向を定めるための識別手段が設け
られていることを特徴とする半導体パッケージである。
請求項２記載の発明は、請求項１記載の発明において、
識別手段は、パッケージ上面に設けられている四角形状
の表示部の少なくとも一つの角が、他の角とは形状が異
なるように形成されたものであることによることを特徴
とする。請求項３記載の発明は、請求項１又は２記載の
発明において、識別手段は、パッケージ上面に設けられ
ている捺印によるものであることを特徴とする。
【０００５】請求項４記載の発明は、半導体パッケージ
のリード位置を画像認識する工程と、半導体パッケージ
を基板上に配置する工程と、半導体パッケージの配置方
向を画像認識する工程と、半導体パッケージを基板上へ
マウントする工程とからなる半導体パッケージの実装方
法において、半導体パッケージの配置方向を画像認識す
る工程は、半導体パッケージに設けられた識別手段を認
識することによって、半導体パッケージの配置方向が適
正な方向であるかを判断する工程からなることを特徴と
する半導体パッケージの実装方法である。請求項５記載
の発明は、請求項４記載の半導体パッケージの実装方法
において、前記半導体パッケージに設けられた識別手段
の認識は、前記半導体パッケージの表面をいくつかの領
域に分割し、分割されたどの領域において識別手段が画
像認識されるかによって行い、前記識別手段の位置に応
じて半導体パッケージを必要な角度だけ回転させて適正
な方向に配置することを特徴とする。請求項６記載の発
明は、請求項４記載の半導体パッケージの実装方法にお
いて、前記半導体パッケージに設けられた識別手段の認
識は、前記半導体パッケージの表面の任意の領域を画像
認識し、この領域において前記識別手段が画像認識され
るかによって行い、前記識別手段の認識の有無により半
導体パッケージを必要に応じて回転させて適正な方向に
配置することを特徴とする。
【０００６】請求項７記載の発明は、半導体パッケージ
のリード位置をレーザ光により認識する工程と、該半導
体パッケージを基板上に配置する工程と、該半導体パッ
ケージの配置方向をレーザ光により認識する工程と、該
半導体パッケージを基板上へマウントする工程とからな
る半導体パッケージの実装方法において、前記半導体パ
ッケージの配置方向をレーザ光により認識する工程は、
前記半導体パッケージ表面をレーザ光で走査し、反射光
の反射率パターンもしくは反射光の変化パターンにより
前記半導体パッケージに設けられた識別手段の位置を認
識することによって、前記半導体パッケージの配置方向
が適正な方向であるかを判断する工程からなることを特
徴とする半導体パッケージの実装方法である。
【０００７】
【発明の実施の形態】以下、本発明を詳細に説明する。
まず、本発明の半導体パッケージの例について説明す
る。図１は、本発明の半導体パッケージの第１の例の上
面図である。図１（ａ）及び（ｂ）において、符号１は
半導体パッケージであり、符号２は、半導体パッケージ
本体、符号３はリードである。半導体パッケージ本体２
において、角２ａは他の角とは面取り寸法が異なるよう
に面取りがなされている。図１（ａ）及び（ｂ）に示し
た半導体パッケージ１は、異なる組み立てメーカーによ
って作製されているため、半導体パッケージ本体２の角
２ａの面取り寸法は互いに異なっている。符号４は、半
導体パッケージ本体２の表面に設けられた表示部であ
る。この表示部はパッケージ本体の上面の平坦な部分の
形状に沿う四角形状の表示部となっている。この表示部
４の一角である角４ａは面取りがなされている。この表
示部もしくは少なくともその表示部の面取り寸法は、異
なる組み立てメーカーによって作製されて、パッケージ
の面取り寸法が異なる半導体パッケージであっても同一
となるように設定されている。ここでいう面取り寸法と
は、表示部の面取り部の辺の長さや角度等の寸法を指
す。
【０００８】このように、この例においては、半導体パ
ッケージ１の表示部４を画像認識して面取り部分を判断
して半導体パッケージ１の配置方向を確認するにあたっ
て、半導体パッケージ１は、表示部４の一角が同一の面
取り寸法で面取りがなされているため、画像処理のため
の画像処理閾値を組み立てメーカーごとに設定すること
なく、同じ閾値のままで行うことができる。この例によ
ると、半導体パッケージ本体２の上面に設けられた表示
部４の一角を同一の面取り寸法で面取りすることによっ
て、異なる組み立てメーカーによって作製された半導体
パッケージであっても、半導体パッケージを基板上に実
装する際の半導体パッケージの配置方向を容易に確認す
ることができる半導体パッケージを提供することができ
る。
【０００９】次に、本発明の半導体パッケージの第２の
例について説明する。図２は、本発明の半導体パッケー
ジの第２の例の上面図である。符号５は、半導体パッケ
ージ本体２の一角２ａの近傍に設けられている捺印であ
り、半導体パッケージを基板上に実装する際に、半導体
パッケージの配置方向の確認を行うために設けられてい
るものである。この捺印５は、インク又はレーザ照射に
よって付される。捺印５の形状として、図２には円形、
三角形、四角形、矢印形状のものを示しているが、これ
に限定されるものではなく、図形として認識できるもの
であれば何であってもよい。この例によると、半導体パ
ッケージ本体２の所定の場所に捺印５を付することによ
って、異なる組み立てメーカーによって作製された半導
体パッケージであっても、半導体パッケージを基板上に
実装する際の半導体パッケージの配置方向を容易に確認
することができる半導体パッケージを提供することがで
きる。
【００１０】以上の説明においては、半導体パッケージ
１の配置方向を識別するための手段として、半導体パッ
ケージ本体２の上面に設けられている四角形状の表示部
４の一角を同一の面取り寸法で面取りする手段、及び半
導体パッケージ本体２の所定の場所に捺印５を付する手
段を用いているが、表示部は、一つの方位にある部分
が、他の部分と形状が異なっていればよく、四角形状で
ある必要はない。また、上記手段を組み合わせた表示を
行ってもよい。なお、本発明においては、半導体パッケ
ージ１の種類は特に限定されるものではなく、ＱＦＰ
（Quad Flat Package）、ＱＦＮ(Quad Flat Non-leaded
package)、ＣＳＰ(Chip Size Package) 等のすべての
半導体パッケージに対して適用可能である。
【００１１】次に、本発明の半導体パッケージの実装方
法の例について説明する。図３は、本発明の半導体パッ
ケージの実装方法の例を示す図である。半導体パッケー
ジ１を基板１０上に配置する際、半導体パッケージ１の
上面から、カメラ１１を用いて、リード３の位置を画像
認識により確認し調整した後、半導体パッケージ１を基
板１０上に配置する。次に、半導体パッケージ本体２の
上面を、カメラ１１により画像認識する。図１に示した
ように、表示部４の一角である角４ａが同一の面取り寸
法で面取りがなされている半導体パッケージ１の場合に
は、この面取り部を認識する。また、図２に示したよう
に、半導体パッケージ本体２の所定に位置に捺印５が設
けられている半導体パッケージ１の場合には、捺印５の
位置を認識する。その結果、この角４ａの面取り部又は
捺印５の位置が適正に認識されれば、半導体パッケージ
１の配置方向は適正であると判断される。一方、角４ａ
の面取り部又は捺印５が適正に認識されなければ、半導
体パッケージ１の配置方向は適正でないと判断され、適
正な方向と判断されるまで半導体パッケージ１の配置方
向を修正する。
【００１２】以下に、半導体パッケージ１の配置方向の
適否を判断する方法について具体的に説明する。ここで
は、図２において例示した特徴ある捺印を表示部４の一
角に付した場合について説明するが、表示部４に面取り
部を設けた場合についても同様である。図４は、半導体
パッケージ１の配置方向の適否を判断する方法をフロー
チャートとして表現したものである。まず、表示部４の
一角に付された捺印を画像認識する。この画像認識にお
いては、あらかじめ適正な位置にある半導体パッケージ
１の画像をデジタル信号に変換した画像認識データを記
憶装置に記憶しておく。そして、測定対象である半導体
パッケージ１の画像をデジタル信号に変換して、画像認
識データを得る。ここでは、ＣＣＤカメラ等で画像を取
り込み、この取り込まれた画像に対し、輪郭強調、コン
トラスト強調して、認識された画像パターンを他の画像
パターンと比較しやすくする。このようなコントラスト
強調を行うと、半導体パッケージ１は通常黒褐色である
ため認識された画像パターンは真黒となり、印字パター
ンとの識別は容易となる。また、輪郭強調を行うこと
で、印字の形状くずれ、汚れ、ゴミ等のために認識しに
くい場合であっても、輪郭の特徴点のみを取り出すこと
ができるため、誤認防止率を向上することができる。次
に、上述した画像認識データを基に、半導体パッケージ
１の配置方向の適否の判断を行う。すなわち、適正な位
置にある半導体パッケージ１の画像認識データと、測定
対象である半導体パッケージ１の画像認識データが一致
するかしないかを判断する。この判断の結果、画像認識
データが一致すれば、配置方向が適正であるので、半導
体パッケージ１を吸着して基板１０上へマウントする。
一方、配置方向が適正でないときは、吸着後に半導体パ
ッケージ１を適正な方向に回転した後基板１０上へマウ
ントする。
【００１３】図５に、半導体パッケージ１の配置方向の
適否を判断する他の方法について説明する。図５（ａ）
では、半導体パッケージ本体２の画像認識領域を、領域
Ａ、領域Ｂ、領域Ｃ、領域Ｄの４つの領域に分けてお
り、ここでは捺印５が領域Ａ内にあるときが適正な配置
方向とする。図５（ｂ）は、半導体パッケージ１の配置
方向の判定方法の一例をフローチャートとして示したも
のであり、まず、領域Ａの画像認識を行う。この領域Ａ
の画像認識において、捺印５を認識できたときは半導体
パッケージ１は適正な方向にあると判断される。捺印５
を認識できないときは、領域Ｂの画像認識を行い、捺印
５を認識できたときは半導体パッケージ１を吸着後右回
りに９０°回転させる。捺印５を認識できないときは、
領域Ｃの画像認識を行う。この領域Ｃの画像認識におい
て、捺印５を認識できたときは半導体パッケージ１を吸
着後右回りに１８０°回転させる。捺印５を認識できな
いときは、領域Ｄの画像認識を行い、捺印５を認識でき
たときは半導体パッケージ１を吸着後右回りに２７０°
回転させる。捺印５を認識できないときは、エラーメッ
セージを発する。なお、以上の説明においては、領域
Ａ、領域Ｂ、領域Ｃ、領域Ｄの４つの領域を順次画像認
識しているが、領域Ａ、領域Ｂ、領域Ｃ、領域Ｄ全体を
一括して画像認識し、この認識パターンと、半導体パッ
ケージ１が適正な配置方向となっているときの記憶登録
された認識パターンとを比較する方法を用いてもよい。
【００１４】図６に、半導体パッケージ１の配置方向の
適否を判断する他の方法について説明する。この例は、
半導体パッケージ１を回転可能な中間テーブル上に配置
し、画像認識を行うごとに必要に応じて半導体パッケー
ジ１を回転させて適正な方向に配置するものである。図
６（ａ）は、半導体パッケージ本体２の一角２ａ付近の
領域をＣＣＤカメラで画像認識している様子を示してい
る。ここでは、半導体パッケージ１が適正な配置方向に
あるため、半導体パッケージ本体２上に付された捺印５
がＣＣＤカメラによって画像認識されている場合を示し
ている。図６（ｂ）は、この例の半導体パッケージ１の
配置方向の判定方法をフローチャートとして示したもの
であり、半導体パッケージ１を中間テーブル上に移動さ
せた後、ＣＣＤカメラによって半導体パッケージ本体２
上の定められた領域を画像認識する。この画像認識によ
って捺印５を認識できたときは半導体パッケージ１は適
正な方向にあると判断され、吸着後基板上にマウントさ
れる。捺印５を認識できないときは、半導体パッケージ
１を９０°回転させた後画像認識を行う。この画像認識
によって捺印５を認識できたときは半導体パッケージ１
は適正な方向にあると判断され、吸着後基板上にマウン
トされる。捺印５を認識できないときは、半導体パッケ
ージ１をさらに９０°回転させた後画像認識を行う。こ
の画像認識によって捺印５を認識できたときは半導体パ
ッケージ１は適正な方向にあると判断され、吸着後基板
上にマウントされる。捺印５を認識できないときは、半
導体パッケージ１をさらに９０°回転させた後画像認識
を行う。この画像認識によって捺印５を認識できたとき
は半導体パッケージ１は適正な方向にあると判断され、
吸着後基板上にマウントされる。捺印５を認識できない
ときは、エラーメッセージを発する。
【００１５】さらに、半導体パッケージ１の配置方向を
適正化する方法として、以上説明した画像認識に替え
て、半導体パッケージ本体２の表面に対してレーザ光を
走査してその反射光を測定することにより、半導体パッ
ケージ１の配置方向を適正化することもできる。以下
に、その具体例について説明する。図７、図８は、レー
ザ光を走査して半導体パッケージ１の配置方向を適正化
する方法を図示したものであり、このうち、図７（ａ）
は、図中に破線で示すように、半導体パッケージ本体２
の一方の端から順次レーザ光を走査する様子を示してお
り、図７（ｂ）は、図７（ａ）のようにレーザ光を走査
した場合に、半導体パッケージ本体２の表面で反射され
たレーザ光の反射率を走査時間を横軸として図示したも
のである。ここでは、図７（ａ）に示すように、捺印５
は、パッケージ本体２表面の黒色である他の部分とは光
の反射率が異なるようにするために白色等に塗られてい
る。図７（ｂ）に示すように、捺印５にレーザ光が照射
されたときに反射率が低下するため、反射率低下点に至
るまでの走査時間ｔ1と、反射率低下点を通過した後の
走査時間ｔ2との関係から、半導体パッケージ本体２上
に付された捺印５の位置を検出することができる。この
捺印５の検出位置に基づき、半導体パッケージ１を必要
な角度だけ回転させて適正な方向に配置する。
【００１６】図８（ａ）は、半導体パッケージ１を回転
可能な中間テーブル上に配置して、半導体パッケージ１
を９０°ずつ回転させながらレーザ光を走査する場合を
示しており、この場合には、レーザ光は図８（ａ）に示
すように１直線状に走査される。図８（ｂ）は、図８
（ａ）のようにレーザ光を走査した場合に、半導体パッ
ケージ本体２の表面で反射されたレーザ光の反射率を、
９０°回転させる毎に図示したものである。このような
方法を採ることにより、何回目の回転時に反射率が低下
したかによって、半導体パッケージ１が配置されている
方向を検知することができ、この情報を基に半導体パッ
ケージ１を適正な方向に配置することができる。図８
（ａ）、（ｂ）は、１回目の回転時に反射率低下点が検
出されたため、この半導体パッケージ１は適正な方向に
配置されていたことが確認された場合を示している。
【００１７】図９は、レーザ光走査によって半導体パッ
ケージの１配置方向を適正化する方法の他の例を示して
いる。この例では、図９（ａ）に示すように、半導体パ
ッケージ本体２の表面には、光の反射率を向上させるた
めに白色等に塗られた捺印５が設けられ、この捺印５の
上に、ロゴマーク等の文字が黒抜きで表示されている。
また、捺印５の１角に欠けを設け、この欠けが図９
（ａ）に示す位置にあるときが、半導体パッケージの１
が適正な方向に配置されているとする。捺印５をこのよ
うに形成することにより、半導体パッケージ本体２の表
面をレーザ光で走査する際に、走査する位置によって、
反射光の反射率のパターンが変化する。図９（ｂ）に、
レーザ光の走査によってレーザ光の反射率が走査位置に
よって変化する様子を示す。例えば、走査１の場合に
は、走査を開始してから捺印５にレーザ光が到達するま
での時間が短いが、走査２の場合には、レーザ光が捺印
５の欠けの部分を通るため、捺印５にレーザ光が到達す
るまでの時間が長い。捺印５の黒色の部分をレーザ光が
通過する際には反射光の反射率が小さいため、走査１で
は反射光のピーク幅が狭く、走査２では反射光のピーク
幅が広い。このように、走査位置によって反射光のピー
ク幅が異なる。半導体パッケージの１の配置方向が適正
でない場合には、捺印５の欠けの部分が図９（ａ）に示
す位置にないため、反射光のピーク幅は、図９（ｂ）に
示すようにならない。このことから、半導体パッケージ
１の配置方向の適否を判断することができ、半導体パッ
ケージ１の配置方向を適正化することができる。
【００１８】以上においては、半導体パッケージ１の配
置方向を適正化する方法として、半導体パッケージ本体
２表面に捺印等を付してレーザ光走査を行う場合につい
て説明したが、レーザ光の反射率の変化に基づいて配置
方向の適正化を行うものであれば他の方法によってもよ
く、その一例として、段差を半導体パッケージ本体２の
表面に設けて反射率の変化パターンを見る方法について
説明する。図１０（ａ）には、半導体パッケージ本体２
の表面に設けられた段差部を示しており、図１０（ｂ）
は、この半導体パッケージ本体２のＡ−Ａ´断面とＢ−
Ｂ´断面を示している。このように段差の設けられた半
導体パッケージに対してレーザ光走査を行う。半導体パ
ッケージ本体２の表面から反射されるレーザ光を、偏光
フィルタを介して受光できるディテクタを用いて反射光
強度を測定する。この反射光は、半導体パッケージ本体
２表面の平坦部、すなわち段差の上部と段差の下部にお
ける位相は乱れていないが、その境界部での位相は乱れ
た状態となる。この反射光の様子を図１０（ｃ）に示
す。走査１と走査２とでは走査位置が異なるため、図１
０（ｃ）に示す反射光のピーク幅（Ａ）と（Ｂ）の相違
によって配置方向を認識することができる。
【００１９】図１１は、半導体パッケージ本体２の表面
からの反射光をディテクタで受光する際に、半導体パッ
ケージ本体２の表面に対して斜めにレーザ光を照射する
場合を示している。図１１において、入射光ａ0は半導
体パッケージ本体２の表面に対して角度θをなす方向か
ら照射され、ディテクタを斜めに配置して、このディテ
クタの位置をａ1、ａ2、…ａnのように移動させる。半
導体パッケージ本体２の表面の段差部分での反射光の強
度は、他の場所での反射光の強度と比べて変化するた
め、これにより段差部分の位置を認識することができ
る。また、半導体パッケージ本体２の表面の段差部から
の反射光の位相差を利用して高さを測定することもでき
る。この場合には、反射光の位相差によって生じるモア
レ縞の本数を数えることによって高さの測定を行う。
【００２０】次に、半導体パッケージ本体２上に設けら
れた１ピンマークの位置によって半導体パッケージ１の
配置方向を適正化する方法について説明する。図１２
（ａ）は、半導体パッケージ本体２の表面に設けられた
１ピンマークを示し、図１２（ｂ）は、これを側面から
見たときを示している。図１２（ａ）、（ｂ）に示すよ
うに、１ピンマークの大きさは通常、製造メーカによっ
て異なっており、ここでは、Ａ社の１ピンマークよりＢ
社の１ピンマークのほうが大きいとする。このように、
大きさの異なる１ピンマークが設けられた半導体パッケ
ージ１であっても、レーザ光走査を行ってその反射光を
測定することにより、１ピンマークの段差を検知して、
１ピンマークが設けられた位置を認識することができ、
この情報を基に半導体パッケージ１を適正な方向に配置
することができる。なお、レーザ光を走査する際に、半
導体パッケージ本体２の表面に垂直な方向に対して角度
をつけて照射することにより、段差信号をより明確に把
握することができる。
【００２１】以上のような方法により、半導体パッケー
ジ１が基板１０上で適正な方向に配置されたところで、
半導体パッケージ１を基板１０上にマウントし、リフロ
ー工程を経て半導体パッケージ１の基板１０への実装が
完了する。この例によると、半導体パッケージ本体２の
上面に設けられた表示部４の一角が同一の面取り寸法で
面取りがなされ、又は半導体パッケージ本体２の所定の
位置に捺印５が付された半導体パッケージ１を画像認識
することによって、簡便にかつ正確に、半導体パッケー
ジ１を基板１０上に適正な方向に配置して実装すること
が可能な半導体パッケージの実装方法を提供することが
できる。また、半導体パッケージ本体２の上面に設けら
れた表示部４の一角が同一の面取り寸法で面取りがなさ
れ、又は半導体パッケージ本体２の所定の位置に捺印５
が付された半導体パッケージ１をレーザ光で走査し、反
射光の反射率パターンにより半導体パッケージ１に設け
られた識別手段の位置を認識することによって、簡便に
かつ正確に、半導体パッケージ１を基板１０上に適正な
方向に配置して実装することが可能な半導体パッケージ
の実装方法を提供することができる。
【００２２】
【発明の効果】以上説明したように、本発明によると、
半導体パッケージ本体の上面に設けられた表示部の一角
を同一の面取り寸法で面取すること又は半導体パッケー
ジ本体の所定の位置に捺印を付することによって、異な
る組み立てメーカーによって作製された半導体パッケー
ジであっても、半導体パッケージを基板上に実装する際
の半導体パッケージの配置方向を容易に確認することが
可能な半導体パッケージを提供することができる。
【００２３】また、本発明によると、半導体パッケージ
本体の上面に設けられた表示部の一角が同一の面取り寸
法で面取りがなされ、又は半導体パッケージ本体の所定
の位置に捺印が付された半導体パッケージを画像認識す
ることによって、簡便にかつ正確に、半導体パッケージ
を基板上に適正な方向に配置して実装することが可能な
半導体パッケージの実装方法を提供することができる。
また、本発明によると、半導体パッケージ本体の上面に
設けられた表示部の一角が同一の面取り寸法で面取りが
なされ、又は半導体パッケージ本体の所定の位置に捺印
が付された半導体パッケージをレーザ光で走査し、反射
光の反射率パターンにより半導体パッケージに設けられ
た識別手段の位置を認識することによって、簡便にかつ
正確に、半導体パッケージを基板上に適正な方向に配置
して実装することが可能な半導体パッケージの実装方法
を提供することができる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージの第１の例の上面図
である。
【図２】本発明の半導体パッケージの第２の例の上面図
である。
【図３】本発明の半導体パッケージの実装方法の例を示
す図である。
【図４】半導体パッケージの配置方向の適否を判断する
方法を示す図である。
【図５】半導体パッケージの配置方向の判定方法の一例
を示す図である。
【図６】半導体パッケージの配置方向の判定方法の他の
例を示す図である。
【図７】レーザ光を走査して半導体パッケージの配置方
向を適正化する方法を示す図である。
【図８】レーザ光を走査して半導体パッケージの配置方
向を適正化する方法を示す図である。
【図９】レーザ光を走査して半導体パッケージの配置方
向を適正化する方法を示す図である。
【図１０】レーザ光を走査して半導体パッケージの配置
方向を適正化する方法を示す図である。
【図１１】レーザ光を走査する際の、入射光とディテク
タの位置の一例を示す図である。
【図１２】レーザ光を走査して半導体パッケージの配置
方向を適正化する方法を示す図である。
【図１３】半導体パッケージの従来の例を示す図であ
る。
【符号の説明】
１…半導体パッケージ、２…半導体パッケージ本体、３
…リード、４…表示部 ５…捺印、１０…基板、１１…カメラ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年３月２６日（２００２．３．２
６）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体パッケージを基板に実装する際の
    配置方向を定めるための識別手段が設けられたことを特
    徴とする半導体パッケージ。
  2. 【請求項２】 前記識別手段は、前記パッケージ上面に
    設けられた四角形状の表示部の少なくとも一つの角が、
    他の角とは形状が異なるように形成されたものであるこ
    とを特徴とする請求項１記載の半導体パッケージ。
  3. 【請求項３】 前記識別手段は、前記パッケージ上面に
    設けられた捺印によるものであることを特徴とする請求
    項１又は２記載の半導体パッケージ。
  4. 【請求項４】 半導体パッケージのリード位置を画像認
    識する工程と、該半導体パッケージを基板上に配置する
    工程と、該半導体パッケージの配置方向を画像認識する
    工程と、該半導体パッケージを基板上へマウントする工
    程とからなる半導体パッケージの実装方法において、該
    半導体パッケージの配置方向を画像認識する工程は、該
    半導体パッケージに設けられた識別手段を認識すること
    によって、該半導体パッケージの配置方向が適正な方向
    であるかを判断する工程からなることを特徴とする半導
    体パッケージの実装方法。
  5. 【請求項５】 前記半導体パッケージに設けられた識別
    手段の認識は、前記半導体パッケージの表面をいくつか
    の領域に分割し、分割されたどの領域において識別手段
    が画像認識されるかによって行い、前記識別手段の位置
    に応じて半導体パッケージを必要な角度だけ回転させて
    適正な方向に配置することを特徴とする請求項４記載の
    半導体パッケージの実装方法。
  6. 【請求項６】 前記半導体パッケージに設けられた識別
    手段の認識は、前記半導体パッケージの表面の任意の領
    域を画像認識し、この領域において前記識別手段が画像
    認識されるかによって行い、前記識別手段の認識の有無
    により半導体パッケージを必要に応じて回転させて適正
    な方向に配置することを特徴とする請求項４記載の半導
    体パッケージの実装方法。
  7. 【請求項７】 半導体パッケージのリード位置をレーザ
    光により認識する工程と、該半導体パッケージを基板上
    に配置する工程と、該半導体パッケージの配置方向をレ
    ーザ光により認識する工程と、該半導体パッケージを基
    板上へマウントする工程とからなる半導体パッケージの
    実装方法において、 前記半導体パッケージの配置方向をレーザ光により認識
    する工程は、前記半導体パッケージ表面をレーザ光で走
    査し、反射光の反射率パターンもしくは反射光の変化パ
    ターンにより前記半導体パッケージに設けられた識別手
    段の位置を認識することによって、前記半導体パッケー
    ジの配置方向が適正な方向であるかを判断する工程から
    なることを特徴とする半導体パッケージの実装方法。
JP2002079371A 2001-04-13 2002-03-20 半導体パッケージ及び半導体パッケージの実装方法 Pending JP2002374098A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2002079371A JP2002374098A (ja) 2001-04-13 2002-03-20 半導体パッケージ及び半導体パッケージの実装方法
US10/119,315 US6861282B2 (en) 2001-04-13 2002-04-10 Semiconductor package and semiconductor package mounting method
TW091107304A TW588442B (en) 2001-04-13 2002-04-11 Semiconductor package and method of mounting semiconductor package
CNB021217041A CN1280904C (zh) 2001-04-13 2002-04-11 半导体封装件和半导体封装件的安装方法
KR1020020019737A KR100551756B1 (ko) 2001-04-13 2002-04-11 반도체 패키지의 실장 방법
HK03101228.9A HK1049066A1 (zh) 2001-04-13 2003-02-18 半導體封裝件和半導體封裝件的安裝方法
US10/732,309 US6979910B2 (en) 2001-04-13 2003-12-11 Semiconductor package and semiconductor package mounting method
US10/843,597 US20040209397A1 (en) 2001-04-13 2004-05-12 Semiconductor package for improved recognition and mounting
KR1020050098915A KR100647213B1 (ko) 2001-04-13 2005-10-20 반도체 패키지 및 그 식별 수단 형성방법
US11/273,666 US7541294B2 (en) 2001-04-13 2005-11-14 Semiconductor package and semiconductor package mounting method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-115380 2001-04-13
JP2001115380 2001-04-13
JP2002079371A JP2002374098A (ja) 2001-04-13 2002-03-20 半導体パッケージ及び半導体パッケージの実装方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2007006283A Division JP2007158363A (ja) 2001-04-13 2007-01-15 半導体パッケージの実装方法
JP2007102152A Division JP4120697B2 (ja) 2001-04-13 2007-04-09 半導体パッケージの実装方法

Publications (1)

Publication Number Publication Date
JP2002374098A true JP2002374098A (ja) 2002-12-26

Family

ID=26613566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002079371A Pending JP2002374098A (ja) 2001-04-13 2002-03-20 半導体パッケージ及び半導体パッケージの実装方法

Country Status (6)

Country Link
US (4) US6861282B2 (ja)
JP (1) JP2002374098A (ja)
KR (2) KR100551756B1 (ja)
CN (1) CN1280904C (ja)
HK (1) HK1049066A1 (ja)
TW (1) TW588442B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021946A (ja) * 2006-07-14 2008-01-31 Yamaha Motor Co Ltd 実装機
JP2016219608A (ja) * 2015-05-21 2016-12-22 富士機械製造株式会社 実装装置及びその制御方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002374098A (ja) * 2001-04-13 2002-12-26 Yamaha Corp 半導体パッケージ及び半導体パッケージの実装方法
JP3838964B2 (ja) 2002-03-13 2006-10-25 株式会社リコー 機能性素子基板の製造装置
EP1478022A1 (en) * 2003-05-13 2004-11-17 Infineon Technologies AG Integrated circuit package marked with product tracking information
US20050054126A1 (en) * 2003-08-29 2005-03-10 Texas Instruments Incorporated System and method for marking the surface of a semiconductor package
US7289332B2 (en) * 2004-06-16 2007-10-30 Liberty University Mirror image electrical packages and system for using same
US7622806B2 (en) * 2005-10-14 2009-11-24 Chipmos Technologies (Bermuda) Ltd. Laser mark on an IC component
JP4462193B2 (ja) * 2006-01-13 2010-05-12 ソニー株式会社 半導体装置及び半導体装置の検査方法、並びに半導体装置の検査装置
US8929641B2 (en) * 2009-03-17 2015-01-06 Aesynt Incorporated System and method for determining the orientation of a unit dose package
JP2012099670A (ja) * 2010-11-02 2012-05-24 Sumitomo Wiring Syst Ltd 実装基板
CN103034064B (zh) * 2011-09-29 2015-03-25 上海微电子装备有限公司 一种用于基板预对准以及基板方向检测及调整的装置
JP5868801B2 (ja) * 2012-07-19 2016-02-24 株式会社 東京ウエルズ 外観検査装置および外観検査方法
KR20160032958A (ko) 2014-09-17 2016-03-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9922935B2 (en) 2014-09-17 2018-03-20 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
US10354373B2 (en) * 2017-04-26 2019-07-16 Kla-Tencor Corporation System and method for photomask alignment and orientation characterization based on notch detection
EP3598853A1 (en) * 2018-07-20 2020-01-22 Sensiron Automotive Solutions AG Sensor device with trackable marking
CN113692215A (zh) * 2021-07-30 2021-11-23 广州佳帆计算机有限公司 一种贴片元件位置可调整系统、方法及装置
DE102021132880A1 (de) * 2021-12-14 2023-06-15 Connaught Electronics Ltd. Kraftfahrzeugkamera mit Ausrichthilfe

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55164846U (ja) * 1979-05-15 1980-11-27
JPH0227742U (ja) * 1988-08-10 1990-02-22
JPH02278380A (ja) * 1989-04-19 1990-11-14 Pfu Ltd 画像処理によるｓｍｄの極性識別検査装置
JPH05326752A (ja) * 1991-10-03 1993-12-10 Hitachi Ltd 半導体パッケージ
JPH05335464A (ja) * 1992-06-03 1993-12-17 Sony Corp ジグザグインラインパッケージタイプのモジュール
JPH07183444A (ja) * 1993-12-24 1995-07-21 Nec Corp 表面実装部品
JPH10270582A (ja) * 1997-03-25 1998-10-09 Mitsubishi Electric Corp 半導体装置
JP2001297956A (ja) * 2000-04-14 2001-10-26 Mitsubishi Electric Corp 半導体チップ、該半導体チップを備えた半導体装置及び半導体モジュール、並びに半導体ウエハ

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55164846A (en) 1979-06-08 1980-12-22 Ricoh Co Ltd Toner replenishing device in electrophotographic copier
JPS6220353A (ja) * 1985-07-18 1987-01-28 Matsushita Electric Works Ltd 樹脂封止型電子部品のマ−キング方法
US4885126A (en) 1986-10-17 1989-12-05 Polonio John D Interconnection mechanisms for electronic components
JP2658213B2 (ja) 1988-07-15 1997-09-30 富士通株式会社 気相エピタキシャル成長方法
JPH03129599A (ja) * 1989-10-16 1991-06-03 Toshiba Corp 避難誘導装置
US5137362A (en) 1990-03-26 1992-08-11 Motorola, Inc. Automatic package inspection method
US5048178A (en) 1990-10-23 1991-09-17 International Business Machines Corp. Alignment--registration tool for fabricating multi-layer electronic packages
JPH04312959A (ja) * 1991-03-28 1992-11-04 Mitsubishi Electric Corp 電子部品
JPH05218216A (ja) 1991-05-24 1993-08-27 Sony Corp 半導体装置用パッケージ等の物品へのマーク表示方法
JPH053261A (ja) 1991-06-25 1993-01-08 Hitachi Ltd レーザマーキング装置
JPH0513635A (ja) 1991-07-02 1993-01-22 Nec Corp タイバー切断方法
JP3269109B2 (ja) 1992-03-02 2002-03-25 カシオ計算機株式会社 ボンディング方法
JPH05267482A (ja) 1992-03-19 1993-10-15 Fujitsu Ltd 半導体装置
JPH05280950A (ja) 1992-03-30 1993-10-29 Sony Corp 半導体検査装置
JPH0677265A (ja) 1992-08-27 1994-03-18 Mitsui Petrochem Ind Ltd 半導体実装時の位置合わせ精度を向上させた箱形樹脂 成形体
JPH06104352A (ja) 1992-09-22 1994-04-15 Mitsubishi Electric Corp 半導体装置およびその方向検査装置
JPH06151686A (ja) 1992-11-16 1994-05-31 Hitachi Ltd 半導体集積回路装置
JPH07235772A (ja) * 1994-02-25 1995-09-05 Fujitsu Ltd 薄膜多層回路基板およびその製造方法
US5644102A (en) 1994-03-01 1997-07-01 Lsi Logic Corporation Integrated circuit packages with distinctive coloration
JPH07283598A (ja) 1994-04-08 1995-10-27 Fujitsu Ltd 電子デバイスの実装方法
JPH0917898A (ja) 1995-06-29 1997-01-17 Nec Yamagata Ltd 半導体装置
JP3170182B2 (ja) * 1995-08-15 2001-05-28 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPH09260625A (ja) 1996-03-25 1997-10-03 Sony Corp 光学素子の位置決め方法
JP3647146B2 (ja) * 1996-06-20 2005-05-11 松下電器産業株式会社 電子部品実装装置および電子部品実装方法
JP3134783B2 (ja) 1996-07-30 2001-02-13 住友電装株式会社 コネクタ
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
JPH10125728A (ja) 1996-10-23 1998-05-15 Casio Comput Co Ltd ボンディング方法
KR19980054692A (ko) * 1996-12-27 1998-09-25 추호석 전자부품 표면실장기
US6389688B1 (en) 1997-06-18 2002-05-21 Micro Robotics Systems, Inc. Method and apparatus for chip placement
JP2943773B2 (ja) 1997-06-20 1999-08-30 日本電気株式会社 Ｉｃパッケージ
JPH1145951A (ja) 1997-07-25 1999-02-16 Nippon Steel Corp 半導体パッケージ及び半導体パッケージの識別方法
JPH1187565A (ja) 1997-09-04 1999-03-30 Nec Corp 半導体装置
US5949137A (en) 1997-09-26 1999-09-07 Lsi Logic Corporation Stiffener ring and heat spreader for use with flip chip packaging assemblies
US6121067A (en) * 1998-02-02 2000-09-19 Micron Electronics, Inc. Method for additive de-marking of packaged integrated circuits and resulting packages
JPH11237210A (ja) 1998-02-19 1999-08-31 Komatsu Ltd 半導体パッケージの検査装置
JPH11298098A (ja) 1998-04-06 1999-10-29 Kokusai Electric Co Ltd プリント配線板
JPH11330316A (ja) * 1998-05-19 1999-11-30 Nec Tohoku Ltd 電子部品
JP2000049446A (ja) 1998-07-28 2000-02-18 Sharp Corp Ｉｃ素子の実装方法及びｉｃ素子用実装基板
KR20000018416A (ko) 1998-09-02 2000-04-06 윤종용 볼 그리드 어레이 패키지
JP2000183238A (ja) 1998-12-16 2000-06-30 Nec Corp 半導体装置及びその捺印方法
JP2000236146A (ja) * 1999-02-16 2000-08-29 Murata Mach Ltd 印刷回路基板
JP2001015994A (ja) 1999-06-30 2001-01-19 Mitsumi Electric Co Ltd Ｉｃパッケージの実装方法
JP2001068586A (ja) 1999-08-25 2001-03-16 Fujitsu Ltd 半導体装置
US6525406B1 (en) * 1999-10-15 2003-02-25 Amkor Technology, Inc. Semiconductor device having increased moisture path and increased solder joint strength
TW445560B (en) 2000-06-27 2001-07-11 Advanced Semiconductor Eng Leadless semiconductor package
US6403401B1 (en) 2000-08-14 2002-06-11 St Assembly Test Services Pte Ltd Heat spreader hole pin 1 identifier
JP3397201B2 (ja) * 2000-12-01 2003-04-14 松下電器産業株式会社 半導体装置
JP2002374098A (ja) * 2001-04-13 2002-12-26 Yamaha Corp 半導体パッケージ及び半導体パッケージの実装方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55164846U (ja) * 1979-05-15 1980-11-27
JPH0227742U (ja) * 1988-08-10 1990-02-22
JPH02278380A (ja) * 1989-04-19 1990-11-14 Pfu Ltd 画像処理によるｓｍｄの極性識別検査装置
JPH05326752A (ja) * 1991-10-03 1993-12-10 Hitachi Ltd 半導体パッケージ
JPH05335464A (ja) * 1992-06-03 1993-12-17 Sony Corp ジグザグインラインパッケージタイプのモジュール
JPH07183444A (ja) * 1993-12-24 1995-07-21 Nec Corp 表面実装部品
JPH10270582A (ja) * 1997-03-25 1998-10-09 Mitsubishi Electric Corp 半導体装置
JP2001297956A (ja) * 2000-04-14 2001-10-26 Mitsubishi Electric Corp 半導体チップ、該半導体チップを備えた半導体装置及び半導体モジュール、並びに半導体ウエハ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021946A (ja) * 2006-07-14 2008-01-31 Yamaha Motor Co Ltd 実装機
JP2016219608A (ja) * 2015-05-21 2016-12-22 富士機械製造株式会社 実装装置及びその制御方法

Also Published As

Publication number Publication date
US20040209397A1 (en) 2004-10-21
CN1381891A (zh) 2002-11-27
HK1049066A1 (zh) 2003-04-25
KR20050105156A (ko) 2005-11-03
US20040173888A1 (en) 2004-09-09
US7541294B2 (en) 2009-06-02
US6861282B2 (en) 2005-03-01
TW588442B (en) 2004-05-21
US6979910B2 (en) 2005-12-27
CN1280904C (zh) 2006-10-18
KR100647213B1 (ko) 2006-11-23
US20020167076A1 (en) 2002-11-14
KR20020079584A (ko) 2002-10-19
US20060060948A1 (en) 2006-03-23
KR100551756B1 (ko) 2006-02-13

Similar Documents

Publication Publication Date Title
KR100647213B1 (ko) 반도체 패키지 및 그 식별 수단 형성방법
JP4946668B2 (ja) 基板位置検出装置及び基板位置検出方法
US7876432B2 (en) Method for detecting position of defect on semiconductor wafer
US7973931B2 (en) Method for determining the position of the edge bead removal line of a disk-like object
JPH0572961B2 (ja)
US20090080762A1 (en) Appearance for inspection method
JP2007183239A (ja) 基板面高さ測定方法及びその装置
JP4669940B2 (ja) パターン欠陥検出方法および装置
JP4120697B2 (ja) 半導体パッケージの実装方法
JP5015660B2 (ja) ワーク検査方法
JP3715489B2 (ja) プリント基板検査装置
JPS6337479A (ja) パタ−ン認識装置
JP2002228592A (ja) 表面検査装置及び表面精査装置
JP3156402B2 (ja) 半田の外観検査方法
JPH1187452A (ja) 検査装置および位置ずれ検査方法
JPH11239952A (ja) アライメント検出装置
JPS5851416B2 (ja) 半導体装置の製造方法
JPH06104352A (ja) 半導体装置およびその方向検査装置
JP3754144B2 (ja) リード浮きの検査方法
JPH11114737A (ja) 導電性ボールの移載方法
JP2002033356A (ja) ワイヤボンディング後検査方法及びそれを用いた装置
JPH07332955A (ja) 実装済みプリント基板の検査方法
JPH0253722B2 (ja)
JPH01280334A (ja) 半導体ウェハにおける半導体チップの位置検出方法
JPH0861919A (ja) 光学ディスクの中心位置検出方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071009

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071010

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080104