JPH06151686A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH06151686A JPH06151686A JP30420692A JP30420692A JPH06151686A JP H06151686 A JPH06151686 A JP H06151686A JP 30420692 A JP30420692 A JP 30420692A JP 30420692 A JP30420692 A JP 30420692A JP H06151686 A JPH06151686 A JP H06151686A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路装置のリードのうち、所定の
リードを短時間で簡単に捜し出す。 【構成】 半導体集積回路装置１を構成するパッケージ
本体２の上面において、複数の所定のリード３ａの位置
に、線状のマークｍを付した。
リードを短時間で簡単に捜し出す。 【構成】 半導体集積回路装置１を構成するパッケージ
本体２の上面において、複数の所定のリード３ａの位置
に、線状のマークｍを付した。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置技
術に関し、特に、複数のリードを有する半導体集積回路
装置に適用して有効な技術に関するものである。
術に関し、特に、複数のリードを有する半導体集積回路
装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】半導体集積回路装置においては、その使
用に際して、各リードの信号レベルや電源レベルを直接
測定したり、半田付け工程後の所定のリード間が半田に
よってショートしていないかを調べたりするために、所
定のリードのみを捜し出す場合がある。
用に際して、各リードの信号レベルや電源レベルを直接
測定したり、半田付け工程後の所定のリード間が半田に
よってショートしていないかを調べたりするために、所
定のリードのみを捜し出す場合がある。
【０００３】そこで、従来は、パッケージ本体から突出
するリードのうち、一番目のリードに、または、パッケ
ージ本体上において１番目のリードの位置にマークを付
しておき、そのマークを基準として所定のリードを捜し
出すようにしていた。
するリードのうち、一番目のリードに、または、パッケ
ージ本体上において１番目のリードの位置にマークを付
しておき、そのマークを基準として所定のリードを捜し
出すようにしていた。
【０００４】例えば電源リードを捜し出す場合には、電
源リードが、マークの付されたリードから数えて何番目
にあるかを調べた後、作業者が、マークの付されたリー
ドから１つ１つリードの数を数えることによって、電源
リードを捜し出すようにしていた。
源リードが、マークの付されたリードから数えて何番目
にあるかを調べた後、作業者が、マークの付されたリー
ドから１つ１つリードの数を数えることによって、電源
リードを捜し出すようにしていた。
【０００５】なお、例えば工業調査会、１９８９年１２
月１日発行、「電子材料 １９８９年１２月号」Ｐ３７
〜Ｐ４３に記載があり、多ピン化、大形化および薄形化
等、半導体パケージの多様化について説明されている。
月１日発行、「電子材料 １９８９年１２月号」Ｐ３７
〜Ｐ４３に記載があり、多ピン化、大形化および薄形化
等、半導体パケージの多様化について説明されている。
【０００６】
【発明が解決しようとする課題】ところが、上記従来の
技術においては、以下のような問題があることを本発明
者は見い出した。
技術においては、以下のような問題があることを本発明
者は見い出した。
【０００７】すなわち、従来は、半導体集積回路装置の
リードの形状が全て同一であるために、所定のリードを
捜し出すことが難く、その捜し出しに時間がかかる上、
電源−ＧＮＤ間のショート等、破壊モードに至り易いシ
ョートを見逃してしまうおそれがあった。このような問
題は、特に、リード本数の増加要求に伴うリードの微細
化およびリード間隔の狭小化に伴って問題となってい
る。
リードの形状が全て同一であるために、所定のリードを
捜し出すことが難く、その捜し出しに時間がかかる上、
電源−ＧＮＤ間のショート等、破壊モードに至り易いシ
ョートを見逃してしまうおそれがあった。このような問
題は、特に、リード本数の増加要求に伴うリードの微細
化およびリード間隔の狭小化に伴って問題となってい
る。
【０００８】本発明は上記課題に着目してなされたもの
であり、その目的は、半導体集積回路装置のリードのう
ち、所定のリードまたは所定のリード間のショートを短
時間で簡単に捜し出すことのできる技術を提供すること
にある。
であり、その目的は、半導体集積回路装置のリードのう
ち、所定のリードまたは所定のリード間のショートを短
時間で簡単に捜し出すことのできる技術を提供すること
にある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１１】すなわち、請求項１記載の発明は、パッケ
ージ本体から突出する複数のリードのうち、複数の所定
のリードの形状を、他のリードと区別がつくように変え
た半導体集積回路装置構造とするものである。
ージ本体から突出する複数のリードのうち、複数の所定
のリードの形状を、他のリードと区別がつくように変え
た半導体集積回路装置構造とするものである。
【００１２】また、請求項２記載の発明は、パッケージ
本体から突出する複数のリードのうち、所定のリードの
形状を他のリードと区別がつくように変えるとともに、
その形状を変えたリードを、所定数のリード毎に配置し
た半導体集積回路装置構造とするものである。
本体から突出する複数のリードのうち、所定のリードの
形状を他のリードと区別がつくように変えるとともに、
その形状を変えたリードを、所定数のリード毎に配置し
た半導体集積回路装置構造とするものである。
【００１３】また、請求項３記載の発明は、パッケージ
本体から突出する複数のリードを有する半導体集積回路
装置であって、所定数のリードおきに設定されたリード
間隔を、他のリード間隔よりも広くした半導体集積回路
装置構造とするものである。
本体から突出する複数のリードを有する半導体集積回路
装置であって、所定数のリードおきに設定されたリード
間隔を、他のリード間隔よりも広くした半導体集積回路
装置構造とするものである。
【００１４】また、請求項５記載の発明は、パッケージ
本体上において、パッケージ本体から突出する複数のリ
ードのうちの所定のリードの位置にマークを付した半導
体集積回路装置構造とするものである。
本体上において、パッケージ本体から突出する複数のリ
ードのうちの所定のリードの位置にマークを付した半導
体集積回路装置構造とするものである。
【００１５】
【作用】上記した請求項１記載の発明によれば、所定の
リードを、短時間で簡単に捜し出すことができる。ま
た、所定のリードを捜し易くなるので、その所定のリー
ドで発生したショート不良を、短時間で簡単に捜すこと
ができ、そのショート不良の見逃しを低減することがで
きる。
リードを、短時間で簡単に捜し出すことができる。ま
た、所定のリードを捜し易くなるので、その所定のリー
ドで発生したショート不良を、短時間で簡単に捜すこと
ができ、そのショート不良の見逃しを低減することがで
きる。
【００１６】上記した請求項２記載の発明によれば、リ
ードの数を数え易くなるので、所定のリードを、短時間
で簡単に捜し出すことができる。また、所定のリードを
捜し易くなるので、その所定のリードで発生したショー
ト不良を、短時間で簡単に捜すことができ、そのショー
ト不良の見逃しを低減することができる。
ードの数を数え易くなるので、所定のリードを、短時間
で簡単に捜し出すことができる。また、所定のリードを
捜し易くなるので、その所定のリードで発生したショー
ト不良を、短時間で簡単に捜すことができ、そのショー
ト不良の見逃しを低減することができる。
【００１７】上記した請求項３記載の発明によれば、リ
ードの数を数え易くなるので、所定のリードを、短時間
で簡単に捜し出すことができる。また、所定のリードを
捜し易くなるので、その所定のリードで発生したショー
ト不良を、短時間で簡単に捜すことができ、そのショー
ト不良の見逃しを低減することができる。さらに、他よ
りも広いリード間隔がある分、半田等によるリード間の
ショート不良が発生し難くなる。
ードの数を数え易くなるので、所定のリードを、短時間
で簡単に捜し出すことができる。また、所定のリードを
捜し易くなるので、その所定のリードで発生したショー
ト不良を、短時間で簡単に捜すことができ、そのショー
ト不良の見逃しを低減することができる。さらに、他よ
りも広いリード間隔がある分、半田等によるリード間の
ショート不良が発生し難くなる。
【００１８】上記した請求項５記載の発明によれば、所
定のリードを、短時間で簡単に捜し出すことができる。
また、所定のリードを捜し易くなるので、その所定のリ
ードで発生したショート不良を、短時間で簡単に捜すこ
とができ、そのショート不良の見逃しを低減することが
できる。
定のリードを、短時間で簡単に捜し出すことができる。
また、所定のリードを捜し易くなるので、その所定のリ
ードで発生したショート不良を、短時間で簡単に捜すこ
とができ、そのショート不良の見逃しを低減することが
できる。
【００１９】
【実施例１】図１は本発明の一実施例である半導体集積
回路装置の平面図である。
回路装置の平面図である。
【００２０】図１に示す本実施例１の半導体集積回路装
置１は、例えばＱＦＰ（Quad FlatPackage)形のパッケ
ージ本体２を有している。
置１は、例えばＱＦＰ（Quad FlatPackage)形のパッケ
ージ本体２を有している。
【００２１】パッケージ本体２は、例えばエポキシ系の
樹脂からなり、その内部には、図示しない半導体チップ
が封止されている。なお、半導体チップには、所定の半
導体集積回路が形成されている。
樹脂からなり、その内部には、図示しない半導体チップ
が封止されている。なお、半導体チップには、所定の半
導体集積回路が形成されている。
【００２２】パッケージ本体２の四側面からは複数のリ
ード３が突出されている。リード３は、例えば４２アロ
イからなり、パケージ本体２の内部において上記半導体
集積回路と電気的に接続されている。
ード３が突出されている。リード３は、例えば４２アロ
イからなり、パケージ本体２の内部において上記半導体
集積回路と電気的に接続されている。
【００２３】ところで、本実施例１においては、パッケ
ージ本体２の上面において、所定数のリード３毎に配置
されている所定のリード３ａの位置に、棒線状のマーク
ｍが付されている。そして、マークｍのうちの短いマー
クｍにリード３の番号を示す数値が付され、さらにリー
ド３を数える方向を示す矢印が付されている。
ージ本体２の上面において、所定数のリード３毎に配置
されている所定のリード３ａの位置に、棒線状のマーク
ｍが付されている。そして、マークｍのうちの短いマー
クｍにリード３の番号を示す数値が付され、さらにリー
ド３を数える方向を示す矢印が付されている。
【００２４】したがって、本実施例１によれば、リード
３の数が数え易くなるので、特定のリード３を短時間で
簡単に捜し出すことができる。また、特定のリード３を
捜し易くなるので、その特定のリード３で発生したショ
ート不良を、短時間で簡単に捜すことができ、そのショ
ート不良の見逃しを低減することができる。したがっ
て、半導体集積回路装置１の検査等を従来よりも短時間
で行える上、半導体集積回路装置１の歩留りおよび信頼
性を向上させることが可能となる。
３の数が数え易くなるので、特定のリード３を短時間で
簡単に捜し出すことができる。また、特定のリード３を
捜し易くなるので、その特定のリード３で発生したショ
ート不良を、短時間で簡単に捜すことができ、そのショ
ート不良の見逃しを低減することができる。したがっ
て、半導体集積回路装置１の検査等を従来よりも短時間
で行える上、半導体集積回路装置１の歩留りおよび信頼
性を向上させることが可能となる。
【００２５】
【実施例２】図２は本発明の他の実施例である半導体集
積回路装置の平面図である。
積回路装置の平面図である。
【００２６】図２に示す本実施例２の半導体集積回路装
置１においては、所定のリード３ｂの先端に、例えばく
さび状の切欠が形成されてているとともに、そのリード
３ｂが所定数のリード３毎に配置されている。
置１においては、所定のリード３ｂの先端に、例えばく
さび状の切欠が形成されてているとともに、そのリード
３ｂが所定数のリード３毎に配置されている。
【００２７】したがって、本実施例２においても、リー
ド３の数を数え易くなるので、特定のリード３を短時間
で簡単に捜し出すことができる。また、特定のリード３
を捜し易くなるので、その特定のリード３で発生したシ
ョート不良を短時間で簡単に捜すことができ、そのショ
ート不良の見逃しを低減することができる。したがっ
て、半導体集積回路装置１の検査等を従来よりも短時間
で行える上、半導体集積回路装置１の歩留りおよび信頼
性を向上させることが可能となる。
ド３の数を数え易くなるので、特定のリード３を短時間
で簡単に捜し出すことができる。また、特定のリード３
を捜し易くなるので、その特定のリード３で発生したシ
ョート不良を短時間で簡単に捜すことができ、そのショ
ート不良の見逃しを低減することができる。したがっ
て、半導体集積回路装置１の検査等を従来よりも短時間
で行える上、半導体集積回路装置１の歩留りおよび信頼
性を向上させることが可能となる。
【００２８】
【実施例３】図３は本発明の他の実施例である半導体集
積回路装置の平面図である。
積回路装置の平面図である。
【００２９】図３に示す本実施例３の半導体集積回路装
置１においては、パッケージ本体１の上面において、半
導体集積回路装置１の電気的な特性および機能の試験の
際に特に検査を必要とする所定のリード３ｃの位置に、
矢印およびＴＥＳＴ１〜ＴＥＳＴ４のマークが付されて
いる。
置１においては、パッケージ本体１の上面において、半
導体集積回路装置１の電気的な特性および機能の試験の
際に特に検査を必要とする所定のリード３ｃの位置に、
矢印およびＴＥＳＴ１〜ＴＥＳＴ４のマークが付されて
いる。
【００３０】したがって、本実施例３においては、検査
を行うリード３ｃを短時間で簡単に捜し出すことができ
る。この結果、半導体集積回路装置１の機能および特性
検査を従来よりも短時間で行える上、半導体集積回路装
置１の歩留りおよび信頼性を向上させることが可能とな
る。
を行うリード３ｃを短時間で簡単に捜し出すことができ
る。この結果、半導体集積回路装置１の機能および特性
検査を従来よりも短時間で行える上、半導体集積回路装
置１の歩留りおよび信頼性を向上させることが可能とな
る。
【００３１】
【実施例４】図４は本発明の他の実施例である半導体集
積回路装置の平面図である。
積回路装置の平面図である。
【００３２】図４に示す本実施例４の半導体集積回路装
置１においては、リード３のうち、所定のリード３ｄの
みに、例えばくさび状の切欠が形成されている。
置１においては、リード３のうち、所定のリード３ｄの
みに、例えばくさび状の切欠が形成されている。
【００３３】したがって、本実施例４においても、例え
ば検査を行うリード３のみに、切欠を形成することによ
り、検査を行うリード３を短時間で簡単に捜し出すこと
ができる。この結果、半導体集積回路装置１の機能およ
び特性検査を従来よりも短時間で行える上、半導体集積
回路装置１の歩留りおよび信頼性を向上させることが可
能となる。
ば検査を行うリード３のみに、切欠を形成することによ
り、検査を行うリード３を短時間で簡単に捜し出すこと
ができる。この結果、半導体集積回路装置１の機能およ
び特性検査を従来よりも短時間で行える上、半導体集積
回路装置１の歩留りおよび信頼性を向上させることが可
能となる。
【００３４】
【実施例５】図５は本発明の他の実施例である半導体集
積回路装置の平面図である。
積回路装置の平面図である。
【００３５】図５に示す本実施例５の半導体集積回路装
置１においては、所定数のリード３おきに設定されてい
るリード間隔ｄ1 が、他のリード間隔ｄ2 よりも広く設
定されている。このため、作業者は、リード間隔ｄ1 ，
ｄ2 の違いを観察することにより、リード３の数を簡単
に数えることができる。
置１においては、所定数のリード３おきに設定されてい
るリード間隔ｄ1 が、他のリード間隔ｄ2 よりも広く設
定されている。このため、作業者は、リード間隔ｄ1 ，
ｄ2 の違いを観察することにより、リード３の数を簡単
に数えることができる。
【００３６】したがって、本実施例５においても、リー
ド３の数を数え易くなるので、所定のリード３を短時間
で簡単に捜すことができる。
ド３の数を数え易くなるので、所定のリード３を短時間
で簡単に捜すことができる。
【００３７】また、所定のリード３を捜し易くなるの
で、その所定のリード３で発生したショート不良を、短
時間で簡単に捜すことができ、そのショート不良の見逃
しを低減することができる。
で、その所定のリード３で発生したショート不良を、短
時間で簡単に捜すことができ、そのショート不良の見逃
しを低減することができる。
【００３８】さらに、他よりも広いリード間隔ｄ1 があ
る分、半田等によるリード３，３間のショート不良の発
生を低減することが可能となる。特に、リード間隔ｄ1
を形成する所定のリード３ｅ，３ｆをそれぞれ電源用、
ＧＮＤ用とすることにより、破壊モードに至り易いショ
ートを低減することができるので、半導体集積回路装置
１の歩留りを向上させることができる。
る分、半田等によるリード３，３間のショート不良の発
生を低減することが可能となる。特に、リード間隔ｄ1
を形成する所定のリード３ｅ，３ｆをそれぞれ電源用、
ＧＮＤ用とすることにより、破壊モードに至り易いショ
ートを低減することができるので、半導体集積回路装置
１の歩留りを向上させることができる。
【００３９】これらの結果、半導体集積回路装置１の検
査等を従来よりも短時間で行える上、半導体集積回路装
置１の歩留りおよび信頼性を向上させることが可能とな
る。
査等を従来よりも短時間で行える上、半導体集積回路装
置１の歩留りおよび信頼性を向上させることが可能とな
る。
【００４０】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
１〜５に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
１〜５に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００４１】例えば前記実施例２，４においては、リー
ドの先端にくさび状の切欠を形成した場合について説明
したが、これに限定されるものではなく種々変更可能で
あり、例えば所定のリードの幅を一部細くしたり、所定
のリードに色を着けたり、所定のリードの表面に微細な
凹凸を形成して光の反射率を変えたり、所定のリードの
みを配線基板の孔内に挿入する挿入形のリードとしたり
するようにしても良い。
ドの先端にくさび状の切欠を形成した場合について説明
したが、これに限定されるものではなく種々変更可能で
あり、例えば所定のリードの幅を一部細くしたり、所定
のリードに色を着けたり、所定のリードの表面に微細な
凹凸を形成して光の反射率を変えたり、所定のリードの
みを配線基板の孔内に挿入する挿入形のリードとしたり
するようにしても良い。
【００４２】また、前記実施例２においては、先端にく
さび状の切欠を有するリードを所定数のリード毎に配置
したが、例えば図６に示すように、パッケージ本体２の
上面において、先端にくさび状の切欠を有するリード以
外の検査を行うリードの位置に、矢印および「ＴＥＳＴ
１〜ＴＥＳＴ４」のマークを付しても良い。
さび状の切欠を有するリードを所定数のリード毎に配置
したが、例えば図６に示すように、パッケージ本体２の
上面において、先端にくさび状の切欠を有するリード以
外の検査を行うリードの位置に、矢印および「ＴＥＳＴ
１〜ＴＥＳＴ４」のマークを付しても良い。
【００４３】また、前記実施例１〜５においては、本発
明をモールド封止形の半導体集積回路装置に適用した場
合について説明したが、これに限定されるものではな
く、気密封止形の半導体集積回路装置にも適用できる。
明をモールド封止形の半導体集積回路装置に適用した場
合について説明したが、これに限定されるものではな
く、気密封止形の半導体集積回路装置にも適用できる。
【００４４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＱＦＰ
形のパッケージ本体を有する半導体集積回路装置に適用
した場合について説明したが、これに限定されず種々適
用可能であり、例えばＳＯＰ（Small Outline Package)
形やＳＯＪ（Small Outline J-lead Package）形のパッ
ケージ本体またはＤＩＰ（Dual Inilne Package)形やＺ
ＩＰ（Zigzag InlinePackage)形のパッケージ本体を有
する半導体集積回路装置等のような他の半導体集積回路
装置に適用することも可能である。
なされた発明をその背景となった利用分野であるＱＦＰ
形のパッケージ本体を有する半導体集積回路装置に適用
した場合について説明したが、これに限定されず種々適
用可能であり、例えばＳＯＰ（Small Outline Package)
形やＳＯＪ（Small Outline J-lead Package）形のパッ
ケージ本体またはＤＩＰ（Dual Inilne Package)形やＺ
ＩＰ（Zigzag InlinePackage)形のパッケージ本体を有
する半導体集積回路装置等のような他の半導体集積回路
装置に適用することも可能である。
【００４５】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００４６】(1).請求項１記載の発明によれば、所定の
リードを、短時間で簡単に捜し出すことができる。ま
た、所定のリードを捜し易くなるので、その所定のリー
ドで発生したショート不良を、短時間で簡単に捜すこと
ができ、そのショート不良の見逃しを低減することがで
きる。したがって、半導体集積回路装置の検査等を従来
よりも短時間で行える上、半導体集積回路装置の歩留り
および信頼性を向上させることが可能となる。
リードを、短時間で簡単に捜し出すことができる。ま
た、所定のリードを捜し易くなるので、その所定のリー
ドで発生したショート不良を、短時間で簡単に捜すこと
ができ、そのショート不良の見逃しを低減することがで
きる。したがって、半導体集積回路装置の検査等を従来
よりも短時間で行える上、半導体集積回路装置の歩留り
および信頼性を向上させることが可能となる。
【００４７】(2).請求項２記載の発明によれば、リード
の数を数え易くなるので、所定のリードを、短時間で簡
単に捜し出すことができる。また、所定のリードを捜し
易くなるので、その所定のリードで発生したショート不
良を、短時間で簡単に捜すことができ、そのショート不
良の見逃しを低減することができる。したがって、半導
体集積回路装置の検査等を従来よりも短時間で行える
上、半導体集積回路装置の歩留りおよび信頼性を向上さ
せることが可能となる。
の数を数え易くなるので、所定のリードを、短時間で簡
単に捜し出すことができる。また、所定のリードを捜し
易くなるので、その所定のリードで発生したショート不
良を、短時間で簡単に捜すことができ、そのショート不
良の見逃しを低減することができる。したがって、半導
体集積回路装置の検査等を従来よりも短時間で行える
上、半導体集積回路装置の歩留りおよび信頼性を向上さ
せることが可能となる。
【００４８】(3).請求項３記載の発明によれば、リード
の数を数え易くなるので、所定のリードを、短時間で簡
単に捜し出すことができる。また、所定のリードを捜し
易くなるので、その所定のリードで発生したショート不
良を、短時間で簡単に捜すことができ、そのショート不
良の見逃しを低減することができる。さらに、他よりも
広いリード間隔がある分、半田等によるリード間のショ
ート不良が発生し難くなる。したがって、半導体集積回
路装置の検査等を従来よりも短時間で行える上、半導体
集積回路装置の歩留りおよび信頼性を向上させることが
可能となる。
の数を数え易くなるので、所定のリードを、短時間で簡
単に捜し出すことができる。また、所定のリードを捜し
易くなるので、その所定のリードで発生したショート不
良を、短時間で簡単に捜すことができ、そのショート不
良の見逃しを低減することができる。さらに、他よりも
広いリード間隔がある分、半田等によるリード間のショ
ート不良が発生し難くなる。したがって、半導体集積回
路装置の検査等を従来よりも短時間で行える上、半導体
集積回路装置の歩留りおよび信頼性を向上させることが
可能となる。
【００４９】(4).請求項５記載の発明によれば、所定の
リードを、短時間で簡単に捜し出すことができる。ま
た、所定のリードを捜し易くなるので、その所定のリー
ドで発生したショート不良を、短時間で簡単に捜すこと
ができ、そのショート不良の見逃しを低減することがで
きる。したがって、半導体集積回路装置の検査等を従来
よりも短時間で行える上、半導体集積回路装置の歩留り
および信頼性を向上させることが可能となる。
リードを、短時間で簡単に捜し出すことができる。ま
た、所定のリードを捜し易くなるので、その所定のリー
ドで発生したショート不良を、短時間で簡単に捜すこと
ができ、そのショート不良の見逃しを低減することがで
きる。したがって、半導体集積回路装置の検査等を従来
よりも短時間で行える上、半導体集積回路装置の歩留り
および信頼性を向上させることが可能となる。
【図１】本発明の一実施例である半導体集積回路装置の
平面図である。
平面図である。
【図２】本発明の他の実施例である半導体集積回路装置
の平面図である。
の平面図である。
【図３】本発明の他の実施例である半導体集積回路装置
の平面図である。
の平面図である。
【図４】本発明の他の実施例である半導体集積回路装置
の平面図である。
の平面図である。
【図５】本発明の他の実施例である半導体集積回路装置
の平面図である。
の平面図である。
【図６】本発明の他の実施例である半導体集積回路装置
の平面図である。
の平面図である。
１ 半導体集積回路装置 ２ パッケージ本体 ３ リード ３ａ 所定のリード ３ｂ 所定のリード ３ｃ 所定のリード ３ｄ 所定のリード ３ｅ 所定のリード ３ｆ 所定のリード ｍ マーク ｄ1 リード間隔 ｄ2 リード間隔
Claims (5)
- 【請求項１】 パッケージ本体から突出する複数のリー
ドのうち、複数の所定のリードの形状を、他のリードと
区別がつくように変えたことを特徴とする半導体集積回
路装置。 - 【請求項２】 パッケージ本体から突出する複数のリー
ドのうち、所定のリードの形状を他のリードと区別がつ
くように変えるとともに、その形状を変えたリードを、
所定数のリード毎に配置したことを特徴とする半導体集
積回路装置。 - 【請求項３】 パッケージ本体から突出する複数のリー
ドを有する半導体集積回路装置であって、所定数のリー
ドおきに設定されたリード間隔を、他のリード間隔より
も広くしたことを特徴とする半導体集積回路装置。 - 【請求項４】 前記パッケージ本体上において、前記所
定のリード以外の他の所定のリードの位置にマークを付
したことを特徴とする請求項１、２または３記載の半導
体集積回路装置。 - 【請求項５】 パッケージ本体上において、パッケージ
本体から突出する複数のリードのうちの所定のリードの
位置にマークを付したことを特徴とする半導体集積回路
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30420692A JPH06151686A (ja) | 1992-11-16 | 1992-11-16 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30420692A JPH06151686A (ja) | 1992-11-16 | 1992-11-16 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151686A true JPH06151686A (ja) | 1994-05-31 |
Family
ID=17930298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30420692A Withdrawn JPH06151686A (ja) | 1992-11-16 | 1992-11-16 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151686A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6861282B2 (en) | 2001-04-13 | 2005-03-01 | Yamaha Corporation | Semiconductor package and semiconductor package mounting method |
-
1992
- 1992-11-16 JP JP30420692A patent/JPH06151686A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6861282B2 (en) | 2001-04-13 | 2005-03-01 | Yamaha Corporation | Semiconductor package and semiconductor package mounting method |
| US6979910B2 (en) | 2001-04-13 | 2005-12-27 | Yamaha Corporation | Semiconductor package and semiconductor package mounting method |
| US7541294B2 (en) | 2001-04-13 | 2009-06-02 | Yamaha Corporation | Semiconductor package and semiconductor package mounting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1458678A (zh) | 集成电路芯片和晶片及其制造和测试方法 | |
| TW454231B (en) | Semiconductor device | |
| US6177722B1 (en) | Leadless array package | |
| JP2018163087A (ja) | 半導体装置の製造方法および半導体装置の検査装置ならびに半導体装置 | |
| GB2094552A (en) | A semiconductor-chip encapsulation micromodule which is testable after soldering on a substrate | |
| JPH06151686A (ja) | 半導体集積回路装置 | |
| KR100609918B1 (ko) | 전자부품이 장착된 기판의 검사유닛 | |
| JPH0348171A (ja) | 混成集積回路板の電気的特性検査を行う方法 | |
| JP3249865B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS62145764A (ja) | 半導体集積回路 | |
| JPH0680953B2 (ja) | 電子部品の製造方法 | |
| KR100460047B1 (ko) | 반도체패키지의 본딩검사방법 | |
| KR100258350B1 (ko) | 슈퍼 bga 반도체패키지 | |
| JP3007771B2 (ja) | リードフレーム | |
| JPH0750381A (ja) | 半導体装置およびその実装構造 | |
| US8653669B2 (en) | Semiconductor package | |
| JPH09274065A (ja) | 半導体装置 | |
| JPH02284439A (ja) | 半導体装置およびその検査方法 | |
| JPS59147449A (ja) | 電子部品の製造方法 | |
| JPH06249906A (ja) | 端子接続試験用のダミーチップ | |
| JPH07183444A (ja) | 表面実装部品 | |
| JPH05335388A (ja) | 半導体装置のリード平坦度検査方法 | |
| JPS62150861A (ja) | ソケツト | |
| JPS6126234A (ja) | 回路試験方法 | |
| JPH05226429A (ja) | 実装基板検査用シートおよびこれを用いた実装基板の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |