JPH1187565A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1187565A JPH1187565A JP23929597A JP23929597A JPH1187565A JP H1187565 A JPH1187565 A JP H1187565A JP 23929597 A JP23929597 A JP 23929597A JP 23929597 A JP23929597 A JP 23929597A JP H1187565 A JPH1187565 A JP H1187565A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- mark
- display mark
- recognition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 半導体装置におけるパッケ−ジ表面に設けら
れるパッケ−ジ方向表示マ−クや１ピン表示マ−クの視
認性を向上させ、認識誤りによる逆捺印防止や工程内で
の逆搬送等の防止をする。 【解決手段】 半導体装置２の方向表示マ−ク４や１ピ
ン表示マ−ク６の表面をパッケ−ジ表面の他の部分に比
べて平滑、特に鏡面状態とした。また表示マーク部分を
パッケージ表面と同一の高さとし、あるいは低くもしく
は高く形成した。更に、表示マークを半球状の凹状とし
たり、あるいは所定の角度で傾斜させ、表面を鏡面仕上
げとした。 【効果】 目視外観での判別がし易くなり誤認がなくな
り、また画像認識による識別でも反射光の照度が向上す
ることにより認識精度の向上が図れる。また、反射がよ
り鮮明となり、所定の角度に受光部を設置でき、認識機
構の設置、及び受光を容易にすることができる。
れるパッケ−ジ方向表示マ−クや１ピン表示マ−クの視
認性を向上させ、認識誤りによる逆捺印防止や工程内で
の逆搬送等の防止をする。 【解決手段】 半導体装置２の方向表示マ−ク４や１ピ
ン表示マ−ク６の表面をパッケ−ジ表面の他の部分に比
べて平滑、特に鏡面状態とした。また表示マーク部分を
パッケージ表面と同一の高さとし、あるいは低くもしく
は高く形成した。更に、表示マークを半球状の凹状とし
たり、あるいは所定の角度で傾斜させ、表面を鏡面仕上
げとした。 【効果】 目視外観での判別がし易くなり誤認がなくな
り、また画像認識による識別でも反射光の照度が向上す
ることにより認識精度の向上が図れる。また、反射がよ
り鮮明となり、所定の角度に受光部を設置でき、認識機
構の設置、及び受光を容易にすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に樹脂封止型半導体装置の表面に形成される表示
マークの形状に関する。
し、特に樹脂封止型半導体装置の表面に形成される表示
マークの形状に関する。
【０００２】
【従来の技術】従来の半導体装置の中でとりわけ樹脂封
止型半導体装置は、近年高集積化や高密度化に伴わな
い、ピン数の増加や半導体装置容器（以下、パッケ−ジ
と記す）の薄型化の必然性が生じたため、ＬＱＦＰ（Ｌ
ｏｗ Ｐｒｏｆｉｌｅ ＱｕａｄＦｌａｔ Ｐａｃｋａ
ｇｅ）やＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌ−
ｉｎｅ Ｐａｃｋａｇｅ）等厚さが１ｍｍ程度の新型パ
ッケ−ジが生産されるようになった。一般に樹脂封止型
の半導体装置２は、図５に示すように、まず半導体素子
塔載部１２に導電性ペ−スト等のろう材を介在させて半
導体素子１４を搭載し、しかる後に半導体素子１４上に
設けられた各電極部と各リ−ド１０とを機械的かつ電気
的接続を得るためにボンディング線１６で接続し、その
後、トランスファ−樹脂封止法でパッケ−ジ８を形成
し、リ−ドフレ−ムから各半導体装置を個片化して、最
後にリ−ド１０を所定の形状（本例ではガルウィング
型）に加工して完成する。
止型半導体装置は、近年高集積化や高密度化に伴わな
い、ピン数の増加や半導体装置容器（以下、パッケ−ジ
と記す）の薄型化の必然性が生じたため、ＬＱＦＰ（Ｌ
ｏｗ Ｐｒｏｆｉｌｅ ＱｕａｄＦｌａｔ Ｐａｃｋａ
ｇｅ）やＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌ−
ｉｎｅ Ｐａｃｋａｇｅ）等厚さが１ｍｍ程度の新型パ
ッケ−ジが生産されるようになった。一般に樹脂封止型
の半導体装置２は、図５に示すように、まず半導体素子
塔載部１２に導電性ペ−スト等のろう材を介在させて半
導体素子１４を搭載し、しかる後に半導体素子１４上に
設けられた各電極部と各リ−ド１０とを機械的かつ電気
的接続を得るためにボンディング線１６で接続し、その
後、トランスファ−樹脂封止法でパッケ−ジ８を形成
し、リ−ドフレ−ムから各半導体装置を個片化して、最
後にリ−ド１０を所定の形状（本例ではガルウィング
型）に加工して完成する。
【０００３】ここで図８に示すように、従来の半導体装
置２２のパッケ−ジ表面には一般に、半導体装置２２の
方向を認識するための方向表示マ−ク２４や１番ピンを
認識するための１ピン表示マ−ク２６がパッケ−ジ８の
表面に設けられている。これらの表示マ−クは、一般的
に円形又は半円形状の凹部となるようにパッケ−ジ８の
表面に形成されている（従来例１）。この凹部の形状
は、パッケ−ジ８の厚さやボンディング線１６のル−プ
高さ（図５参照）から決定され、先述のＴＳＯＰ等薄型
パッケ−ジでは４０μｍ程度の深さが一般的である。
置２２のパッケ−ジ表面には一般に、半導体装置２２の
方向を認識するための方向表示マ−ク２４や１番ピンを
認識するための１ピン表示マ−ク２６がパッケ−ジ８の
表面に設けられている。これらの表示マ−クは、一般的
に円形又は半円形状の凹部となるようにパッケ−ジ８の
表面に形成されている（従来例１）。この凹部の形状
は、パッケ−ジ８の厚さやボンディング線１６のル−プ
高さ（図５参照）から決定され、先述のＴＳＯＰ等薄型
パッケ−ジでは４０μｍ程度の深さが一般的である。
【０００４】また、第２の従来例として実開昭６４−１
３１３５号公報に示す考案がある。この従来例２は、図
１１に示すように半導体装置３２のパッケ−ジ８の表面
に凹部３４を設け、ここに金属薄膜を形成し、レ−ザ加
工機等を用いて製品情報や製造情報およびピン配置情報
等のデジタルデ−タが記入してある。
３１３５号公報に示す考案がある。この従来例２は、図
１１に示すように半導体装置３２のパッケ−ジ８の表面
に凹部３４を設け、ここに金属薄膜を形成し、レ−ザ加
工機等を用いて製品情報や製造情報およびピン配置情報
等のデジタルデ−タが記入してある。
【０００５】第３の従来例として特開昭６０−５９７６
０号公報に示す発明がある。この従来例３は、図１２に
示すようにピン番号を容易に認識するためにパッケ−ジ
８の該当リ−ド付近のエッジに切欠３６を入れたり、図
１３に示すようにラインマ−ク３８を印刷したり、図１
４に示すように該当リ−ド部の第１曲げ部に切欠４０を
入れたりしていた。
０号公報に示す発明がある。この従来例３は、図１２に
示すようにピン番号を容易に認識するためにパッケ−ジ
８の該当リ−ド付近のエッジに切欠３６を入れたり、図
１３に示すようにラインマ−ク３８を印刷したり、図１
４に示すように該当リ−ド部の第１曲げ部に切欠４０を
入れたりしていた。
【０００６】
【発明が解決しようとする課題】従来の技術において第
１の問題点は、パッケ−ジ８の表面にある方向表示マ−
クや１ピン表示マ−クの凹部加工深さが浅いため、これ
らを認識することが困難なことである。
１の問題点は、パッケ−ジ８の表面にある方向表示マ−
クや１ピン表示マ−クの凹部加工深さが浅いため、これ
らを認識することが困難なことである。
【０００７】その理由は、従来例１で説明したように、
ＴＳＯＰ等の薄型パッケ−ジにおいては、パッケ−ジ厚
さが１．０ｍｍ程度であり、ボンディング線１６のル−
プ高さの制限から、各マークの加工深さが約４０μｍ
と、余り深く設けることができないためである（図９、
図１０参照）。
ＴＳＯＰ等の薄型パッケ−ジにおいては、パッケ−ジ厚
さが１．０ｍｍ程度であり、ボンディング線１６のル−
プ高さの制限から、各マークの加工深さが約４０μｍ
と、余り深く設けることができないためである（図９、
図１０参照）。
【０００８】第２の問題点は、パッケ−ジ８の表面にあ
る方向表示マ−クや１ピン表示マ−ク部分の反射状態が
パッケ−ジ８の表面と同等のため、認識が困難であるこ
とである。
る方向表示マ−クや１ピン表示マ−ク部分の反射状態が
パッケ−ジ８の表面と同等のため、認識が困難であるこ
とである。
【０００９】その理由は、パッケ−ジ表面と表示マ−ク
の凹部表面荒さが図９、図１０に示すように共に１０μ
ｍ程度の梨地表面で同じになっているため、同様な反射
となり光を照射した場合でも両者の区別がつきにくくな
っているからである。
の凹部表面荒さが図９、図１０に示すように共に１０μ
ｍ程度の梨地表面で同じになっているため、同様な反射
となり光を照射した場合でも両者の区別がつきにくくな
っているからである。
【００１０】第３の問題点は、実開昭６４−１３１３５
号公報に記載の考案のようにパッケ−ジ８の表面に形成
した凹部に金属薄膜を設け、さらにそこに情報のデジタ
ルデ−タとなるピットを設けた場合には、新たな工程が
追加になり加工費の上昇が生じることと、上述した薄型
パッケ−ジ表面に金属薄膜を設けることにより、ボンデ
ィング線１６との電気的ショ−ト等の不具合を生じる恐
れがあることである。
号公報に記載の考案のようにパッケ−ジ８の表面に形成
した凹部に金属薄膜を設け、さらにそこに情報のデジタ
ルデ−タとなるピットを設けた場合には、新たな工程が
追加になり加工費の上昇が生じることと、上述した薄型
パッケ−ジ表面に金属薄膜を設けることにより、ボンデ
ィング線１６との電気的ショ−ト等の不具合を生じる恐
れがあることである。
【００１１】第４の問題点は、特開昭６０−５９７６０
号公報に記載の発明のように、ピン番号表示マ−クとし
て、パッケ−ジ８に切欠３６を設けた場合には、製造工
程における樹脂充てん性が困難となり、また充てん性に
問題が無くてもその後の工程搬送時に切欠３６の周辺部
が破損し易い等の不具合を招き易くなるためであり、ま
た、リ−ド１０の曲げ部に切欠４０を設けた場合には、
曲げ部精度が劣り、かつリ−ド１０の強度不足やリ−ド
１０の破損を招く恐れがあることである。
号公報に記載の発明のように、ピン番号表示マ−クとし
て、パッケ−ジ８に切欠３６を設けた場合には、製造工
程における樹脂充てん性が困難となり、また充てん性に
問題が無くてもその後の工程搬送時に切欠３６の周辺部
が破損し易い等の不具合を招き易くなるためであり、ま
た、リ−ド１０の曲げ部に切欠４０を設けた場合には、
曲げ部精度が劣り、かつリ−ド１０の強度不足やリ−ド
１０の破損を招く恐れがあることである。
【００１２】（発明の目的）本発明は、半導体装置にお
けるパッケ−ジ表面に設けられるパッケ−ジ方向表示マ
−クや１ピン表示マ−クの視認性を向上させ、認識誤り
による逆捺印防止や工程内での逆搬送等の防止を目的と
するものである。
けるパッケ−ジ表面に設けられるパッケ−ジ方向表示マ
−クや１ピン表示マ−クの視認性を向上させ、認識誤り
による逆捺印防止や工程内での逆搬送等の防止を目的と
するものである。
【００１３】
【課題を解決するための手段】本発明の半導体装置は、
パッケ−ジの方向表示マ−クや１ピン表示マ−クの表面
をパッケ−ジ表面の他の部分に比べて平滑、特に鏡面状
態として、上記目的を達成することとした。この場合表
示マーク部分をパッケージ表面と同一の高さとしても、
あるいは低くもしくは高く形成してもよい。
パッケ−ジの方向表示マ−クや１ピン表示マ−クの表面
をパッケ−ジ表面の他の部分に比べて平滑、特に鏡面状
態として、上記目的を達成することとした。この場合表
示マーク部分をパッケージ表面と同一の高さとしても、
あるいは低くもしくは高く形成してもよい。
【００１４】また、表示マークを半球状の凹状とした
り、あるいは所定の角度で傾斜させた傾斜面とした。こ
の場合も表面は平滑な、好ましくは鏡面仕上げとした。
尚、半球状は必ずしも球形状の一部でなく、楕円、その
他緩やかなくぼみ形状でよく、更に、凸状でもよい。
り、あるいは所定の角度で傾斜させた傾斜面とした。こ
の場合も表面は平滑な、好ましくは鏡面仕上げとした。
尚、半球状は必ずしも球形状の一部でなく、楕円、その
他緩やかなくぼみ形状でよく、更に、凸状でもよい。
【００１５】（作用）半導体装置のパッケ−ジ表面に設
けられたパッケ−ジ方向表示マ−クや１ピン表示マ−ク
は、マ−クの表面が他のパッケ−ジ表面と平滑さが異な
った鏡面状態であるため、目視外観でパッケージの方向
や１ピンを判別した場合、目視外観での判別がし易くな
り誤認がなくなり、また画像認識機構において識別した
場合であっても、反射光の照度が向上することにより認
識精度の向上が図れる。また、表示マークを凹状に形成
することにより反射がより鮮明となり、また傾斜させる
ことにより、所定の角度に受光部を設置でき、認識機構
の設置、及び受光を容易にすることができる。
けられたパッケ−ジ方向表示マ−クや１ピン表示マ−ク
は、マ−クの表面が他のパッケ−ジ表面と平滑さが異な
った鏡面状態であるため、目視外観でパッケージの方向
や１ピンを判別した場合、目視外観での判別がし易くな
り誤認がなくなり、また画像認識機構において識別した
場合であっても、反射光の照度が向上することにより認
識精度の向上が図れる。また、表示マークを凹状に形成
することにより反射がより鮮明となり、また傾斜させる
ことにより、所定の角度に受光部を設置でき、認識機構
の設置、及び受光を容易にすることができる。
【００１６】
【発明の実施の形態】本発明にかかる半導体装置の一実
施の形態について図面を参照して詳細に説明する。図５
に、半導体装置２の断面図を示す。半導体装置２は、従
来の技術の欄で説明したように、まず半導体素子搭載部
１２上に導電性ペ−ストを介して搭載された半導体素子
１４の各電極部とリ−ド１０とをＡｕ等のボンディング
線１６で接続し、トランスファモ−ルド法にてエキポシ
樹脂で封止して、さらにリ−ド１０を所定の形状に加工
して製造される。
施の形態について図面を参照して詳細に説明する。図５
に、半導体装置２の断面図を示す。半導体装置２は、従
来の技術の欄で説明したように、まず半導体素子搭載部
１２上に導電性ペ−ストを介して搭載された半導体素子
１４の各電極部とリ−ド１０とをＡｕ等のボンディング
線１６で接続し、トランスファモ−ルド法にてエキポシ
樹脂で封止して、さらにリ−ド１０を所定の形状に加工
して製造される。
【００１７】ここでエポキシ樹脂封止によるパッケ−ジ
８の成形工程の断面図を図４に示す。これは、図１にお
ける半導体装置２を側面から示すものであり、パッケ−
ジ８の成形時には、ボンディング済みリ−ド１０をモ−
ルド封止上金型５とモ−ルド封止下金型７とでクランプ
し、一定の温度下でプランジャ９の押圧でエポキシ樹脂
を流入させ、ゲ−ト１１を通してパッケ−ジ８となるキ
ャビティ部に樹脂を充てんすることでパッケ−ジ８を形
成する。この時点で、同時に方向表示マーク４（図１図
示）及び１ピン表示マーク６をパッケージ８の外表面に
形成する。更に本発明では、このモ−ルド樹脂封止上金
型１２のキャビティ部分の表面荒さを２通りとし、方向
表示マーク４及び１ピン表示マーク６部分の表面を鏡面
仕上げ（０〜５μｍ）とし、他の部分の表面を梨地（１
５〜２５μｍ）とした。
８の成形工程の断面図を図４に示す。これは、図１にお
ける半導体装置２を側面から示すものであり、パッケ−
ジ８の成形時には、ボンディング済みリ−ド１０をモ−
ルド封止上金型５とモ−ルド封止下金型７とでクランプ
し、一定の温度下でプランジャ９の押圧でエポキシ樹脂
を流入させ、ゲ−ト１１を通してパッケ−ジ８となるキ
ャビティ部に樹脂を充てんすることでパッケ−ジ８を形
成する。この時点で、同時に方向表示マーク４（図１図
示）及び１ピン表示マーク６をパッケージ８の外表面に
形成する。更に本発明では、このモ−ルド樹脂封止上金
型１２のキャビティ部分の表面荒さを２通りとし、方向
表示マーク４及び１ピン表示マーク６部分の表面を鏡面
仕上げ（０〜５μｍ）とし、他の部分の表面を梨地（１
５〜２５μｍ）とした。
【００１８】次に、半導体装置２における１ピン表示マ
−ク６やパッケ−ジ方向表示マ−ク４の認識動作を説明
する。
−ク６やパッケ−ジ方向表示マ−ク４の認識動作を説明
する。
【００１９】上記表示マ−クの認識方法としては、図５
に示すようにＬＥＤ光等の光源ユニット１３から半導体
装置２に照射し、その反射光を受光センサ１５で読み取
る。この場合、受光センサ１５の感度レベルが低くて
も、表示マークは鏡面仕上げであることから反射光の照
度が高く容易に読み取れるため、誤認識がない。
に示すようにＬＥＤ光等の光源ユニット１３から半導体
装置２に照射し、その反射光を受光センサ１５で読み取
る。この場合、受光センサ１５の感度レベルが低くて
も、表示マークは鏡面仕上げであることから反射光の照
度が高く容易に読み取れるため、誤認識がない。
【００２０】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００２１】図４に、トランスファモ−ルド法にて樹脂
封止を行うための成形工程の断面図を示す。パッケ−ジ
８の表面状態は、モ−ルド樹脂封止上金型５の表面で決
定されており、２通りの表面荒さをキャビティ部は有し
ている。これらは、放電加工条件の違いで容易に変更で
き、図２、図３に示すように方向表示マーク４及び１ピ
ン表示マーク６等の表示マ−ク部の表面を認識精度から
考えて５μｍ以下の鏡面仕上げとし、その他の部分の表
面を１５μｍ程度の凹凸表面としてある。
封止を行うための成形工程の断面図を示す。パッケ−ジ
８の表面状態は、モ−ルド樹脂封止上金型５の表面で決
定されており、２通りの表面荒さをキャビティ部は有し
ている。これらは、放電加工条件の違いで容易に変更で
き、図２、図３に示すように方向表示マーク４及び１ピ
ン表示マーク６等の表示マ−ク部の表面を認識精度から
考えて５μｍ以下の鏡面仕上げとし、その他の部分の表
面を１５μｍ程度の凹凸表面としてある。
【００２２】次に、半導体装置２を用いたパッケ−ジ方
向表示マ−ク４や１ピン表示マ−ク６の認識動作につい
て説明する。上記マ−ク認識時には、図５に示すように
ＬＥＤ光等を光源ユニット１３から発し、表面荒さが５
μｍ以下のパッケ−ジ方向表示マ−ク４や１ピン表示マ
−ク６で反射され、他のパッケ−ジ表面部分より３倍以
上の高い照度の反射光が得られる。この高い照度が得ら
れた反射光を受光センサ１５で読み取るため、誤認識す
ることなくマ−ク判別が可能となる。
向表示マ−ク４や１ピン表示マ−ク６の認識動作につい
て説明する。上記マ−ク認識時には、図５に示すように
ＬＥＤ光等を光源ユニット１３から発し、表面荒さが５
μｍ以下のパッケ−ジ方向表示マ−ク４や１ピン表示マ
−ク６で反射され、他のパッケ−ジ表面部分より３倍以
上の高い照度の反射光が得られる。この高い照度が得ら
れた反射光を受光センサ１５で読み取るため、誤認識す
ることなくマ−ク判別が可能となる。
【００２３】次に、本発明の第２の実施の形態について
図面を参照して説明する。
図面を参照して説明する。
【００２４】図６は、本発明の第２の実施の形態である
半導体装置２の上面図である。この例は、方向表示マ−
ク４が、１ｍｍ程度の大きさのマ−クで、深さが４０μ
ｍのほぼ円弧状の凹みとなっている。これにより、マ−
ク認識の際には、光の反射率が向上し、反射光の照度が
向上するため、マ−ク認識精度が向上する。
半導体装置２の上面図である。この例は、方向表示マ−
ク４が、１ｍｍ程度の大きさのマ−クで、深さが４０μ
ｍのほぼ円弧状の凹みとなっている。これにより、マ−
ク認識の際には、光の反射率が向上し、反射光の照度が
向上するため、マ−ク認識精度が向上する。
【００２５】さらに、第３の実施の形態について、図７
を参照して説明する。この例は、方向表示マ−ク４が直
径２ｍｍのマ−クで、パッケ−ジ外側へ向かって１０°
程度の傾きを有するマ−クとした。このように、表示マ
−クをパッケ−ジ表面部に対して所定の傾きを持たせる
ことにより、認識時の受光センサ部１５を斜めの位置に
設けることができ、認識精度向上およびマ−ク認識の受
光センサ部１５が半導体装置２の上方部に位置しないた
め、ピックアップ動作の妨げにならないという利点を有
する。
を参照して説明する。この例は、方向表示マ−ク４が直
径２ｍｍのマ−クで、パッケ−ジ外側へ向かって１０°
程度の傾きを有するマ−クとした。このように、表示マ
−クをパッケ−ジ表面部に対して所定の傾きを持たせる
ことにより、認識時の受光センサ部１５を斜めの位置に
設けることができ、認識精度向上およびマ−ク認識の受
光センサ部１５が半導体装置２の上方部に位置しないた
め、ピックアップ動作の妨げにならないという利点を有
する。
【００２６】
【発明の効果】第１の効果は、パッケ−ジの方向等の認
識が容易、かつ、誤認識が無くなるということである。
これより、半導体装置の工程内での逆搬送や逆捺印防止
ができるようになる。
識が容易、かつ、誤認識が無くなるということである。
これより、半導体装置の工程内での逆搬送や逆捺印防止
ができるようになる。
【００２７】その理由は、方向認識マ−クや１ピン表示
マ−ク表面の認識精度が向上するからである。
マ−ク表面の認識精度が向上するからである。
【００２８】第２の効果は、薄型パッケ−ジにおいて信
頼性を損なわずに、かつ製造コストを上昇させることな
く、マ−ク認識精度を向上できるということである。
頼性を損なわずに、かつ製造コストを上昇させることな
く、マ−ク認識精度を向上できるということである。
【００２９】その理由は、パッケ−ジ表面への切欠きや
リ−ドへの切欠き、又は印刷法での表示マ−クの形成を
用いず、パッケージの成型により表示マークを形成した
からである。
リ−ドへの切欠き、又は印刷法での表示マ−クの形成を
用いず、パッケージの成型により表示マークを形成した
からである。
【図１】本発明にかかる半導体装置の一実施の形態を示
す図である。
す図である。
【図２】図１に示す半導体装置の部分断面図である。
【図３】図１に示す半導体装置の部分断面図である。
【図４】本発明にかかる半導体装置の製造工程を示す図
である。
である。
【図５】半導体装置の側面図である。
【図６】本発明にかかる半導体装置の他の例を示す断面
図である。
図である。
【図７】本発明にかかる半導体装置の他の例を示す断面
図である。
図である。
【図８】半導体装置を示す図である。
【図９】従来の半導体装置を示す部分断面図である。
【図１０】従来の半導体装置を示す部分断面図である。
【図１１】従来の半導体装置を示す図である。
【図１２】従来の半導体装置を示す図である。
【図１３】従来の半導体装置を示す図である。
【図１４】従来の半導体装置を示す図である。
２ 半導体装置 ４、２４ 方向表示マ−ク ５ モ−ルド封止上金型 ６、２６ １ピン表示マ−ク ７ モ−ルド封止下金型 ８ パッケ−ジ ９ プランジャ− １０ リ−ド １１ ゲ−ト １２ 半導体素子塔載部 １３ 光源ユニット １４ 半導体素子 １５ 受光センサ １６ ボンディング線 ２２、３２ 半導体装置 ３４ 凹部 ３６ パッケ−ジ切欠き ３８ ラインマ−ク ４０ リ−ド切欠き
Claims (5)
- 【請求項１】 樹脂封止型半導体装置において、該半導
体装置本体上に形成される表示マ−クの表面を鏡面仕上
げとしたことを特徴とした半導体装置。 - 【請求項２】 樹脂封止型半導体装置において、該半導
体装置本体上に形成される表示マ−クを半球状の凸みと
し、かつ該表示マ−クの表面を鏡面仕上げとしたことを
特徴とした半導体装置。 - 【請求項３】 樹脂封止型半導体装置において、該半導
体装置本体上に形成される表示マ−クが前記半導体装置
に対して傾斜しており、かつ該表示マ−クの表面を鏡面
仕上げとしたことを特徴とした半導体装置。 - 【請求項４】 前記表示マ−クは、前記半導体装置の方
向を示す方向表示マ−クあるいはピン番号を表す表示マ
−クであることを特徴とした請求項１から３のいずれか
１項に記載の半導体装置。 - 【請求項５】 前記表示マ−クの表面を、表面荒さが５
μｍ以下としたことを特徴とした請求項１から３のいず
れか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23929597A JPH1187565A (ja) | 1997-09-04 | 1997-09-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23929597A JPH1187565A (ja) | 1997-09-04 | 1997-09-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187565A true JPH1187565A (ja) | 1999-03-30 |
Family
ID=17042615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23929597A Pending JPH1187565A (ja) | 1997-09-04 | 1997-09-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1187565A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6861282B2 (en) | 2001-04-13 | 2005-03-01 | Yamaha Corporation | Semiconductor package and semiconductor package mounting method |
| US7407832B2 (en) | 2005-09-12 | 2008-08-05 | Oki Electric Industry Co., Ltd. | Method for manufacturing semiconductor package |
| JP2009188423A (ja) * | 2009-04-16 | 2009-08-20 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
-
1997
- 1997-09-04 JP JP23929597A patent/JPH1187565A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6861282B2 (en) | 2001-04-13 | 2005-03-01 | Yamaha Corporation | Semiconductor package and semiconductor package mounting method |
| US6979910B2 (en) | 2001-04-13 | 2005-12-27 | Yamaha Corporation | Semiconductor package and semiconductor package mounting method |
| US7541294B2 (en) | 2001-04-13 | 2009-06-02 | Yamaha Corporation | Semiconductor package and semiconductor package mounting method |
| US7407832B2 (en) | 2005-09-12 | 2008-08-05 | Oki Electric Industry Co., Ltd. | Method for manufacturing semiconductor package |
| JP2009188423A (ja) * | 2009-04-16 | 2009-08-20 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6667543B1 (en) | Optical sensor package | |
| JPH05203522A (ja) | モールドパッケージ半導体圧力センサおよびその製造方法 | |
| JPH0692076A (ja) | Ｉｃカードモジュール用リードフレーム形状 | |
| US20040217450A1 (en) | Leadframe-based non-leaded semiconductor package and method of fabricating the same | |
| US6372551B1 (en) | Method of manufacturing an image-sensor integrated circuit package without resin flash on lead frame and with increased wire bondability | |
| US7442559B2 (en) | Method for producing an optical or electronic module provided with a plastic package | |
| US6127206A (en) | Semiconductor device substrate, lead frame, semiconductor device and method of making the same, circuit board, and electronic apparatus | |
| JPH1187565A (ja) | 半導体装置 | |
| US6864564B2 (en) | Flash-preventing semiconductor package | |
| JP3967314B2 (ja) | 発光素子 | |
| JP4102541B2 (ja) | 半導体装置 | |
| JPH0730043A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3003212U (ja) | 圧力検出器 | |
| JPH0653399A (ja) | 樹脂封止型半導体装置 | |
| JP2010003909A (ja) | 半導体装置の製造方法 | |
| JP2862585B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JPS62221138A (ja) | 半導体装置およびその製造に用いるモ−ルド金型 | |
| JPH05243448A (ja) | 集積回路用パッケージ | |
| JP2572461Y2 (ja) | サーディップタイプ固体撮像素子のインナーリード形状 | |
| JP3066206U (ja) | 発光ダイオ―ドパッケ―ジ構造 | |
| JPH0750754B2 (ja) | 樹脂モールド形受光用半導体装置 | |
| JPH09129803A (ja) | ホール素子及びその製造方法 | |
| KR200168939Y1 (ko) | 반도체 패키지 제조용 리드 프레임 | |
| JPH04179244A (ja) | 半導体装置 | |
| TW200423304A (en) | Twice semi-etching processing and packaging structure for single-layer lead frame of image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000815 |