KR20020079584A - 반도체 패키지 및 반도체 패키지의 실장 방법 - Google Patents

반도체 패키지 및 반도체 패키지의 실장 방법 Download PDF

Info

Publication number
KR20020079584A
KR20020079584A KR1020020019737A KR20020019737A KR20020079584A KR 20020079584 A KR20020079584 A KR 20020079584A KR 1020020019737 A KR1020020019737 A KR 1020020019737A KR 20020019737 A KR20020019737 A KR 20020019737A KR 20020079584 A KR20020079584 A KR 20020079584A
Authority
KR
South Korea
Prior art keywords
semiconductor package
arrangement direction
mounting
identification means
image recognition
Prior art date
Application number
KR1020020019737A
Other languages
English (en)
Other versions
KR100551756B1 (ko
Inventor
시라사카겐이치
Original Assignee
야마하 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마하 가부시키가이샤 filed Critical 야마하 가부시키가이샤
Publication of KR20020079584A publication Critical patent/KR20020079584A/ko
Application granted granted Critical
Publication of KR100551756B1 publication Critical patent/KR100551756B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936—Marks, inscriptions, etc. for information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/168—Wrong mounting prevention
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)

Abstract

실장전에 있어서 반도체 패키지 방향의 확인을 간편한 방법으로 행할 수 있는 작업성이 뛰어난 반도체 패키지의 실장 방법을 제공하고, 그를 위해 이용되는 반도체 패키지를 제공한다. 반도체 패키지 본체(2)의 표면상에 형성된 사각 형상의 표시부(4)의 한 각(4a)은 다른 각과는 면따기 치수가 다르도록 면따기가 되어 있다. 카메라에 의해 이 면따기부가 적정한 위치에 있다고 화상 인식되면, 반도체 패키지(1)의 배치 방향은 적정한 것으로 판단된다. 한편, 적정한 위치에 없다고 화상 인식되면, 적정한 방향이 될 때까지 반도체 패키지(1)의 배치 방향을 수정한다.

Description

반도체 패키지 및 반도체 패키지의 실장 방법{SEMICONDUCTOR PACKAGE AND METHOD FOR MOUNTING SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지 및 반도체 패키지의 실장 방법에 관한 것으로, 특히, 기판에의 실장시에서의 반도체 패키지의 배치 방향의 확인이 용이한 반도체 패키지 및 반도체 패키지의 실장 방법에 관한 것이다.
종래, 반도체 패키지의 기판에의 실장은 주로 이하의 두가지 방법에 의해 행해졌다.
제1 방법은, 반도체 패키지의 윗쪽에서 카메라에 의해 리드 위치를 화상 인식하여, 반도체 패키지의 배치 방향을 확인한 후, 반도체 패키지를 기판상에 실장하여 리플로우하는 것이다.
제2 방법은, 반도체 패키지의 아래쪽에서 카메라에 의해 리드 위치를 화상 인식한 후, 반도체 패키지를 기판상에 실장하고, 실장된 반도체 패키지의 윗쪽에서 카메라에 의해 반도체 패키지의 배치 방향을 확인한 후, 리플로우하는 것이다.
양쪽 모두 반도체 패키지의 배치 방향을 확인할 때, 반도체 패키지의 코너의 면따기 형상을 화상 인식시킴으로써, 배치 방향이 적정한 방향인지의 여부를 판정하고 있다. 구체적으로는, 도 13에 도시하는 바와 같이, 반도체 패키지(1)의 각 코너는 면따기가 되고, 그 중 하나의 코너만은 면따기 치수가 다른 코너와 다르게 되어 있다. 이 면따기 치수가 다르게 되어 있는 코너의 위치를 화상 인식함으로써, 반도체 패키지의 배치 방향이 적정한지의 여부를 판단한다. 적정이 어떤지의 판단에 있어서는, 면따기가 있는지 없는지를 판단할 수 있도록, 어느 임계치를 설정하여, 이 임계치를 넘는 것은 배치 방향이 부적절한 것으로 한다.
반도체 패키지의 방향을 확인하여 반도체 패키지를 기판상에 실장함으로써, 실장 위치의 정밀도를 향상시킨 예가 일본국 특개 2000-49446호 공보에 제안되어 있다.
그러나, 반도체 패키지 코너의 면따기 형상은, 반도체 패키지의 조립 메이커에 따라 다르게 되어 있기 때문에, 복수의 조립 메이커에 의해 제조된 반도체 패키지의 실장을 행하는 경우에는, 화상 인식 처리에 있어서, 면따기 치수의 설정의 차이나 편차에 대응하여, 화상 처리를 위한 화상 처리 임계치를 조립 메이커마다 설정하지 않으면 안된다는 문제가 있었다.
또한, 일본국 특개 2000-49446호 공보에 제안된 발명은, 실장 기판측에 마킹을 하고, 이 마킹에 의해 반도체 패키지의 위치 결정을 행하는 것이므로, 실장후에밖에 반도체 패키지의 방향 확인을 할 수 없고, 실장전에 반도체 패키지 방향의 확인을 행함으로써, 패키지의 방향이 적절한지 여부를 판단할 수 없었다.
또한, 종래의 기술에서는 반도체 패키지의 방향을 인식하여 적정한 방향으로 회전시키는 기구를 가지고 있지 않으므로, 잘못된 방향에서 트레이 등에 들어가 있는 반도체 패키지는 잘못된 방향 그대로 실장되는 것이 문제였다.
본 발명은 이러한 사정을 고려하여 이루어진 것으로, 기판에의 실장전에 반도체 패키지의 배치 방향의 확인을 간편한 방법으로 행하여 적정한 방향으로 배치함으로써, 작업성이 우수한 반도체 패키지의 실장 방법을 제공하고, 이 실장 방법을 위해 이용되는 반도체 패키지를 제공하는 것을 목적으로 한다.
이상의 과제를 해결하기 위해, 본 발명의 제1 형태는, 반도체 패키지를 기판에 실장할 때의 배치 방향을 정하기 위한 식별 수단이 형성되어 있는 것을 특징으로 하는 반도체 패키지이다.
본 발명의 제2 형태는, 상기 제1의 형태에 있어서, 식별 수단은, 패키지 상면에 형성되어 있는 사각 형상의 표시부의 적어도 하나의 각이, 다른 각과는 형상이 다르도록 형성된 것을 특징으로 한다.
본 발명의 제3 형태는, 상기 제1 또는 제2 형태에 있어서, 식별 수단은, 패키지 상면에 형성되어 있는 날인에 의한 것을 특징으로 한다.
본 발명의 제4 형태는, 반도체 패키지의 리드 위치를 화상 인식하는 공정과, 반도체 패키지를 기판상에 배치하는 공정과, 반도체 패키지의 배치 방향을 화상 인식하는 공정과, 반도체 패키지를 기판상에 실장하는 공정으로 이루어지는 반도체 패키지의 실장 방법에 있어서, 반도체 패키지의 배치 방향을 화상 인식하는 공정은, 반도체 패키지에 형성된 식별 수단을 인식함으로써, 반도체 패키지의 배치 방향이 적정한 방향인지 여부를 판단하는 공정으로 이루어지는 것을 특징으로 하는 반도체 패키지의 실장 방법이다.
본 발명의 제5 형태는, 상기 제4 형태의 반도체 패키지의 실장 방법에 있어서, 상기 반도체 패키지에 형성된 식별 수단의 인식은, 상기 반도체 패키지의 표면을 몇 개의 영역으로 분할하고, 분할된 어느 영역에서 식별 수단이 화상 인식되는가에 따라 행하며, 상기 식별 수단의 위치에 따라 반도체 패키지를 필요한 각도만큼 회전시켜 적정한 방향으로 배치하는 것을 특징으로 한다.
본 발명의 제6 형태는, 상기 제4 형태의 반도체 패키지의 실장 방법에 있어서, 상기 반도체 패키지에 형성된 식별 수단의 인식은, 상기 반도체 패키지 표면의 임의의 영역을 화상 인식하고, 이 영역에서 상기 식별 수단이 화상 인식되는지에 따라 행하며, 상기 식별 수단의 인식 유무에 따라 반도체 패키지를 필요에 따라 회전시켜 적정한 방향으로 배치하는 것을 특징으로 한다.
본 발명의 제7 형태는, 반도체 패키지의 리드 위치를 레이저광에 의해 인식하는 공정과, 상기 반도체 패키지를 기판상에 배치하는 공정과, 상기 반도체 패키지의 배치 방향을 레이저광에 의해 인식하는 공정과, 상기 반도체 패키지를 기판상에 실장하는 공정으로 이루어지는 반도체 패키지의 실장 방법에 있어서, 상기 반도체 패키지의 배치 방향을 레이저광에 의해 인식하는 공정은, 상기 반도체 패키지 표면을 레이저광으로 주사하고, 반사광의 반사율 패턴 혹은 반사광의 변화 패턴에 의해 상기 반도체 패키지에 형성된 식별 수단의 위치를 인식함으로써, 상기 반도체 패키지의 배치 방향이 적정한 방향인지를 판단하는 공정으로 이루어지는 것을 특징으로 하는 반도체 패키지의 실장 방법이다.
본 발명에 의하면, 반도체 패키지 본체의 상면에 형성된 표시부의 한 각을 동일 면따기 치수로 면따기하는 것 또는 반도체 패키지 본체의 소정 위치에 날인을 함으로써, 다른 조립 메이커에 의해 제작된 반도체 패키지라도, 반도체 패키지를 기판상에 실장할 때의 반도체 패키지의 배치 방향을 용이하게 확인하는 것이 가능한 반도체 패키지를 제공할 수 있다.
또한, 본 발명에 의하면, 반도체 패키지 본체의 상면에 형성된 표시부의 한 각이 동일 면따기 치수로 면따기가 되거나, 또는 반도체 패키지 본체의 소정 위치에 날인을 한 반도체 패키지를 화상 인식함으로써, 간편하고 정확하게 반도체 패키지를 기판상에 적정한 방향으로 배치하여 실장하는 것이 가능한 반도체 패키지의 실장 방법을 제공할 수 있다.
또한, 본 발명에 의하면, 반도체 패키지 본체의 상면에 형성된 표시부의 한 각이 동일 면따기 치수로 면따기가 되거나, 또는 반도체 패키지 본체의 소정 위치에 날인을 한 반도체 패키지를 레이저광으로 주사하여, 반사광의 반사율 패턴에 의해 반도체 패키지에 형성된 식별 수단의 위치를 인식함으로써, 간편하고 정확하게 반도체 패키지를 기판상에 적정한 방향으로 배치하여 실장하는 것이 가능한 반도체 패키지의 실장 방법을 제공할 수 있다.
도 1a 및 도 1b는 본 발명의 반도체 패키지의 제1 예의 상면도,
도 2는 본 발명의 반도체 패키지의 제2 예의 상면도,
도 3은 본 발명의 반도체 패키지의 실장 방법의 예를 도시하는 도면,
도 4는 반도체 패키지의 배치 방향의 적절 여부를 판단하는 방법을 도시하는 도면,
도 5a 및 도 5b는 반도체 패키지의 배치 방향의 판정 방법의 일례를 도시하는 도면,
도 6a 및 도 6b는 반도체 패키지의 배치 방향의 판정 방법의 다른 예를 도시하는 도면,
도 7a 및 도 7b는 레이저광을 주사하여 반도체 패키지의 배치 방향을 적정화하는 방법을 도시하는 도면,
도 8a 및 도 8b는 레이저광을 주사하여 반도체 패키지의 배치 방향을 적정화하는 방법을 도시하는 도면,
도 9a 및 도 9b는 레이저광을 주사하여 반도체 패키지의 배치 방향을 적정화하는 방법을 도시하는 도면,
도 10a, 도 10b 및 도 10c는 레이저광을 주사하여 반도체 패키지의 배치 방향을 적정화하는 방법을 도시하는 도면,
도 11은 레이저광을 주사할 때의 입사광과 디텍터 위치의 일례를 도시하는 도면,
도 12a 및 도 12b는 레이저광을 주사하여 반도체 패키지의 배치 방향을 적정화하는 방법을 도시하는 도면,
도 13은 반도체 패키지의 종래예를 도시하는 도면이다.
<도면의 주요부분에 대한 부호의 설명>
1 : 반도체 패키지 2 : 반도체 패키지 본체
3 : 리드 4 : 표시부
5 : 날인 10 : 기판
11 : 카메라
이하, 본 발명을 상세하게 설명한다.
우선, 본 발명의 반도체 패키지의 예에 관해 설명한다.
도 1a 및 도 1b는 본 발명의 반도체 패키지의 제1 예의 상면도이다. 도 1a 및 도 1b에서, 부호 1은 반도체 패키지이고, 부호 2는 반도체 패키지 본체, 부호 3은 리드이다. 반도체 패키지 본체(2)에 있어서, 각(2a)은 다른 각과는 면따기 치수가 다르도록 면따기가 되어 있다.
도 1a 및 도 1b에 도시한 반도체 패키지(1)는 다른 조립 메이커에 의해 제작되어 있으므로, 반도체 패키지 본체(2)의 각(2a)의 면따기 치수는 서로 다르게 되어 있다.
부호 4는 반도체 패키지 본체(2)의 표면에 형성된 표시부이다. 이 표시부는 패키지 본체의 상면의 평탄한 부분의 형상에 따른 사각 형상의 표시부로 되어 있다. 이 표시부(4)의 한 각인 각(4a)은 면따기가 되어 있다. 이 표시부 또는 적어도 그 표시부의 면따기 치수는 다른 조립 메이커에 의해 제작되고, 패키지의 면따기 치수가 다른 반도체 패키지라도 동일해지도록 설정되어 있다. 여기서 말하는 면따기 치수란, 표시부의 면따기부의 변의 길이나 각도 등의 치수를 가리킨다.
이와 같이, 이 예에 있어서, 반도체 패키지(1)의 표시부(4)를 화상 인식하여 면따기 부분을 판단하여 반도체 패키지(1)의 배치 방향을 확인하는데 있어서, 반도체 패키지(1)는 표시부(4)의 한 각이 동일의 면따기 치수로 면따기가 되어 있으므로, 화상 처리를 위한 화상 처리 임계치를 조립 메이커마다 설정하지 않고, 동일한 임계치 그대로 행할 수 있다.
이 예에 의하면, 반도체 패키지 본체(2)의 상면에 형성된 표시부(4)의 한 각을 동일 면따기 치수로 면따기 함으로써, 다른 조립 메이커에 의해 제작된 반도체 패키지라도, 반도체 패키지를 기판상에 실장할 때의 반도체 패키지의 배치 방향을 용이하게 확인할 수 있는 반도체 패키지를 제공할 수 있다.
다음에, 본 발명의 반도체 패키지의 제2 예에 관해 설명한다.
도 2는 본 발명의 반도체 패키지의 제2 예의 상면도이다.
부호 5는, 반도체 패키지 본체(2)의 한 각(2a)의 근방에 형성되어 있는 날인으로, 반도체 패키지를 기판상에 실장할 때, 반도체 패키지의 배치 방향의 확인을 행하기 위해 형성되어 있는 것이다. 이 날인(5)은 잉크 또는 레이저 조사에 의해서 형성된다.
날인(5)의 형상으로서, 도 2에는, 원형, 삼각형, 사각형, 화살표 형상의 것을 표시하고 있는데, 이에 한정되지 않고, 도형으로서 인식할 수 있는 것이면 어떤것이라도 된다.
이 예에 의하면, 반도체 패키지 본체(2)의 소정 장소에 날인(5)을 형성함으로써, 다른 조립 메이커에 의해 제작된 반도체 패키지라도, 반도체 패키지를 기판상에 실장할 때의 반도체 패키지의 배치 방향을 용이하게 확인할 수 있는 반도체 패키지를 제공할 수 있다.
이상의 설명에 있어서는, 반도체 패키지(1)의 배치 방향을 식별하기 위한 수단으로서, 반도체 패키지 본체(2)의 상면에 형성되어 있는 사각 형상의 표시부(4)의 한 각을 동일 면따기 치수로 면따기하는 수단, 및 반도체 패키지 본체(2)의 소정 장소에 날인(5)을 형성하는 수단을 이용하고 있는데, 표시부는, 하나의 방위에 있는 부분이 다른 부분과 형상이 다르게 되어 있으면 되고, 사각 형상일 필요는 없다. 또한, 상기 수단을 조합한 표시를 행해도 된다.
또한, 본 발명에서는, 반도체 패키지(1)의 종류는 특별히 한정되지 않고, QFP(Quad Flat Package), QFN(Quad Flat Non-leaded package), CSP(Chip Size Package) 등의 모든 반도체 패키지에 대해 적용 가능하다.
특히, 본 발명의 반도체 패키지의 실장 방법의 예에 관해 설명한다.
도 3은, 본 발명의 반도체 패키지의 실장 방법의 예를 도시하는 도면이다.
반도체 패키지(1)를 기판(10)상에 배치할 때, 반도체 패키지(1)의 상면에서, 카메라(11)를 이용하여, 리드(3)의 위치를 화상 인식에 의해 인식하고 조정할 때, 반도체 패키지(1)를 기판(10)상에 배치한다.
다음에, 반도체 패키지 본체(2)의 상면을 카메라(11)에 의해 화상 인식한다. 도 1a 및 도 1b에 도시한 바와 같이, 표시부(4)의 한 각인 각(4a)이 동일 면따기 치수로 면따기가 되어 있는 반도체 패키지(1)인 경우에는 이 면따기부를 인식한다. 또한, 도 2에 도시한 바와 같이, 반도체 패키지 본체(2)의 소정 위치에 날인(5)이형성되어 있는 반도체 패키지(1)의 경우에는 날인(5)의 위치를 인식한다.
그 결과, 이 각(4a)의 면따기부 또는 날인(5)의 위치가 적정하게 인식되면, 반도체 패키지(1)의 배치 방향은 적정하다고 판단된다. 한편, 각(4a)의 면따기부 또는 날인(5)이 적정하게 인식되지 않으면, 반도체 패키지(1)의 배치 방향은 적정하지 않다고 판단되고, 적정한 방향이라고 판단될 때까지 반도체 패키지(1)의 배치 방향을 수정한다.
이하에, 반도체 패키지(1)의 배치 방향이 적절한지의 여부를 판단하는 방법에 대해 구체적으로 설명한다.
여기서는, 도 2에서 예시한 특징 있는 날인을 표시부(4)의 한 각에 형성한 경우에 대해 설명하는데, 표시부(4)에 면따기부를 형성한 경우에 대해서도 마찬가지이다.
도 4는 반도체 패키지(1)의 배치 방향이 적절한지의 여부를 판단하는 방법을 플로우차트로서 표현한 것이다.
우선, 표시부(4)의 한 각에 형성된 날인을 화상 인식한다. 이 화상 인식에서는, 미리 적정한 위치에 있는 반도체 패키지(1)의 화상을 디지털 신호로 변환한 화상 인식 데이터를 기억 장치에 기억시켜 둔다. 그리고, 측정 대상인 반도체 패키지(1)의 화상을 디지털 신호로 변환하여 화상 인식 데이터를 얻는다.
여기서는, CCD 카메라 등으로 화상을 취득하고, 이 취득된 화상에 대해, 윤곽 강조, 콘트라스트 강조하여, 인식된 화상 패턴을 다른 화상 패턴과 비교하기 쉽게 한다. 이러한 콘트라스트 강조를 행하면, 반도체 패키지(1)는 통상 흑갈색이므로 인식된 화상 패턴은 새까맣게 되어, 인자(印字) 패턴과의 식별이 용이해진다. 또한, 윤곽 강조를 행하는 것으로, 인자의 형상 뭉개짐, 더러워짐, 먼지 등 때문에 인식하기 어려운 경우라도, 윤곽의 특징점만을 집어낼 수 있으므로, 오인 방지율을 향상시킬 수 있다.
다음에, 상술한 화상 인식 데이터에 의거해 반도체 패키지(1)의 배치 방향이 적절한지의 여부를 판단한다. 즉, 적정한 위치에 있는 반도체 패키지(1)의 화상 인식 데이터와, 측정 대상인 반도체 패키지(1)의 화상 인식 데이터가 일치하는지 아닌지를 판단한다. 이 판단 결과, 화상 인식 데이터가 일치하면, 배치 방향이 적정하므로, 반도체 패키지(1)를 흡착하여 기판(10)상에 실장한다. 한편, 배치 방향이 적정하지 않을 때는, 흡착 후에 반도체 패키지(1)를 적정한 방향으로 회전시킨 후 기판(10)상에 실장한다.
도 5a 및 도 5b에 반도체 패키지(1)의 배치 방향이 적절한지의 여부를 판단하는 다른 방법에 관해서 설명한다.
도 5a에서는 반도체 패키지 본체(2)의 화상 인식 영역을, 영역 A, 영역 B, 영역 C, 영역 D의 4개의 영역으로 나누고 있고, 여기서는 날인(5)이 영역 A내에 있을 때를 적정한 배치 방향으로 한다.
도 5b는 반도체 패키지(1)의 배치 방향의 판정 방법의 일례를 플로우차트로서 도시한 것으로, 우선, 영역 A의 화상 인식을 행한다. 이 영역 A의 화상 인식에 있어서, 날인(5)을 인식할 수 있을 때는 반도체 패키지(1)는 적정한 방향에 있다고 판단된다. 날인(5)을 인식할 수 없을 때는 영역 B의 화상 인식을 행하고, 날인(5)을 인식할 수 있을 때는 반도체 패키지(1)를 흡착후 우측 방향으로 90°회전시킨다. 날인(5)을 인식할 수 없을 때는 영역 C의 화상 인식을 행한다.
이 영역 C의 화상 인식에 있어서, 날인(5)을 인식할 수 있을 때는 반도체 패키지(1)를 흡착후 우측 방향으로 180°회전시킨다. 날인(5)을 인식할 수 없을 때는 영역 D의 화상 인식을 행하고, 날인(5)을 인식할 수 있을 때는 반도체 패키지(1)를 흡착후 우측 방향으로 270°회전시킨다. 날인(5)을 인식할 수 없을 때는 에러 메시지를 발한다.
또, 이상의 설명에 있어서는, 영역 A, 영역 B, 영역 C, 영역 D의 4개의 영역을 순차 화상 인식하고 있지만, 영역 A, 영역 B, 영역 C, 영역 D 전체를 일괄해서 화상 인식하여, 이 인식 패턴과, 반도체 패키지(1)가 적정한 배치 방향으로 되어 있을 때의 기억 등록된 인식 패턴을 비교하는 방법을 이용해도 된다.
도 6a 및 도 6b에 반도체 패키지(1)의 배치 방향이 적절한지의 여부를 판단하는 다른 방법에 관해서 설명한다.
이 예는, 반도체 패키지(1)를 회전 가능한 중간 테이블상에 배치하고, 화상 인식을 행할 때마다 필요에 따라 반도체 패키지(1)를 회전시켜 적정한 방향으로 배치하는 것이다.
도 6a는 반도체 패키지 본체(2)의 한 각(2a) 부근의 영역을 CCD 카메라로 화상 인식하고 있는 모습을 나타내고 있다. 여기서는, 반도체 패키지(1)가 적정한 배치 방향에 있으므로, 반도체 패키지 본체(2)상에 형성된 날인(5)이 CCD 카메라에 의해 화상 인식되어 있는 경우를 나타내고 있다.
도 6b는 이 예의 반도체 패키지(1)의 배치 방향의 판정 방법을 플로우차트로서 나타낸 것으로, 반도체 패키지(1)를 중간 테이블상으로 이동시킨 후, CCD 카메라에 의해 반도체 패키지 본체(2)상의 정해진 영역을 화상 인식한다. 이 화상 인식에 의해 날인(5)을 인식할 수 있을 때는 반도체 패키지(1)는 적정한 방향에 있다고 판단되고, 흡착후 기판상에 실장된다.
날인(5)을 인식할 수 없을 때는 반도체 패키지(1)를 90°회전시킨 후 화상 인식을 행한다. 이 화상 인식에 의해 날인(5)을 인식할 수 있을 때는 반도체 패키지(1)는 적정한 방향에 있다고 판단되고, 흡착후 기판상에 실장된다. 날인(5)을 인식할 수 없을 때는 반도체 패키지(1)를 90°더 회전시킨 후 화상 인식을 행한다. 이 화상 인식에 의해 날인(5)을 인식할 수 있을 때 반도체 패키지(1)는 적정한 방향에 있다고 판단되고, 흡착후 기판상에 실장된다. 날인(5)을 인식할 수 없을 때는, 반도체 패키지(1)를 90°더 회전시킨 후 화상 인식을 한다. 이 화상 인식에 의해 날인(5)을 인식할 수 있을 때는 반도체 패키지(1)는 적정한 방향에 있다고 판단되고, 흡착후 기판상에 실장된다. 날인(5)을 인식할 수 없을 때는 에러 메시지를 발한다.
또한, 반도체 패키지(1)의 배치 방향을 적정화하는 방법으로서, 이상 설명한 화상 인식에 대신하여, 반도체 패키지 본체(2)의 표면에 대해 레이저광을 주사하여 그 반사광을 측정함으로써, 반도체 패키지(1)의 배치 방향을 적정화하는 것도 가능하다. 이하에, 그 구체례에 관해서 설명한다.
도 7a, 도 7b 및 도 8a, 도 8b는 레이저광을 주사하여 반도체 패키지(1)의배치 방향을 적정화하는 방법을 도시한 것으로, 이 중, 도 7a는 도면 중에 파선으로 표시하는 바와 같이, 반도체 패키지 본체(2)의 한쪽 가장자리에서 순차 레이저광을 주사하는 모양을 나타내고 있고, 도 7b는 도 7a와 같이 레이저광을 주사한 경우에, 반도체 패키지 본체(2)의 표면에서 반사된 레이저광의 반사율을 주사 시간을 횡축으로 하여 도시한 것이다. 여기서는, 도 7a에 도시하는 바와 같이, 날인(5)은 패키지 본체(2) 표면의 흑색인 다른 부분과는 광의 반사율이 다르도록 하기 위해 백색 등으로 칠해져 있다.
도 7b에 도시하는 바와 같이, 날인(5)에 레이저광이 조사되었을 때에 반사율이 저하하므로, 반사율 저하점에 이르기 까지의 주사 시간(t1)과, 반사율 저하점을 통과한 후의 주사 시간(t2)의 관계로부터, 반도체 패키지 본체(2)상에 형성된 날인(5)의 위치를 검출할 수 있다. 이 날인(5)의 검출 위치에 의거해 반도체 패키지(1)를 필요한 각도만큼 회전시켜 적정한 방향으로 배치한다.
도 8a는 반도체 패키지(1)를 회전 가능한 중간 테이블상에 배치하고, 반도체 패키지(1)를 90°씩 회전시키면서 레이저광을 주사하는 경우를 나타내고 있고, 이 경우에는 레이저광은 도 8a에 도시하는 바와 같이 1직선상으로 주사된다.
도 8b는, 도 8a와 같이 레이저광을 주사한 경우에, 반도체 패키지 본체(2)의 표면에서 반사된 레이저광의 반사율을 90°회전시킬 때마다 도시한 것이다. 이러한 방법을 채용함으로써, 몇회째 회전시에 반사율이 저하했는가에 따라 반도체 패키지(1)가 배치되어 있는 방향을 검지할 수 있고, 이 정보를 기초로 반도체패키지(1)를 적정한 방향으로 배치할 수 있다. 도 8a 및 도 8b는 1회째 회전시에 반사율 저하점이 검출되었으므로, 이 반도체 패키지(1)는 적정한 방향에 배치되어 있던 것이 확인된 경우를 나타내고 있다.
도 9a 및 도 9b는 레이저광 주사에 의해 반도체 패키지의 1배치 방향을 적정화하는 방법의 다른 예를 나타내고 있다.
이 예에서는, 도 9a에 도시하는 바와 같이, 반도체 패키지 본체(2)의 표면에는 광의 반사율을 향상시키기 위해 백색 등으로 칠해진 날인(5)이 형성되고, 이 날인(5) 상에 로고 마크 등의 문자가 흑색을 빼고 표시되어 있다. 또한, 날인(5)의 1각에 이지러짐을 형성하고, 이 이지러짐이 도 9a에 도시하는 위치에 있을 때가, 반도체 패키지의 1이 적정한 방향으로 배치되어 있는 것으로 한다.
날인(5)을 이와 같이 형성함으로써, 반도체 패키지 본체(2)의 표면을 레이저광으로 주사할 때, 주사하는 위치에 따라, 반사광의 반사율의 패턴이 변화한다. 도 9b에 레이저광의 주사에 의해 레이저광의 반사율이 주사 위치에 의해 변화하는 모양을 나타낸다.
예컨대, 주사 1의 경우에는, 주사를 개시하고 나서 날인(5)에 레이저광이 도달하기까지의 시간이 짧지만, 주사 2의 경우에는 레이저광이 날인(5)의 이지러짐 부분을 통과하므로, 날인(5)에 레이저광이 도달하기까지의 시간이 길다. 날인(5)의 흑색 부분을 레이저광이 통과할 때는 반사광의 반사율이 작으므로, 주사 1에서는 반사광의 피크폭이 좁고, 주사 2에서는 반사광의 피크폭이 넓다. 이와 같이, 주사 위치에 따라 반사광의 피크폭이 다르다.
반도체 패키지(1)의 배치 방향이 적정하지 않은 경우에는, 날인(5)의 이지러짐 부분이 도 9a에 도시하는 위치에 없으므로, 반사광의 피크폭은 도 9b에 도시하는 바와 같이 되지 않는다. 이것으로부터, 반도체 패키지(1)의 배치 방향이 적절한지의 여부를 판단할 수 있어, 반도체 패키지(1)의 배치 방향을 적정화할 수 있다.
이상에서는, 반도체 패키지(1)의 배치 방향을 적정화하는 방법으로서, 반도체 패키지 본체(2) 표면에 날인 등을 형성해 레이저광 주사를 행하는 경우에 대해 설명했는데, 레이저광의 반사율의 변화에 따라 배치 방향의 적정화를 행하는 것이면 다른 방법에 의해서도 되고, 그 일례로서, 단차를 반도체 패키지 본체(2)의 표면에 형성하여 반사율의 변화 패턴을 보는 방법에 관해서도 설명한다.
도 10a에는 반도체 패키지 본체(2)의 표면에 형성된 단차부를 도시하고 있고, 도 10b는 이 반도체 패키지 본체(2)의 A-A' 단면과 B-B' 단면을 나타내고 있다.
이와 같이 단차가 형성된 반도체 패키지에 대해 레이저광 주사를 행한다. 반도체 패키지 본체(2)의 표면에서 반사되는 레이저광을 편광 필터를 통해 수광할 수 있는 디텍터를 이용해 반사광 강도를 측정한다. 이 반사광은 반도체 패키지 본체(2) 표면의 평탄부, 즉 단차의 상부와 단차의 하부에서의 위상은 흐트러지지 않지만, 그 경계부에서의 위상은 흐트러진 상태로 된다.
이 반사광의 모양을 도 10c에 도시한다. 주사 1과 주사 2에서는 주사 위치가 다르므로, 도 10c에 도시하는 반사광의 피크폭(A)과 (B)의 상이에 따라 배치 방향을 인식할 수 있다.
도 11은 반도체 패키지 본체(2)의 표면에서의 반사광을 디텍터로 수광할 때, 반도체 패키지 본체(2)의 표면에 대해 비스듬히 레이저광을 조사하는 경우를 나타내고 있다.
도 11에서, 입사광(a0)은 반도체 패키지 본체(2)의 표면에 대해 각도(θ)를 이루는 방향에서 조사되고, 디텍터를 비스듬히 배치하여, 이 디텍터의 위치를 a1, a2, …an과 같이 이동시킨다. 반도체 패키지 본체(2) 표면의 단차 부분에서의 반사광의 강도는 다른 장소에서의 반사광의 강도에 비해 변화하므로, 이에 의해 단차 부분의 위치를 인식할 수 있다.
또한, 반도체 패키지 본체(2)의 표면 단차부에서의 반사광의 위상차를 이용하여 높이를 측정하는 것도 가능하다. 이 경우에는, 반사광의 위상차에 의해 생기는 무아레 줄무늬의 개수를 세어 높이를 측정한다.
다음에, 반도체 패키지 본체(2)상에 형성된 1 핀 마크의 위치에 따라 반도체 패키지(1)의 배치 방향을 적정화하는 방법에 관해서 설명한다.
도 12a는 반도체 패키지 본체(2)의 표면에 형성된 1 핀 마크를 나타내고, 도 12b는 이것을 측면으로부터 보았을 때를 나타낸다. 도 12a 및 도 12b에 도시하는 바와 같이, 1 핀 마크의 크기는 통상, 제조 메이커에 따라 다르고, 여기서는 A사의 1 핀 마크보다 B사의 1 핀 마크 쪽이 크다.
이와 같이, 크기가 다른 1 핀 마크가 구비된 반도체 패키지(1)라도, 레이저광 주사를 하여 그 반사광을 측정함으로써, 1 핀 마크의 단차를 검지하고, 1 핀 마크가 형성된 위치를 인식할 수 있고, 이 정보를 기초로 반도체 패키지(1)를 적정한 방향에 배치할 수 있다. 또, 레이저광을 주사할 때, 반도체 패키지 본체(2)의 표면에 수직 방향에 대해 각도를 내 조사함으로써, 단차 신호를 보다 명확하게 파악할 수 있다.
이상과 같은 방법에 의해, 반도체 패키지(1)가 기판(10)상에서 적정한 방향에 배치된 바, 반도체 패키지(1)를 기판(10)상에 실장하여, 리플로우 공정을 거쳐 반도체 패키지(1)의 기판(10)에의 실장이 완료된다.
이 예에 의하면, 반도체 패키지 본체(2)의 상면에 형성된 표시부(4)의 한 각이 동일한 면따기 치수로 면따기가 되거나, 또는 반도체 패키지 본체(2)의 소정 위치에 날인(5)이 형성된 반도체 패키지(1)를 화상 인식함으로써, 간편하고 정확하게 반도체 패키지(1)를 기판(10)상에 적정한 방향으로 배치하여 실장하는 것이 가능한 반도체 패키지의 실장 방법을 제공할 수 있다.
또한, 반도체 패키지 본체(2)의 상면에 형성된 표시부(4)의 한 각이 동일 면따기 치수로 면따기가 되거나, 또는 반도체 패키지 본체(2)의 소정 위치에 날인(5)이 부가된 반도체 패키지(1)를 레이저광으로 주사하여, 반사광의 반사율 패턴에 의해 반도체 패키지(1)에 형성된 식별 수단의 위치를 인식함으로써, 간편하고 정확하게 반도체 패키지(1)를 기판(10)상에 적정한 방향에 배치하여 실장하는 것이 가능한 반도체 패키지의 실장 방법을 제공할 수 있다.

Claims (7)

  1. 반도체 패키지(1)를 기판에 실장할 때의 배치 방향을 정하기 위한 식별 수단이 형성된 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 식별 수단은, 상기 패키지(1) 상면에 형성된 사각 형상 표시부(4)의 적어도 하나의 각(4a)이 다른 각과는 형상이 다르게 형성된 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서, 상기 식별 수단은 상기 패키지(1) 상면에 형성된 날인(5)에 의한 것을 특징으로 하는 반도체 패키지.
  4. 반도체 패키지(1)의 리드(3)의 위치를 화상 인식하는 공정과, 상기 반도체 패키지(1)를 기판상(10)에 배치하는 공정과, 상기 반도체 패키지(1)의 배치 방향을 화상 인식하는 공정과, 상기 반도체 패키지(1)를 기판상(l0)에 실장하는 공정으로 이루어지는 반도체 패키지의 실장 방법에 있어서,
    상기 반도체 패키지(1)의 배치 방향을 화상 인식하는 공정은, 상기 반도체 패키지(1)에 형성된 식별 수단을 인식함으로써, 상기 반도체 패키지(1)의 배치 방향이 적정한 방향인지를 판단하는 공정으로 이루어지는 것을 특징으로 하는 반도체 패키지의 실장 방법.
  5. 제4항에 있어서, 상기 반도체 패키지(1)에 형성된 식별 수단의 인식은, 상기 반도체 패키지(1)의 표면을 몇 개의 영역으로 분할하고, 분할된 어느 영역에서 식별 수단이 화상 인식되는가에 따라 행하고, 상기 식별 수단의 위치에 따라 반도체 패키지(1)를 필요한 각도만큼 회전시켜 적정한 방향으로 배치하는 것을 특징으로 하는 반도체 패키지의 실장 방법.
  6. 제4항에 있어서, 상기 반도체 패키지(1)에 형성된 식별 수단의 인식은, 상기 반도체 패키지(1)의 표면의 임의의 영역을 화상 인식하고, 이 영역에서 상기 식별 수단이 화상 인식되는가에 따라 행하고, 상기 식별 수단의 인식 유무에 의해 반도체 패키지(1)를 필요에 따라 회전시켜 적정한 방향에 배치하는 것을 특징으로 하는 반도체 패키지의 실장 방법.
  7. 반도체 패키지(1)의 리드(3) 위치를 레이저광에 의해 인식하는 공정과, 상기 반도체 패키지(1)를 기판(10)상에 배치하는 공정과, 상기 반도체 패키지(1)의 배치 방향을 레이저광에 의해 인식하는 공정과, 상기 반도체 패키지(1)를 기판(10)상에 실장하는 공정으로 이루어지는 반도체 패키지의 실장 방법에 있어서,
    상기 반도체 패키지(1)의 배치 방향을 레이저광에 의해 인식하는 공정은, 상기 반도체 패키지(1) 표면을 레이저광으로 주사하고, 반사광의 반사율 패턴 또는 반사광의 변화 패턴에 의해 상기 반도체 패키지(1)에 형성된 식별 수단의 위치를인식함으로써, 상기 반도체 패키지(1)의 배치 방향이 적정한 방향인지를 판단하는 공정으로 이루어지는 것을 특징으로 하는 반도체 패키지의 실장 방법.
KR1020020019737A 2001-04-13 2002-04-11 반도체 패키지의 실장 방법 KR100551756B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001115380 2001-04-13
JPJP-P-2001-00115380 2001-04-13
JPJP-P-2002-00079371 2002-03-20
JP2002079371A JP2002374098A (ja) 2001-04-13 2002-03-20 半導体パッケージ及び半導体パッケージの実装方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020050098915A Division KR100647213B1 (ko) 2001-04-13 2005-10-20 반도체 패키지 및 그 식별 수단 형성방법

Publications (2)

Publication Number Publication Date
KR20020079584A true KR20020079584A (ko) 2002-10-19
KR100551756B1 KR100551756B1 (ko) 2006-02-13

Family

ID=26613566

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020020019737A KR100551756B1 (ko) 2001-04-13 2002-04-11 반도체 패키지의 실장 방법
KR1020050098915A KR100647213B1 (ko) 2001-04-13 2005-10-20 반도체 패키지 및 그 식별 수단 형성방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020050098915A KR100647213B1 (ko) 2001-04-13 2005-10-20 반도체 패키지 및 그 식별 수단 형성방법

Country Status (6)

Country Link
US (4) US6861282B2 (ko)
JP (1) JP2002374098A (ko)
KR (2) KR100551756B1 (ko)
CN (1) CN1280904C (ko)
HK (1) HK1049066A1 (ko)
TW (1) TW588442B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101285473B1 (ko) * 2006-01-13 2013-07-12 소니 주식회사 반도체 장치와, 반도체 장치의 검사 방법 및 반도체 장치의검사 장치
CN113692215A (zh) * 2021-07-30 2021-11-23 广州佳帆计算机有限公司 一种贴片元件位置可调整系统、方法及装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002374098A (ja) * 2001-04-13 2002-12-26 Yamaha Corp 半導体パッケージ及び半導体パッケージの実装方法
JP3838964B2 (ja) * 2002-03-13 2006-10-25 株式会社リコー 機能性素子基板の製造装置
EP1478022A1 (en) * 2003-05-13 2004-11-17 Infineon Technologies AG Integrated circuit package marked with product tracking information
US20050054126A1 (en) * 2003-08-29 2005-03-10 Texas Instruments Incorporated System and method for marking the surface of a semiconductor package
US7289332B2 (en) * 2004-06-16 2007-10-30 Liberty University Mirror image electrical packages and system for using same
US7622806B2 (en) * 2005-10-14 2009-11-24 Chipmos Technologies (Bermuda) Ltd. Laser mark on an IC component
JP4787694B2 (ja) * 2006-07-14 2011-10-05 ヤマハ発動機株式会社 実装機
US8929641B2 (en) * 2009-03-17 2015-01-06 Aesynt Incorporated System and method for determining the orientation of a unit dose package
JP2012099670A (ja) * 2010-11-02 2012-05-24 Sumitomo Wiring Syst Ltd 実装基板
CN103034064B (zh) * 2011-09-29 2015-03-25 上海微电子装备有限公司 一种用于基板预对准以及基板方向检测及调整的装置
JP5868801B2 (ja) * 2012-07-19 2016-02-24 株式会社 東京ウエルズ 外観検査装置および外観検査方法
US9922935B2 (en) 2014-09-17 2018-03-20 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
KR20160032958A (ko) 2014-09-17 2016-03-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
JP6652787B2 (ja) * 2015-05-21 2020-02-26 株式会社Ｆｕｊｉ 実装装置及びその制御方法
US10354373B2 (en) * 2017-04-26 2019-07-16 Kla-Tencor Corporation System and method for photomask alignment and orientation characterization based on notch detection
EP3598853A1 (en) * 2018-07-20 2020-01-22 Sensiron Automotive Solutions AG Sensor device with trackable marking
DE102021132880A1 (de) * 2021-12-14 2023-06-15 Connaught Electronics Ltd. Kraftfahrzeugkamera mit Ausrichthilfe

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55164846U (ko) * 1979-05-15 1980-11-27
JPS55164846A (en) 1979-06-08 1980-12-22 Ricoh Co Ltd Toner replenishing device in electrophotographic copier
JPS6220353A (ja) * 1985-07-18 1987-01-28 Matsushita Electric Works Ltd 樹脂封止型電子部品のマ−キング方法
US4885126A (en) * 1986-10-17 1989-12-05 Polonio John D Interconnection mechanisms for electronic components
JP2658213B2 (ja) 1988-07-15 1997-09-30 富士通株式会社 気相エピタキシャル成長方法
JPH0227742U (ko) * 1988-08-10 1990-02-22
JPH0775035B2 (ja) * 1989-04-19 1995-08-09 株式会社ピーエフユー 画像処理によるｓｍｄの極性識別検査装置
JPH03129599A (ja) * 1989-10-16 1991-06-03 Toshiba Corp 避難誘導装置
US5137362A (en) 1990-03-26 1992-08-11 Motorola, Inc. Automatic package inspection method
US5048178A (en) 1990-10-23 1991-09-17 International Business Machines Corp. Alignment--registration tool for fabricating multi-layer electronic packages
JPH04312959A (ja) * 1991-03-28 1992-11-04 Mitsubishi Electric Corp 電子部品
JPH05218216A (ja) 1991-05-24 1993-08-27 Sony Corp 半導体装置用パッケージ等の物品へのマーク表示方法
JPH053261A (ja) 1991-06-25 1993-01-08 Hitachi Ltd レーザマーキング装置
JPH0513635A (ja) 1991-07-02 1993-01-22 Nec Corp タイバー切断方法
JPH05326752A (ja) * 1991-10-03 1993-12-10 Hitachi Ltd 半導体パッケージ
JP3269109B2 (ja) 1992-03-02 2002-03-25 カシオ計算機株式会社 ボンディング方法
JPH05267482A (ja) 1992-03-19 1993-10-15 Fujitsu Ltd 半導体装置
JPH05280950A (ja) 1992-03-30 1993-10-29 Sony Corp 半導体検査装置
JPH05335464A (ja) * 1992-06-03 1993-12-17 Sony Corp ジグザグインラインパッケージタイプのモジュール
JPH0677265A (ja) 1992-08-27 1994-03-18 Mitsui Petrochem Ind Ltd 半導体実装時の位置合わせ精度を向上させた箱形樹脂 成形体
JPH06104352A (ja) 1992-09-22 1994-04-15 Mitsubishi Electric Corp 半導体装置およびその方向検査装置
JPH06151686A (ja) 1992-11-16 1994-05-31 Hitachi Ltd 半導体集積回路装置
JPH07183444A (ja) * 1993-12-24 1995-07-21 Nec Corp 表面実装部品
JPH07235772A (ja) * 1994-02-25 1995-09-05 Fujitsu Ltd 薄膜多層回路基板およびその製造方法
US5644102A (en) * 1994-03-01 1997-07-01 Lsi Logic Corporation Integrated circuit packages with distinctive coloration
JPH07283598A (ja) 1994-04-08 1995-10-27 Fujitsu Ltd 電子デバイスの実装方法
JPH0917898A (ja) 1995-06-29 1997-01-17 Nec Yamagata Ltd 半導体装置
JP3170182B2 (ja) * 1995-08-15 2001-05-28 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPH09260625A (ja) 1996-03-25 1997-10-03 Sony Corp 光学素子の位置決め方法
JP3647146B2 (ja) * 1996-06-20 2005-05-11 松下電器産業株式会社 電子部品実装装置および電子部品実装方法
JP3134783B2 (ja) 1996-07-30 2001-02-13 住友電装株式会社 コネクタ
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
JPH10125728A (ja) 1996-10-23 1998-05-15 Casio Comput Co Ltd ボンディング方法
KR19980054692A (ko) * 1996-12-27 1998-09-25 추호석 전자부품 표면실장기
JPH10270582A (ja) * 1997-03-25 1998-10-09 Mitsubishi Electric Corp 半導体装置
US6389688B1 (en) 1997-06-18 2002-05-21 Micro Robotics Systems, Inc. Method and apparatus for chip placement
JP2943773B2 (ja) 1997-06-20 1999-08-30 日本電気株式会社 Ｉｃパッケージ
JPH1145951A (ja) 1997-07-25 1999-02-16 Nippon Steel Corp 半導体パッケージ及び半導体パッケージの識別方法
JPH1187565A (ja) 1997-09-04 1999-03-30 Nec Corp 半導体装置
US5949137A (en) * 1997-09-26 1999-09-07 Lsi Logic Corporation Stiffener ring and heat spreader for use with flip chip packaging assemblies
US6121067A (en) * 1998-02-02 2000-09-19 Micron Electronics, Inc. Method for additive de-marking of packaged integrated circuits and resulting packages
JPH11237210A (ja) 1998-02-19 1999-08-31 Komatsu Ltd 半導体パッケージの検査装置
JPH11298098A (ja) 1998-04-06 1999-10-29 Kokusai Electric Co Ltd プリント配線板
JPH11330316A (ja) * 1998-05-19 1999-11-30 Nec Tohoku Ltd 電子部品
JP2000049446A (ja) 1998-07-28 2000-02-18 Sharp Corp Ｉｃ素子の実装方法及びｉｃ素子用実装基板
KR20000018416A (ko) 1998-09-02 2000-04-06 윤종용 볼 그리드 어레이 패키지
JP2000183238A (ja) 1998-12-16 2000-06-30 Nec Corp 半導体装置及びその捺印方法
JP2000236146A (ja) * 1999-02-16 2000-08-29 Murata Mach Ltd 印刷回路基板
JP2001015994A (ja) 1999-06-30 2001-01-19 Mitsumi Electric Co Ltd Ｉｃパッケージの実装方法
JP2001068586A (ja) 1999-08-25 2001-03-16 Fujitsu Ltd 半導体装置
US6525406B1 (en) * 1999-10-15 2003-02-25 Amkor Technology, Inc. Semiconductor device having increased moisture path and increased solder joint strength
JP2001297956A (ja) * 2000-04-14 2001-10-26 Mitsubishi Electric Corp 半導体チップ、該半導体チップを備えた半導体装置及び半導体モジュール、並びに半導体ウエハ
TW445560B (en) 2000-06-27 2001-07-11 Advanced Semiconductor Eng Leadless semiconductor package
US6403401B1 (en) * 2000-08-14 2002-06-11 St Assembly Test Services Pte Ltd Heat spreader hole pin 1 identifier
JP3397201B2 (ja) * 2000-12-01 2003-04-14 松下電器産業株式会社 半導体装置
JP2002374098A (ja) * 2001-04-13 2002-12-26 Yamaha Corp 半導体パッケージ及び半導体パッケージの実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101285473B1 (ko) * 2006-01-13 2013-07-12 소니 주식회사 반도체 장치와, 반도체 장치의 검사 방법 및 반도체 장치의검사 장치
CN113692215A (zh) * 2021-07-30 2021-11-23 广州佳帆计算机有限公司 一种贴片元件位置可调整系统、方法及装置

Also Published As

Publication number Publication date
TW588442B (en) 2004-05-21
KR20050105156A (ko) 2005-11-03
KR100647213B1 (ko) 2006-11-23
US20060060948A1 (en) 2006-03-23
US20040173888A1 (en) 2004-09-09
US6979910B2 (en) 2005-12-27
US7541294B2 (en) 2009-06-02
US20020167076A1 (en) 2002-11-14
CN1280904C (zh) 2006-10-18
KR100551756B1 (ko) 2006-02-13
JP2002374098A (ja) 2002-12-26
HK1049066A1 (zh) 2003-04-25
CN1381891A (zh) 2002-11-27
US20040209397A1 (en) 2004-10-21
US6861282B2 (en) 2005-03-01

Similar Documents

Publication Publication Date Title
KR100647213B1 (ko) 반도체 패키지 및 그 식별 수단 형성방법
JP4946668B2 (ja) 基板位置検出装置及び基板位置検出方法
US5208463A (en) Method and apparatus for detecting deformations of leads of semiconductor device
US20060243711A1 (en) System and method for aligning a wafer processing system in a laser marking system
JP2007078533A (ja) 基板検査方法
US5114229A (en) Apparatus for measuring leads of electrical component and method of measuring leads of electrical component
JP4120697B2 (ja) 半導体パッケージの実装方法
US5192983A (en) Apparatus for and method of checking external appearance of soldering state
EP1020702B1 (en) Judging whether bump height is proper or not
JP3715489B2 (ja) プリント基板検査装置
JPH06185994A (ja) 実装基板検査装置
JPS59171199A (ja) 微小部品装着位置検査装置
JPH0677689A (ja) 回路基板の位置認識方法
JP2006250610A (ja) 回路基板の外観検査方法
JP3006075B2 (ja) リードの長さばらつき検出方法およびリード先端部の半田の外観検査方法
JPH1187452A (ja) 検査装置および位置ずれ検査方法
JP3209886B2 (ja) 計測装置
JP3038905B2 (ja) 電子部品認識方法
JPH07139924A (ja) 電子部品におけるリード端子の位置・姿勢の測定方法
JPH07104136B2 (ja) 端子の傾き検出方法
JPH0770856B2 (ja) 混成集積回路基板の位置検出方法
Neger et al. Integration and Application of Vision Systems in SMD Automatic Placement Machines
JPH05135157A (ja) 実装基板外観検査装置
JPH0694437A (ja) 印刷配線形状検査装置
JPH01280334A (ja) 半導体ウェハにおける半導体チップの位置検出方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee