JP2015109294A - 電力用半導体装置およびその製造方法 - Google Patents
電力用半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2015109294A JP2015109294A JP2013250011A JP2013250011A JP2015109294A JP 2015109294 A JP2015109294 A JP 2015109294A JP 2013250011 A JP2013250011 A JP 2013250011A JP 2013250011 A JP2013250011 A JP 2013250011A JP 2015109294 A JP2015109294 A JP 2015109294A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- solder
- semiconductor device
- lead frame
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
【解決手段】電力用半導体装置100は、リードフレーム1と、リードフレーム1の上にはんだ2を用いて接合された電力用半導体素子3とを備える。リードフレーム1の表面であって、平面視で電力用半導体素子3の面内には、枠状の堤防部材4などによって画定され、はんだ2で充填された凹状領域が設けられている。電力用半導体装置100は、凹状領域に溶融はんだを供給する工程と、リードフレーム1の上に、凹状領域を覆うように電力用半導体素子3を搭載する工程とにより製造される。
【選択図】図1
Description
比較例に係る電力用半導体装置では、リードフレーム101の上に半導体チップ103a,103bがはんだ102を用いて接合されている。チップ103aと103bの間、チップ103a,103bとリードフレーム101の外部電極(図示せず)との間は、Al線105のような配線部材で接続されている。このようにして、電気回路が形成されている。
図12(a)に示す工程S1では、水素と窒素の混合ガスの還元雰囲気の炉内で、リードフレーム101の上に溶融状態のはんだ(以下、溶融はんだという)102を供給する。具体的には、糸はんだをノズルから送り出し、熱板110の上で加熱されたリードフレーム101に接触させ、糸はんだの先端を溶融させてリードフレーム101を濡らす。次に、図12(b)に示す工程S2では、はんだ102を成形するために、はんだ攪拌ジグ120で叩いてはんだ102を攪拌する。ジグ120は先端が窪んでおり、はんだ102を叩くことで、窪んだ部分の体積だけはんだが濡れ広がるようになっている。はんだ102の面積をチップ103の面積と同等かそれ以上とすることで、はんだ102の濡れ広がり不足が解消する。次に、図12(c)に示す工程S3では、吸着コレット130を用いて、ウエハ(図示せず)からチップ103をピックアップしてはんだ102の上に搭載する。工程S3では、チップ103を吸着コレット130で押し込む際に、はんだ102が流動して濡れ広がる。
図1(a)は、本発明の実施の形態1に係る電力用半導体装置の一製造工程を示し、図1(b)は、製造された電力用半導体装置の断面図を示す。図2は、当該電力用半導体装置の平面図を示す。図1(b)は、図2のA−A線断面図である。これは、図5と図6、図9と図10でも同様である。
図1(b)に示すように、電力用半導体装置100は、リードフレーム1と、リードフレーム1の上にはんだ2を用いて接合された半導体チップ3と、リードフレーム1の上に設けられ、はんだ2中に取り込まれた堤防部材4などを備える。
この変形例で、堤防部材4は、半導体チップ3の各辺と堤防部材4の外周(外縁部)とのクリアランス(間隔)が一定となるような形状を有する。換言すると、堤防部材4の外縁部は、平面視で、半導体チップ3の各辺から一定距離を隔てた辺で構成される。図3では、x方向のクリアランスをXで、y方向のクリアランスをYで示している。すなわち、この変形例ではXの値とYの値が等しい。それゆえ、はんだ2が各方向(x方向、y方向)へ濡れ広がる距離が一定となってはんだ2の流動のアンバランスが解消される。これにより、半導体チップ3の移動、回転の抑制効果を高めることができる。なお、図3のXの値とYの値が完全には一致しなくても、この変形例の効果をある程度得ることができる。
この変形例で、堤防部材4は、半導体チップ3側でR面取りが施された形状を有する。他の面取り、例えばC面取りなどが施されてもよい。堤防部材4が面取りされた形状を有することにより、以下の効果が得られる。すなわち、チップ搭載工程S3によるはんだ2の濡れ広がり時に堤防部材4に塞き止められ、その内側に蓄積されてしまう可能性のある巻き込まれた雰囲気を、半導体チップ3の接合面外に排斥しやすくなる。
図5(a)は、本発明の実施の形態2に係る電力用半導体装置の一製造工程での構造を示し、図5(b)は、製造された電力用半導体装置の断面図を示す。
本実施形態2に係る電力用半導体装置200では、リードフレーム21に溝部21aが形成されている。その他の基本的な構成は実施形態1と同様であり、説明を省略する。
この第1変形例で、溝部21aは、半導体チップ3の各辺と溝部21aの外縁部とのクリアランスが一定となるような形状を有する。すなわち、この変形例は、図3で説明した実施形態1の第1変形例と同様の構成であり、そこで説明した効果と同様の効果が得られる。
この第2変形例では、溝部21aの面方向の大きさが、半導体チップ3に向かって(+z方向に)テーパ状に大きくなるように形成されている。「面方向の大きさ」とは、例えば、平面視で長方形に形成された溝部21aでは長方形の面積である。これにより、チップ搭載工程S3によるはんだ2の濡れ広がり時に段差部21bに塞き止められ、溝部21に蓄積されてしまう可能性のある巻き込まれた雰囲気を、半導体チップ3の接合面外に排斥しやすくなるという効果が得られる。
図9(a)は、本発明の実施の形態3に係る電力用半導体装置の一製造工程での構造を示し、図9(b)は、製造された電力用半導体装置の断面図を示す。
本実施形態3に係る電力用半導体装置300では、実施形態1と同様に枠状の堤防部材34が設けられるところ、堤防部材34の表面材料として、はんだ2に対して濡れ性の悪い材料を用いることが特徴である。その他の基本的な構成は実施形態1と同様であり、説明を省略する。
Claims (11)
- リードフレームと、
前記リードフレームの上にはんだを用いて接合された電力用半導体素子とを備え、
前記リードフレームの表面であって、平面視で前記電力用半導体素子の面内には、はんだで充填された凹状領域が設けられたことを特徴とする、電力用半導体装置。 - 前記凹状領域は、前記リードフレームの上に設けられた枠状の堤防部材によって画定されたことを特徴とする、請求項1に記載の電力用半導体装置。
- 前記堤防部材の高さは、該堤防部材の周囲でのはんだの厚さに一致することを特徴とする、請求項2に記載の電力用半導体装置。
- 前記堤防部材は、前記電力用半導体素子側で面取りされた形状を有することを特徴とする、請求項2または3に記載の電力用半導体装置。
- 前記堤防部材は、前記はんだに対する非濡れ性表面を有することを特徴とする、請求項2から4のいずれか1項に記載の電力用半導体装置。
- 前記凹状領域は、前記リードフレームに形成された溝部によって画定されたことを特徴とする、請求項1に記載の電力用半導体装置。
- 前記溝部は、その面方向の大きさが前記電力用半導体素子に向かってテーパ状に大きくなるように形成されたことを特徴とする、請求項6に記載の電力用半導体装置。
- 前記凹状領域の外縁部は、平面視で、前記電力用半導体素子の各辺から一定距離を隔てた辺で構成されたことを特徴とする、請求項1から7のいずれか1項に記載の電力用半導体装置。
- リードフレームの表面に設けられた凹状領域に溶融はんだを供給する工程と、
前記リードフレームの上に、前記凹状領域を覆うように電力用半導体素子を搭載する工程とを含み、
前記凹状領域の外縁部には、供給された溶融はんだを塞き止める堤防部が設けられ、
前記電力用半導体素子を搭載する工程では、塞き止められた状態の溶融はんだを前記堤防部の外側まで濡れ広げること特徴とする、電力用半導体装置の製造方法。 - 前記リードフレームの表面での凹状領域の面積は、前記溶融はんだを供給する工程で溶融はんだが濡れ広がる面積以下であることを特徴とする、請求項9に記載の電力用半導体装置の製造方法。
- 前記溶融はんだを供給する工程および前記電力用半導体素子を搭載する工程は、還元雰囲気中で実施することを特徴とする、請求項9または10に記載の電力用半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013250011A JP6423147B2 (ja) | 2013-12-03 | 2013-12-03 | 電力用半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013250011A JP6423147B2 (ja) | 2013-12-03 | 2013-12-03 | 電力用半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015109294A true JP2015109294A (ja) | 2015-06-11 |
JP6423147B2 JP6423147B2 (ja) | 2018-11-14 |
Family
ID=53439476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013250011A Active JP6423147B2 (ja) | 2013-12-03 | 2013-12-03 | 電力用半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6423147B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019161189A (ja) * | 2018-03-16 | 2019-09-19 | 株式会社神戸製鋼所 | 熱伝導性無機基板及び半導体装置 |
DE112020005309T5 (de) | 2019-12-16 | 2022-08-04 | Hitachi Astemo, Ltd. | Herstellungsverfahren für eine halbleitervorrichtung und halbleitervorrichtung |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53143566U (ja) * | 1977-04-18 | 1978-11-13 | ||
JPS5465668U (ja) * | 1977-10-17 | 1979-05-10 | ||
JPS60105241A (ja) * | 1983-11-11 | 1985-06-10 | Sumitomo Electric Ind Ltd | 半導体素子用パツケ−ジ |
JPH01270236A (ja) * | 1988-04-22 | 1989-10-27 | Hitachi Ltd | 電子部品の製造方法 |
JP2000277876A (ja) * | 1999-03-25 | 2000-10-06 | Mitsubishi Electric Corp | 半導体装置及びその製造方法並びに製造装置 |
JP2010034278A (ja) * | 2008-07-29 | 2010-02-12 | Rohm Co Ltd | 半導体装置 |
-
2013
- 2013-12-03 JP JP2013250011A patent/JP6423147B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53143566U (ja) * | 1977-04-18 | 1978-11-13 | ||
JPS5465668U (ja) * | 1977-10-17 | 1979-05-10 | ||
JPS60105241A (ja) * | 1983-11-11 | 1985-06-10 | Sumitomo Electric Ind Ltd | 半導体素子用パツケ−ジ |
JPH01270236A (ja) * | 1988-04-22 | 1989-10-27 | Hitachi Ltd | 電子部品の製造方法 |
JP2000277876A (ja) * | 1999-03-25 | 2000-10-06 | Mitsubishi Electric Corp | 半導体装置及びその製造方法並びに製造装置 |
JP2010034278A (ja) * | 2008-07-29 | 2010-02-12 | Rohm Co Ltd | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019161189A (ja) * | 2018-03-16 | 2019-09-19 | 株式会社神戸製鋼所 | 熱伝導性無機基板及び半導体装置 |
JP7082506B2 (ja) | 2018-03-16 | 2022-06-08 | 株式会社神戸製鋼所 | 熱伝導性無機基板及び半導体装置 |
DE112020005309T5 (de) | 2019-12-16 | 2022-08-04 | Hitachi Astemo, Ltd. | Herstellungsverfahren für eine halbleitervorrichtung und halbleitervorrichtung |
Also Published As
Publication number | Publication date |
---|---|
JP6423147B2 (ja) | 2018-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6578900B2 (ja) | 半導体装置及びその製造方法 | |
JP5691475B2 (ja) | 半導体装置およびその製造方法 | |
US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
JP6206494B2 (ja) | 半導体装置 | |
KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
WO2016092791A1 (ja) | 半導体装置およびその製造方法 | |
KR101609495B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP5971310B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2019029662A (ja) | 半導体装置および半導体装置の製造方法 | |
TW201630091A (zh) | 打線接合的方法以及封裝結構 | |
CN108550558B (zh) | 封装结构及焊接方法 | |
JP4877046B2 (ja) | 半導体装置およびその製造方法 | |
JP2014192518A (ja) | 半導体装置およびその製造方法 | |
JP6423147B2 (ja) | 電力用半導体装置およびその製造方法 | |
JP6406996B2 (ja) | 半導体装置 | |
JP2015103713A (ja) | 半導体装置 | |
JP2014146645A (ja) | 半導体装置 | |
JP2016146450A (ja) | 電子装置 | |
JP2004119944A (ja) | 半導体モジュールおよび実装基板 | |
JP5418654B2 (ja) | 半導体装置 | |
JP2021044452A (ja) | 半導体装置 | |
JP2021027211A (ja) | 電子装置 | |
JP6619119B1 (ja) | 半導体装置 | |
JP2012195546A (ja) | 半導体装置と、その実装体及び製造方法 | |
JP3868966B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170314 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170828 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170905 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20171027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181018 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6423147 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |