JP2015109294A - 電力用半導体装置およびその製造方法 - Google Patents

電力用半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2015109294A
JP2015109294A JP2013250011A JP2013250011A JP2015109294A JP 2015109294 A JP2015109294 A JP 2015109294A JP 2013250011 A JP2013250011 A JP 2013250011A JP 2013250011 A JP2013250011 A JP 2013250011A JP 2015109294 A JP2015109294 A JP 2015109294A
Authority
JP
Japan
Prior art keywords
power semiconductor
solder
semiconductor device
lead frame
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013250011A
Other languages
English (en)
Other versions
JP6423147B2 (ja
Inventor
伸洋 浅地
Nobuhiro Asaji
伸洋 浅地
浩二 油布
Koji Yufu
浩二 油布
大輔 川端
Daisuke Kawabata
大輔 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013250011A priority Critical patent/JP6423147B2/ja
Publication of JP2015109294A publication Critical patent/JP2015109294A/ja
Application granted granted Critical
Publication of JP6423147B2 publication Critical patent/JP6423147B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】放熱性に優れ、短絡耐量の高い電力用半導体装置およびその製造方法を提供する。
【解決手段】電力用半導体装置100は、リードフレーム1と、リードフレーム1の上にはんだ2を用いて接合された電力用半導体素子3とを備える。リードフレーム1の表面であって、平面視で電力用半導体素子3の面内には、枠状の堤防部材4などによって画定され、はんだ2で充填された凹状領域が設けられている。電力用半導体装置100は、凹状領域に溶融はんだを供給する工程と、リードフレーム1の上に、凹状領域を覆うように電力用半導体素子3を搭載する工程とにより製造される。
【選択図】図1

Description

本発明は、電力用半導体素子がはんだを用いてリードフレームの上に接合された構造を有する電力用半導体装置、およびその製造方法に関する。
半導体チップの縮小化が続く中、一定の放熱性で一定の短絡耐量を得るため、はんだ接合においては、はんだ内部でのボイドの発生を防止することがますます要求されている。
ところで、IGBT、ダイオードなどの半導体チップが、はんだを用いてリードフレームの上に接合された電力用半導体装置が存在する。このとき、リードフレームの上に半導体チップをはんだ付けする方法として、例えば次の方法がある。すなわち、水素と窒素の混合ガスの還元雰囲気の炉内で、リードフレームの上にはんだを供給する。次に、はんだ攪拌ジグではんだを叩いてチップ面積(チップサイズ)程度の大きさに攪拌する。次に、吸着コレットを用いてウエハからチップをピックアップし、はんだの上に搭載する。
しかしこの方法では、還元雰囲気で除去し切れなかったはんだ表面の酸化膜の影響、はんだ攪拌時の雰囲気の巻き込みの影響などにより、チップ直下のはんだ内部にボイドが発生してしまう。このボイドの影響で、熱抵抗が高くなり、短絡耐量といったモジュールの熱特性が著しく低下する。
これに対して、特許文献1には、はんだ内部に巻き込まれた雰囲気を外部へ排出するように構成されたはんだ攪拌ジグ(スパンカ)が開示されている。また、特許文献2には、余剰はんだを吸収するための溝が形成された金属性放熱部材を備えた半導体装置が開示されている。
特開2002−273566 特開2013−123016
特許文献1の構成によれば、はんだ攪拌時のボイドの発生を防止できる可能性がある。しかし、チップ搭載時にも雰囲気を巻き込むことでボイドが発生する。このとき、はんだ攪拌の後に、はんだが例えばチップ面積程度に広がっていると、巻き込んだ雰囲気を排斥できず、やはりボイドの発生を防止できない。それゆえ、はんだ供給時のはんだの濡れ広がり面積をチップ面積以下にすることが望ましいが、特許文献1,2に記載の技術では、それについて考慮されていない。
本発明の目的は、放熱性に優れ、短絡耐量の高い電力用半導体装置およびその製造方法を提供することである。
上記目的を達成するために、本発明に係る電力用半導体装置は、リードフレームと、リードフレームの上にはんだを用いて接合された電力用半導体素子とを備える。リードフレームの表面であって、平面視で電力用半導体素子の面内には、はんだで充填された凹状領域が設けられている。
また、本発明に係る電力用半導体装置の製造方法は、リードフレームの表面に設けられた凹状領域に溶融はんだを供給する工程と、リードフレームの上に、凹状領域を覆うように電力用半導体素子を搭載する工程とを含む。凹状領域の外縁部には、供給された溶融はんだを塞き止める堤防部が設けられ、電力用半導体素子を搭載する工程では、塞き止められた状態の溶融はんだを前記堤防部の外側まで濡れ広げる。
本発明によれば、電力用半導体素子直下のはんだでボイドの発生が防止されることにより、放熱性に優れ、短絡耐量の高い電力用半導体装置およびその製造方法が実現される。
(a)本発明の実施の形態1に係る電力用半導体装置の一製造工程を示し、(b)製造された電力用半導体装置の断面図を示す。 本発明の実施の形態1に係る電力用半導体装置の平面図を示す。 本発明の実施の形態1の第1変形例に係る電力用半導体装置を示す平面図である。 本発明の実施の形態1の第2変形例に係る電力用半導体装置を示す断面図である。 (a)本発明の実施の形態2に係る電力用半導体装置の一製造工程での構造を示し、(b)製造された電力用半導体装置の断面図を示す。 本発明の実施の形態2に係る電力用半導体装置の平面図を示す。 本発明の実施の形態2の第1変形例に係る電力用半導体装置の平面図を示す。 (a)本発明の実施の形態2の第2変形例に係る電力用半導体装置の一製造工程での構造を示し、(b)製造された電力用半導体装置の断面図を示す。 (a)本発明の実施の形態3に係る電力用半導体装置の一製造工程での構造を示し、(b)製造された電力用半導体装置の断面図を示す。 本発明の実施の形態3に係る電力用半導体装置の平面図を示す。 本発明の比較例に係る電力用半導体装置の断面図を示す。 本発明の比較例に係る電力用半導体装置の製造工程を示しており、(a)〜(c)は、はんだ供給工程、はんだ攪拌工程、チップ搭載工程にそれぞれ対応する。
以下、本発明の実施の形態に係る電力用半導体装置について、図面を参照しながら説明する。各図において、同一または同様の構成部分には同一の符号を付している。また、方向を表す用語「上」、「下」などは、図面中の方向を特定するための便宜的なものであり、使用時における装置の設置方向を限定するものではない。また、各断面図では、一部の部材についてハッチングを省略している。
まず、図11を用いて、本発明の比較例に係る電力用半導体装置について説明する。
比較例に係る電力用半導体装置では、リードフレーム101の上に半導体チップ103a,103bがはんだ102を用いて接合されている。チップ103aと103bの間、チップ103a,103bとリードフレーム101の外部電極(図示せず)との間は、Al線105のような配線部材で接続されている。このようにして、電気回路が形成されている。
次に、図12を用いて、比較例に係る電力用半導体装置の製造方法について説明する。
図12(a)に示す工程S1では、水素と窒素の混合ガスの還元雰囲気の炉内で、リードフレーム101の上に溶融状態のはんだ(以下、溶融はんだという)102を供給する。具体的には、糸はんだをノズルから送り出し、熱板110の上で加熱されたリードフレーム101に接触させ、糸はんだの先端を溶融させてリードフレーム101を濡らす。次に、図12(b)に示す工程S2では、はんだ102を成形するために、はんだ攪拌ジグ120で叩いてはんだ102を攪拌する。ジグ120は先端が窪んでおり、はんだ102を叩くことで、窪んだ部分の体積だけはんだが濡れ広がるようになっている。はんだ102の面積をチップ103の面積と同等かそれ以上とすることで、はんだ102の濡れ広がり不足が解消する。次に、図12(c)に示す工程S3では、吸着コレット130を用いて、ウエハ(図示せず)からチップ103をピックアップしてはんだ102の上に搭載する。工程S3では、チップ103を吸着コレット130で押し込む際に、はんだ102が流動して濡れ広がる。
以下、工程S1をはんだ供給工程、工程S2をはんだ攪拌工程、工程S3をチップ搭載工程と呼ぶ。
上記工程S1〜3を経て電力用半導体装置を製造した場合、還元雰囲気で除去し切れなかったはんだ表面の酸化膜の影響、工程S2,3での雰囲気の巻き込みの影響などにより、半導体チップ103の直下のはんだにボイドが発生する。ボイドが発生すると、放熱性が低下して熱抵抗が高くなるため、短絡耐量といったモジュールの熱特性が著しく低下してしまう。
ところで、工程S2,3ではんだ102内部に巻き込まれた雰囲気は、チップ搭載工程S3でのはんだ102の流動により、チップ103の接合面外に排斥することが有効である。ただし、はんだ攪拌工程S2の後に、はんだ102がチップ103の面積と同等かそれ以上に濡れ広がっていると、巻き込んだ雰囲気を排斥できず、ボイドの発生を防止できない。すなわち、はんだ102の流動によりボイドの発生を防止するためには、はんだ供給工程S1でのはんだ102の濡れ広がり面積をチップ面積以下にすることが望ましい。
本発明者らは、以下のようにして、はんだ102内部に巻き込まれた雰囲気をチップ103の接合面外に排斥する方法が効果的であることを見いだした。すなわち、はんだ供給工程S1では、はんだ102を供給する面積をチップ面積以下とする。そして、はんだ攪拌工程S2を実施せず、はんだ102が供給された状態のままで、チップ搭載工程S3でのはんだの流動により、巻き込まれた雰囲気をチップ103の接合面外に排斥する。
しかしこの方法では、さらに以下の課題が想定される。すなわち、はんだ供給工程S1では、はんだ102の供給位置に必然的に多少のバラツキが生じる。それゆえ、チップ搭載工程S3ではんだ102とチップ103との位置合わせ(中心合わせ)を正確に行うことは難しく、はんだの流動につられて平面内でチップ103が移動、回転する。例えば一定量以上チップ103が移動、回転すると、後の配線工程で配線できず、不良品となる。この現象は、特にチップ103が薄く、その面積が小さいほど発生しやすい。
以下で説明する、本発明の実施の形態に係る電力用半導体装置は、以上のような知見に基づいて構成されている。
実施の形態1.
図1(a)は、本発明の実施の形態1に係る電力用半導体装置の一製造工程を示し、図1(b)は、製造された電力用半導体装置の断面図を示す。図2は、当該電力用半導体装置の平面図を示す。図1(b)は、図2のA−A線断面図である。これは、図5と図6、図9と図10でも同様である。
図1(b)に示すように、電力用半導体装置100は、リードフレーム1と、リードフレーム1の上にはんだ2を用いて接合された半導体チップ3と、リードフレーム1の上に設けられ、はんだ2中に取り込まれた堤防部材4などを備える。
リードフレーム1は、例えば銅製である。さらに、銅などの母材に銀めっきを施した材料を用いてもよい。リードフレーム1は電力回路用のリードフレームを想定しているが、これに限定されず、例えば制御回路用のリードフレームであってもよい。はんだ2は、例えばSn−Ag系、Sn−Cu系の鉛フリーはんだである。半導体チップ3は、例えばIGBT(絶縁ゲート型バイポーラトランジスタ)、ダイオード、MOSFET(金属酸化膜半導体電界効果トランジスタ)のような電力用半導体素子である。
図1(b)では、リードフレーム1の上に搭載された1つの半導体チップのみを図示しているが、複数の半導体チップ3が搭載されていてもよい。比較例と同様に、例えば当該半導体チップ3どうしの間は、図示しないAl線のような配線部材で接続されている。
図2に示すように、堤防部材4は、平面視で(z方向から見て)半導体チップ3の面内に設けられている。すなわち、平面視で堤防部材4が内側方向に画定する面積は、半導体チップ3が画定する面積以下である。この堤防部材4により、リードフレーム1の表面にはんだ2で充填された凹状領域が画定される。図2では、凹状領域にハッチングを付している。後述するように、この凹状領域は、装置100の製造時に溶融はんだ2を供給する領域である。堤防部材4は、はんだ2に対して濡れ性の良い材料で構成される。本明細書で、堤防部材4について濡れ性の良い(悪い)は、銅、銀めっきなどからなるリードフレーム1の表面の濡れ性に対しての相対的な評価である。当該濡れ性の良い材料は、はんだ2が上記鉛フリーはんだであれば、例えばAu、Ag、Cuなどである。
また、図1,2から判るように、堤防部材4は枠状であり、その高さ(z方向)は30μmから50um程度である。当該高さは、堤防部材4周囲でのはんだ2の厚さ以下であればよく、例えば当該はんだ2の厚さと等しい、または、ほぼ等しい。堤防部材4がはんだ2の厚さに等しいとき、堤防部材4は半導体チップ3に直接に接することになる。
この電力用半導体装置100は、図12の比較例のはんだ供給工程S1とチップ搭載工程S3(図1(a))とにより、はんだ攪拌工程S2を経ずに製造される。ただし、リードフレーム1の上の、はんだ2を供給する位置の周囲に、予め堤防部材4を設け、凹状領域を形成しておく。堤防部材4は、リードフレーム1表面の凹状領域に供給され、当該領域外に向けて流れる溶融はんだ2を塞き止める機能を有する。以下、本実施形態1により得られる効果について、製造工程中にはんだ2が濡れ広がる過程と併せて説明する。
はんだ供給工程S1では、堤防部材4が半導体チップ3の面内に設けられていることにより、はんだ供給時の溶融はんだ2の濡れ広がり面積がチップ面積以下に制御される。
さらに、はんだ供給時のはんだ2の位置が定まることにより、半導体チップ3の移動、回転が抑制される。特に、リードフレーム1表面での凹状領域の面積は、はんだ供給時のはんだの濡れ広がり面積以下であることから、供給直後のはんだ2の中心が、凹状領域の中心となるように位置を制御できる。これにより、チップ3の移動、回転の抑制効果を高めることができる。換言すると、はんだ2の供給位置が、基準とする位置からずれた場合でも、はんだ2の中心(重心)が凹状領域の中心と一致するように、位置を制御できる。
また、堤防部材4の高さを所望のはんだ2の厚さとほぼ同一とした場合、堤防部材4の高さによりはんだ2の厚さが決まるため、はんだ2の厚さを一定にする効果が得られる。はんだ2を所望の厚さで一定にすることで、はんだが薄くなることを防ぎ、熱履歴によるはんだクラックの発生を抑制して装置100の信頼性を向上させることができる。
また、比較例と同様にはんだ供給工程S1を還元雰囲気中で実施した場合、はんだ供給直後のはんだ2の濡れ広がりが促進され、堤防部材4が設けられたエリアまで、すなわち凹状領域の全体に確実にはんだ2が濡れ広がることになる。
チップ搭載工程S3では、リードフレーム1表面の凹状領域を覆うように、半導体チップ3をはんだ2の上に押し付ける。はんだ供給工程S1で濡れ広がり面積がチップ面積以下に制御されたはんだ2は、チップ搭載工程S3でのチップ3の押し付けにより、チップ面積を超えて濡れ広がることになり、その際のはんだ2の流動により、巻き込まれた雰囲気は半導体チップ3の接合面外に排斥されることになる。
このようにして、半導体チップ3直下のはんだ2でボイドの発生が防止されることにより、放熱性に優れ、短絡耐量の高い電力用半導体装置100が実現される。
図3は、本発明の実施の形態1の第1変形例に係る電力用半導体装置を示す平面図である。
この変形例で、堤防部材4は、半導体チップ3の各辺と堤防部材4の外周(外縁部)とのクリアランス(間隔)が一定となるような形状を有する。換言すると、堤防部材4の外縁部は、平面視で、半導体チップ3の各辺から一定距離を隔てた辺で構成される。図3では、x方向のクリアランスをXで、y方向のクリアランスをYで示している。すなわち、この変形例ではXの値とYの値が等しい。それゆえ、はんだ2が各方向(x方向、y方向)へ濡れ広がる距離が一定となってはんだ2の流動のアンバランスが解消される。これにより、半導体チップ3の移動、回転の抑制効果を高めることができる。なお、図3のXの値とYの値が完全には一致しなくても、この変形例の効果をある程度得ることができる。
本実施形態1では、堤防部材4の枠の厚さもx方向、y方向で一定であり、堤防部材4の内縁部、すなわち凹状領域の外縁部も、平面視で、半導体チップ3の各辺から一定距離を隔てた辺で構成される。
図4は、本発明の実施の形態1の第2変形例に係る電力用半導体装置を示す平面図である。
この変形例で、堤防部材4は、半導体チップ3側でR面取りが施された形状を有する。他の面取り、例えばC面取りなどが施されてもよい。堤防部材4が面取りされた形状を有することにより、以下の効果が得られる。すなわち、チップ搭載工程S3によるはんだ2の濡れ広がり時に堤防部材4に塞き止められ、その内側に蓄積されてしまう可能性のある巻き込まれた雰囲気を、半導体チップ3の接合面外に排斥しやすくなる。
実施の形態2.
図5(a)は、本発明の実施の形態2に係る電力用半導体装置の一製造工程での構造を示し、図5(b)は、製造された電力用半導体装置の断面図を示す。
本実施形態2に係る電力用半導体装置200では、リードフレーム21に溝部21aが形成されている。その他の基本的な構成は実施形態1と同様であり、説明を省略する。
図6に示すように、溝部21aは、平面視で半導体チップ3の面内に設けられている。すなわち、平面視で溝部21aが内側方向に画定する面積は、半導体チップ3が画定する面積以下である。この溝部21aにより、リードフレーム21の表面に、はんだ2で充填された凹状領域が画定される。後述するように、この凹状領域は、装置200の製造時に溶融はんだ2を供給する領域である。溝部21aの深さ(z方向)は、30μmから50um程度である。
この電力用半導体装置200では、溝部21aの外縁の段差部21bが、リードフレーム21表面の凹状領域に供給され、当該領域外に向けて流れる溶融はんだ2を塞き止める「堤防部」としての機能を有する。製造工程中にはんだ2が濡れ広がる過程については、実施形態1と同様である。したがって、本実施形態2によれば、実施形態1で説明した効果と同様の効果が得られる。
図7は、本発明の実施の形態2の第1変形例に係る電力用半導体装置の平面図を示す。
この第1変形例で、溝部21aは、半導体チップ3の各辺と溝部21aの外縁部とのクリアランスが一定となるような形状を有する。すなわち、この変形例は、図3で説明した実施形態1の第1変形例と同様の構成であり、そこで説明した効果と同様の効果が得られる。
図8は、本発明の実施の形態2の第2変形例に係る電力用半導体装置の平面図を示す。
この第2変形例では、溝部21aの面方向の大きさが、半導体チップ3に向かって(+z方向に)テーパ状に大きくなるように形成されている。「面方向の大きさ」とは、例えば、平面視で長方形に形成された溝部21aでは長方形の面積である。これにより、チップ搭載工程S3によるはんだ2の濡れ広がり時に段差部21bに塞き止められ、溝部21に蓄積されてしまう可能性のある巻き込まれた雰囲気を、半導体チップ3の接合面外に排斥しやすくなるという効果が得られる。
実施の形態3.
図9(a)は、本発明の実施の形態3に係る電力用半導体装置の一製造工程での構造を示し、図9(b)は、製造された電力用半導体装置の断面図を示す。
本実施形態3に係る電力用半導体装置300では、実施形態1と同様に枠状の堤防部材34が設けられるところ、堤防部材34の表面材料として、はんだ2に対して濡れ性の悪い材料を用いることが特徴である。その他の基本的な構成は実施形態1と同様であり、説明を省略する。
はんだ2として実施形態1で説明したような鉛フリーはんだを用い、リードフレーム1の表面に銅、銀めっきを用いた場合、はんだ2に対して濡れ性の悪い材料としては、Ni、Alなどが挙げられる。堤防部材34としては銅などの母材にNi、Alなどをメッキしたものを用いることができる。
このように、本実施形態3では、はんだ2に対して濡れ性の悪い表面材料を用いることにより、例えば堤防部材34の高さを小さくした場合でも、はんだ供給工程S1で供給された溶融はんだ2を塞き止める機能を担保させることができる。したがって、本実施形態3によれば、実施形態1で説明した効果と同様の効果が得られ、さらに、より自由度の高い構造が実現される。
なお、例えば堤防部材34の表面粗さを大きくした場合にも、本実施形態3による効果を得ることができる。濡れ性の悪い材料からなる表面、表面粗さの大きい表面は、それぞれ「はんだに対する非濡れ性表面」の一例である。
このように、上記の「リードフレーム1表面の凹状領域に供給され、当該領域外に向けて流れる溶融はんだ2を塞き止める」堤防部材34(4)の機能は、堤防部材34(4)の表面の材料と粗さ、形状(高さ)などを調整することにより達成される。
以上で説明した実施の形態では、フラックスレスの鉛フリーはんだを使用することを想定したが、これに限定されることなく、錫入り、フラックス入りのはんだを用いた場合にも、もちろん本発明による効果は得られる。また、はんだ2に対して濡れ性の良い材料、濡れ性の悪い材料は、当業者により適宜選択される。
また、以上で説明した各実施の形態および各変形例の構成は、自由に組み合わせ、あるいは変形、省略されてもよい。例えば、実施形態3に実施形態1の第1変形例(図3)を適用してもよい。
1,21 リードフレーム、 2 はんだ、 3 半導体チップ、 4,34 堤防部材、 21a 溝部、 21b 段差部、 30 吸着コレット、 100,200,300 電力用半導体装置。

Claims (11)

  1. リードフレームと、
    前記リードフレームの上にはんだを用いて接合された電力用半導体素子とを備え、
    前記リードフレームの表面であって、平面視で前記電力用半導体素子の面内には、はんだで充填された凹状領域が設けられたことを特徴とする、電力用半導体装置。
  2. 前記凹状領域は、前記リードフレームの上に設けられた枠状の堤防部材によって画定されたことを特徴とする、請求項1に記載の電力用半導体装置。
  3. 前記堤防部材の高さは、該堤防部材の周囲でのはんだの厚さに一致することを特徴とする、請求項2に記載の電力用半導体装置。
  4. 前記堤防部材は、前記電力用半導体素子側で面取りされた形状を有することを特徴とする、請求項2または3に記載の電力用半導体装置。
  5. 前記堤防部材は、前記はんだに対する非濡れ性表面を有することを特徴とする、請求項2から4のいずれか1項に記載の電力用半導体装置。
  6. 前記凹状領域は、前記リードフレームに形成された溝部によって画定されたことを特徴とする、請求項1に記載の電力用半導体装置。
  7. 前記溝部は、その面方向の大きさが前記電力用半導体素子に向かってテーパ状に大きくなるように形成されたことを特徴とする、請求項6に記載の電力用半導体装置。
  8. 前記凹状領域の外縁部は、平面視で、前記電力用半導体素子の各辺から一定距離を隔てた辺で構成されたことを特徴とする、請求項1から7のいずれか1項に記載の電力用半導体装置。
  9. リードフレームの表面に設けられた凹状領域に溶融はんだを供給する工程と、
    前記リードフレームの上に、前記凹状領域を覆うように電力用半導体素子を搭載する工程とを含み、
    前記凹状領域の外縁部には、供給された溶融はんだを塞き止める堤防部が設けられ、
    前記電力用半導体素子を搭載する工程では、塞き止められた状態の溶融はんだを前記堤防部の外側まで濡れ広げること特徴とする、電力用半導体装置の製造方法。
  10. 前記リードフレームの表面での凹状領域の面積は、前記溶融はんだを供給する工程で溶融はんだが濡れ広がる面積以下であることを特徴とする、請求項9に記載の電力用半導体装置の製造方法。
  11. 前記溶融はんだを供給する工程および前記電力用半導体素子を搭載する工程は、還元雰囲気中で実施することを特徴とする、請求項9または10に記載の電力用半導体装置の製造方法。
JP2013250011A 2013-12-03 2013-12-03 電力用半導体装置およびその製造方法 Active JP6423147B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013250011A JP6423147B2 (ja) 2013-12-03 2013-12-03 電力用半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013250011A JP6423147B2 (ja) 2013-12-03 2013-12-03 電力用半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015109294A true JP2015109294A (ja) 2015-06-11
JP6423147B2 JP6423147B2 (ja) 2018-11-14

Family

ID=53439476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013250011A Active JP6423147B2 (ja) 2013-12-03 2013-12-03 電力用半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP6423147B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161189A (ja) * 2018-03-16 2019-09-19 株式会社神戸製鋼所 熱伝導性無機基板及び半導体装置
DE112020005309T5 (de) 2019-12-16 2022-08-04 Hitachi Astemo, Ltd. Herstellungsverfahren für eine halbleitervorrichtung und halbleitervorrichtung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53143566U (ja) * 1977-04-18 1978-11-13
JPS5465668U (ja) * 1977-10-17 1979-05-10
JPS60105241A (ja) * 1983-11-11 1985-06-10 Sumitomo Electric Ind Ltd 半導体素子用パツケ−ジ
JPH01270236A (ja) * 1988-04-22 1989-10-27 Hitachi Ltd 電子部品の製造方法
JP2000277876A (ja) * 1999-03-25 2000-10-06 Mitsubishi Electric Corp 半導体装置及びその製造方法並びに製造装置
JP2010034278A (ja) * 2008-07-29 2010-02-12 Rohm Co Ltd 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53143566U (ja) * 1977-04-18 1978-11-13
JPS5465668U (ja) * 1977-10-17 1979-05-10
JPS60105241A (ja) * 1983-11-11 1985-06-10 Sumitomo Electric Ind Ltd 半導体素子用パツケ−ジ
JPH01270236A (ja) * 1988-04-22 1989-10-27 Hitachi Ltd 電子部品の製造方法
JP2000277876A (ja) * 1999-03-25 2000-10-06 Mitsubishi Electric Corp 半導体装置及びその製造方法並びに製造装置
JP2010034278A (ja) * 2008-07-29 2010-02-12 Rohm Co Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161189A (ja) * 2018-03-16 2019-09-19 株式会社神戸製鋼所 熱伝導性無機基板及び半導体装置
JP7082506B2 (ja) 2018-03-16 2022-06-08 株式会社神戸製鋼所 熱伝導性無機基板及び半導体装置
DE112020005309T5 (de) 2019-12-16 2022-08-04 Hitachi Astemo, Ltd. Herstellungsverfahren für eine halbleitervorrichtung und halbleitervorrichtung

Also Published As

Publication number Publication date
JP6423147B2 (ja) 2018-11-14

Similar Documents

Publication Publication Date Title
JP6578900B2 (ja) 半導体装置及びその製造方法
JP5691475B2 (ja) 半導体装置およびその製造方法
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JP6206494B2 (ja) 半導体装置
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
WO2016092791A1 (ja) 半導体装置およびその製造方法
KR101609495B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP5971310B2 (ja) 半導体装置の製造方法および半導体装置
JP2019029662A (ja) 半導体装置および半導体装置の製造方法
TW201630091A (zh) 打線接合的方法以及封裝結構
CN108550558B (zh) 封装结构及焊接方法
JP4877046B2 (ja) 半導体装置およびその製造方法
JP2014192518A (ja) 半導体装置およびその製造方法
JP6423147B2 (ja) 電力用半導体装置およびその製造方法
JP6406996B2 (ja) 半導体装置
JP2015103713A (ja) 半導体装置
JP2014146645A (ja) 半導体装置
JP2016146450A (ja) 電子装置
JP2004119944A (ja) 半導体モジュールおよび実装基板
JP5418654B2 (ja) 半導体装置
JP2021044452A (ja) 半導体装置
JP2021027211A (ja) 電子装置
JP6619119B1 (ja) 半導体装置
JP2012195546A (ja) 半導体装置と、その実装体及び製造方法
JP3868966B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170314

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170828

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170905

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20171027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181018

R150 Certificate of patent or registration of utility model

Ref document number: 6423147

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250