JPS60217651A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60217651A JPS60217651A JP59072833A JP7283384A JPS60217651A JP S60217651 A JPS60217651 A JP S60217651A JP 59072833 A JP59072833 A JP 59072833A JP 7283384 A JP7283384 A JP 7283384A JP S60217651 A JPS60217651 A JP S60217651A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- center
- package
- semiconductor device
- tab
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は半導体装置、特許プラスチックパッケージを
用いた半導体装置に関する。
用いた半導体装置に関する。
特開昭５６−２４９６０号公報に示されているよ＋５忙
−ワイヤーと半導体チップｍｓのショート不良を防止す
るために、インナーリードとチップの上面とを略同−に
すると、とが知られている。この方法としては、この例
に開示されているようにインナーリードな上げる方法、
及びタブ下げ方式がある５ 本発明者は封止材により封止されたパッケージの高さが
小さい半導体装置、すなわち、小型、薄型パッケージに
例えばベレットに厚さ２４０μｍのベレットを使用した
場合、半導体ペレット載置位置となるタブを０．３μｍ
インーナーリードより下方に下げて、そこに銀ペースを
介してベレットを固定してワイヤーボンディングを行う
タブ下げ方式を採用している。
−ワイヤーと半導体チップｍｓのショート不良を防止す
るために、インナーリードとチップの上面とを略同−に
すると、とが知られている。この方法としては、この例
に開示されているようにインナーリードな上げる方法、
及びタブ下げ方式がある５ 本発明者は封止材により封止されたパッケージの高さが
小さい半導体装置、すなわち、小型、薄型パッケージに
例えばベレットに厚さ２４０μｍのベレットを使用した
場合、半導体ペレット載置位置となるタブを０．３μｍ
インーナーリードより下方に下げて、そこに銀ペースを
介してベレットを固定してワイヤーボンディングを行う
タブ下げ方式を採用している。
上記タブ下げ方式は、ベレットの表面とリードフレーム
のワイヤーが接続されるインナーリード上面とを同一面
内に位置させてワイヤボンディングを行うことにより、
ベレットとリードフレームの一部を外部雰囲気から封止
するために行なうモールド工程時に封止材であるレジン
の注入圧力バ高いため忙おこるワイヤ流れ、及びワイヤ
とべしットとのショート不良を防止する目的で行われて
いる。
のワイヤーが接続されるインナーリード上面とを同一面
内に位置させてワイヤボンディングを行うことにより、
ベレットとリードフレームの一部を外部雰囲気から封止
するために行なうモールド工程時に封止材であるレジン
の注入圧力バ高いため忙おこるワイヤ流れ、及びワイヤ
とべしットとのショート不良を防止する目的で行われて
いる。
ところで、半導体ウニノ・は低コスト化、高歩留りを進
めてゆくため、ウニノ・の大口径化が図られている。半
導体ウニノ１の直径は、従来は例えば７５ｍｍであった
ものが、近年は例えば１２５ｍｍと太き（なっている。
めてゆくため、ウニノ・の大口径化が図られている。半
導体ウニノ１の直径は、従来は例えば７５ｍｍであった
ものが、近年は例えば１２５ｍｍと太き（なっている。
上記ウニノ１の大口径化にともない、−ウニノ・の強度
および作業性を考慮して、従来性われていた裏面エッチ
工程を省き、ベレット厚が従来例えば２４０μｍであっ
たものを４００μｍとして、ウェハの強度を高めなけれ
ばいけないことがわかった。
および作業性を考慮して、従来性われていた裏面エッチ
工程を省き、ベレット厚が従来例えば２４０μｍであっ
たものを４００μｍとして、ウェハの強度を高めなけれ
ばいけないことがわかった。
このため、インナーリードとチップ上面を一致させるた
めには、更にインナーリードな上に持上げたり、タブ下
げ量を更に増やす必要がでてきた。
めには、更にインナーリードな上に持上げたり、タブ下
げ量を更に増やす必要がでてきた。
すなわち、ペレット厚が４００μｍと厚くなると、例え
ば従来用いているタブ下げリードフレームを使用すると
、ペレットの表面位置がインナーリードの上面より高く
なり、ワイヤとペレットとのショート不良が多発するこ
とがわかった。さらに、ペレット上面とパッケージ上面
の距離が薄くなってしまい、耐湿性が悪化することもわ
かった。
ば従来用いているタブ下げリードフレームを使用すると
、ペレットの表面位置がインナーリードの上面より高く
なり、ワイヤとペレットとのショート不良が多発するこ
とがわかった。さらに、ペレット上面とパッケージ上面
の距離が薄くなってしまい、耐湿性が悪化することもわ
かった。
本発明者は・、上記問題点を解決するため、タブをペレ
ット上面とインナーリード上面とが同一平面に位置する
よ５にタブ下げ量を多くして０．４５μｍ下げる方法を
採用した。しかし、パッケージ形状は、実装密度を高め
るために小型化する傾向にあり、パッケージ厚の最大値
も例えば２ｍｍと極めて薄いため、タブ下面のレジン厚
が極めて薄くなってしまい、その部分に応力が加わると
容易忙クラック（われ）が発生するという、大きな問題
点があることが本発明者忙よって明らかにされた。
ット上面とインナーリード上面とが同一平面に位置する
よ５にタブ下げ量を多くして０．４５μｍ下げる方法を
採用した。しかし、パッケージ形状は、実装密度を高め
るために小型化する傾向にあり、パッケージ厚の最大値
も例えば２ｍｍと極めて薄いため、タブ下面のレジン厚
が極めて薄くなってしまい、その部分に応力が加わると
容易忙クラック（われ）が発生するという、大きな問題
点があることが本発明者忙よって明らかにされた。
また、この部分のレジン厚が薄いことより、レジン材の
中を進入する水がチップ忙早期忙達し、耐湿性が悪くな
ることも明らか釦なうた。更忙、タブ下げなせずインナ
ーリードを上げた場合は、逆忙パッケージ上面とチップ
上面との距離が小となり、この場合も耐湿性が悪化する
ことになる。
中を進入する水がチップ忙早期忙達し、耐湿性が悪くな
ることも明らか釦なうた。更忙、タブ下げなせずインナ
ーリードを上げた場合は、逆忙パッケージ上面とチップ
上面との距離が小となり、この場合も耐湿性が悪化する
ことになる。
また、パッケージ自体が薄にもかかわらずインナーリー
ドを上方に位置させるため、インナーリードとチップの
ボンディングバットとを接続する金ワイヤがパッケージ
外圧露出してしまい、外観不良となってしまうことおも
明らかにされた。このように、チップの微細化、パッケ
ージの小型化が進むにつれて、ワイヤタッチ不良防止と
耐湿性の悪化防止とを同時忙満足することはできなかっ
た。
ドを上方に位置させるため、インナーリードとチップの
ボンディングバットとを接続する金ワイヤがパッケージ
外圧露出してしまい、外観不良となってしまうことおも
明らかにされた。このように、チップの微細化、パッケ
ージの小型化が進むにつれて、ワイヤタッチ不良防止と
耐湿性の悪化防止とを同時忙満足することはできなかっ
た。
本発明の目的は、信頼性と耐湿性とが著しく向上した半
導体装置を提供するととＫある。
導体装置を提供するととＫある。
本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかＫなるであろう
。
明細書の記述および添付図面から明らかＫなるであろう
。
本願において開示される発明の概要を簡単に説明すれば
、下記のとおりである。
、下記のとおりである。
すなわち、半導体チップの上面とインナーリード上面と
を同一平面内に位置させ、更に上記半導体チップの厚さ
方向の中心をパッケージの高さ中心とを略同−位置にす
ることにより、信頼性と耐湿性とを同時忙向上させる、
という本発明の目的を達成するものである。
を同一平面内に位置させ、更に上記半導体チップの厚さ
方向の中心をパッケージの高さ中心とを略同−位置にす
ることにより、信頼性と耐湿性とを同時忙向上させる、
という本発明の目的を達成するものである。
〔実施例１〕
次忙、本発明を適用した半導体装置の第１の実施例を第
１図、第１ａ図及び第２図を参照して説明する。なお、
第１図は半導体装置の構造を示す要部の断面図である。
１図、第１ａ図及び第２図を参照して説明する。なお、
第１図は半導体装置の構造を示す要部の断面図である。
第１図に示す如く、チップ１の中心とパッケージ２との
中心を一致（Ｒ１＝Ｒ，）させ、更にインナーリード３
の上面とチップ１の表面の高さとを一致させる。
中心を一致（Ｒ１＝Ｒ，）させ、更にインナーリード３
の上面とチップ１の表面の高さとを一致させる。
ここで注目すべきことは、インナーリード３の上面とチ
ップ１０表面の高さを同−乎面忙設けたことＫより、封
止工程時のレジン材が極めて高い圧力で注入されても、
金ワイヤのチップシ画一トを無くすことができ、歩留り
の向上が図れることである。
ップ１０表面の高さを同−乎面忙設けたことＫより、封
止工程時のレジン材が極めて高い圧力で注入されても、
金ワイヤのチップシ画一トを無くすことができ、歩留り
の向上が図れることである。
更忙、チップ１の中心がパッケージ２の中心に位置して
いること忙より、レジン内部を伝わり工浸入する水の進
入時間を長くできるという、極めて優れた効果を有して
いる。すなわち、パッケージ高さが２ｍｍという小型、
かつ薄型バクケージにおいて、最とも耐湿性が高（なる
ようにペレット中心とパッケージ中心の位置を一致させ
た、こと忙もとづくものである。また、タブ４の下面の
レジン厚Ｒ６も０．４ｍｍと十分な厚さにとれるので、
レジン材のクラックの発生もなくなり、更に歩留りが向
上する。第１図に示すＲ，、Ｒ１けたとえば１ｍｍであ
り、Ｒ３はたとえば０．８ ｍｍ、Ｒ５はたとえば０．
２．５ ｍｍ 、 Ｒｅはたとえば０．２ｍｍ 、 Ｒ
７はたとえば０．０５ｍｍ 、Ｒ６、Ｒ９は共にＱ、
２ ｍｍである。
いること忙より、レジン内部を伝わり工浸入する水の進
入時間を長くできるという、極めて優れた効果を有して
いる。すなわち、パッケージ高さが２ｍｍという小型、
かつ薄型バクケージにおいて、最とも耐湿性が高（なる
ようにペレット中心とパッケージ中心の位置を一致させ
た、こと忙もとづくものである。また、タブ４の下面の
レジン厚Ｒ６も０．４ｍｍと十分な厚さにとれるので、
レジン材のクラックの発生もなくなり、更に歩留りが向
上する。第１図に示すＲ，、Ｒ１けたとえば１ｍｍであ
り、Ｒ３はたとえば０．８ ｍｍ、Ｒ５はたとえば０．
２．５ ｍｍ 、 Ｒｅはたとえば０．２ｍｍ 、 Ｒ
７はたとえば０．０５ｍｍ 、Ｒ６、Ｒ９は共にＱ、
２ ｍｍである。
そして、本構成はモールド金型の下型な従来より厚くな
るように変更するだけで、容易に実施でき、安価な半導
体装置を提供できるという利点も有している。また、チ
ップ上面のレジン厚Ｒ３も一十分大きいため、金ワイヤ
５もパッケージ上面より露出せず、歩留りが向上する。
るように変更するだけで、容易に実施でき、安価な半導
体装置を提供できるという利点も有している。また、チ
ップ上面のレジン厚Ｒ３も一十分大きいため、金ワイヤ
５もパッケージ上面より露出せず、歩留りが向上する。
〔実施例２〕
次に、第３図及び第４図を参照して本発明の第２実施例
を述べる。本実施例において特徴的なことは第２図に示
す如く、タブ吊りリード４ａが略凸型に形成され、さら
忙、インナーリード３も第４図圧水す如き段差を設けた
形状としてインナ−リード３上面とチップ１上面を同一
平面とし、さらにチップ１中心とパッケージ２中心を同
一にしたということである。５は金ワイヤを示す。タブ
吊りリード４ａ、インナーリード３をそれぞれ図示の形
状にすることにより、前記実施例と同一の効果があるば
かりでなくタブ吊りリード４ａ、インナーリード３を伝
りエ浸透しようとする水の浸入径路が長（なり、支圧耐
湿性が向上する。また、上記形状にすることにより、イ
ンナーリード３の抜は出しがなく、信頼性が更に向上す
るという効果も得られる。
を述べる。本実施例において特徴的なことは第２図に示
す如く、タブ吊りリード４ａが略凸型に形成され、さら
忙、インナーリード３も第４図圧水す如き段差を設けた
形状としてインナ−リード３上面とチップ１上面を同一
平面とし、さらにチップ１中心とパッケージ２中心を同
一にしたということである。５は金ワイヤを示す。タブ
吊りリード４ａ、インナーリード３をそれぞれ図示の形
状にすることにより、前記実施例と同一の効果があるば
かりでなくタブ吊りリード４ａ、インナーリード３を伝
りエ浸透しようとする水の浸入径路が長（なり、支圧耐
湿性が向上する。また、上記形状にすることにより、イ
ンナーリード３の抜は出しがなく、信頼性が更に向上す
るという効果も得られる。
そして、本実施例忙おいて％ｌＣ注目すべきことは、ア
クタ−リード３ａをもパッケージ２の中心から取り出し
たことにより、現在製品と同一パッケージ形状とするこ
とができ実装装置等の変更の必要性がなくなるという効
果が得られることである。
クタ−リード３ａをもパッケージ２の中心から取り出し
たことにより、現在製品と同一パッケージ形状とするこ
とができ実装装置等の変更の必要性がなくなるという効
果が得られることである。
し実施例３〕
次に、第５図及び第６図を参照し工率発明の第３実施例
を述べる。
を述べる。
第５図に示す如く、タブ４とタブ吊りリードは直線状忙
形成され、インナーリード３が第６図圧水す如き形状に
形成されている。この場合も上記第２実施例とほぼ同様
の効果が得られる。１はチップ、２はパッケージ、３は
インナーリード、３ａはアウタリード、５は金ワイヤを
示す。
形成され、インナーリード３が第６図圧水す如き形状に
形成されている。この場合も上記第２実施例とほぼ同様
の効果が得られる。１はチップ、２はパッケージ、３は
インナーリード、３ａはアウタリード、５は金ワイヤを
示す。
〔実施例４〕
次に、第７図を参照して本発明の第４実施例を述べる。
なお、タブ４については上記第３実施例と同一形状にな
され、インナーリート°３が第７図に示す如き形状忙形
成されている。この場合も、上記第２実施例とほぼ同様
の効果が得られる。
され、インナーリート°３が第７図に示す如き形状忙形
成されている。この場合も、上記第２実施例とほぼ同様
の効果が得られる。
（１）ペレットの中心とパッケージ中心とを同−付着＞
−ｔムとシに上り一バヴヶー〇か糟岬す為しσン材中を
浸入する水の浸入時間が一番長くとれる位置となってい
ることより耐湿性が向上する。
−ｔムとシに上り一バヴヶー〇か糟岬す為しσン材中を
浸入する水の浸入時間が一番長くとれる位置となってい
ることより耐湿性が向上する。
（２） インナーリードとタブ吊りリードとをパッケー
ジ内で変形することにより、インナーリード及びタブ吊
りリードを伝わって浸入しようとする水圧対し、水の浸
入径路が長くなるという作用で耐湿性が向上する。
ジ内で変形することにより、インナーリード及びタブ吊
りリードを伝わって浸入しようとする水圧対し、水の浸
入径路が長くなるという作用で耐湿性が向上する。
（３）上記（１）により、パッケージ内部において、レ
ジン材の極端に薄い部分が形成されず、パッケージのク
ラックを防止できるため信頼性及び耐湿性が向上する。
ジン材の極端に薄い部分が形成されず、パッケージのク
ラックを防止できるため信頼性及び耐湿性が向上する。
（４） 上記（２）により、リードの板止めがなされる
ため、信頼性が向上する。
ため、信頼性が向上する。
以上本発明者によってなされた発明を実施例にもとづき
具体的忙説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的忙説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、第１実施例におけるタブの形状と第２実施例及
び第３実施例におけるインナーリードとを組合せた構造
にしてもよい。この場合圧も前記実施例と同様な効果が
得られる。
び第３実施例におけるインナーリードとを組合せた構造
にしてもよい。この場合圧も前記実施例と同様な効果が
得られる。
、 〔利用分野〕
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野である半導体装置につい
て説明したが、それに限定されるものではない。
明をその背景となった利用分野である半導体装置につい
て説明したが、それに限定されるものではない。
本発明は小型、薄型パッケージを使用する半導体装置に
利用して特に有効な技術に関する。
利用して特に有効な技術に関する。
第１図は本発明の第１実施例を示す半導体装置の要部の
断面図を示し、 第１ａ図は本発明の第１実施例で示す半導体装置の要部
斜視図を示し、 第２図は上記半導体装置の他の構造を示す断面図を示し
、 第３図は本発明の第２実施例を示す半導体装置の要部の
断面図を示し、 第４図は上記半導体装置の他の構造を示す断面図を示し
、 第５図は本発明の第３実施例を示す半導体装置の要部断
面図を示し、 第６図は上記半導体装置の他の構造を示す断面図を示し
、 第７図は本発明の第４実施例を示す半導体装置の要部の
断面図を示す。 １・・・半導体チップ、２・・・パッケージ、３・・・
インナーリード、３ａ・・・アウタリード、４・・・タ
ブ、４ａ・・・タブ吊りリード、５・・・金ワイヤ、Ｒ
＋ 、Ｒ＊・・・パッケージの厚さ。 第 １ 図 第１ｏＬ図 ノ２ 第 ２ 図 第 ３ 図 第 ４ 図
断面図を示し、 第１ａ図は本発明の第１実施例で示す半導体装置の要部
斜視図を示し、 第２図は上記半導体装置の他の構造を示す断面図を示し
、 第３図は本発明の第２実施例を示す半導体装置の要部の
断面図を示し、 第４図は上記半導体装置の他の構造を示す断面図を示し
、 第５図は本発明の第３実施例を示す半導体装置の要部断
面図を示し、 第６図は上記半導体装置の他の構造を示す断面図を示し
、 第７図は本発明の第４実施例を示す半導体装置の要部の
断面図を示す。 １・・・半導体チップ、２・・・パッケージ、３・・・
インナーリード、３ａ・・・アウタリード、４・・・タ
ブ、４ａ・・・タブ吊りリード、５・・・金ワイヤ、Ｒ
＋ 、Ｒ＊・・・パッケージの厚さ。 第 １ 図 第１ｏＬ図 ノ２ 第 ２ 図 第 ３ 図 第 ４ 図
Claims (1)
- 【特許請求の範囲】 １、半導体チップとリードとを封止材により封止してな
る半導体装置であって、前記半導体チップは前記半導体
チップの上面は、前記リードの上面と同一平面上忙位置
し、さら忙前記半導体チップの高さ方向の中心は、封止
材の高さ方向の中心と同一平面上に位置していることを
特徴とする半導体装置。 ２ 前記封止材はレジン材よりなり、小型、薄型形状で
あることを特徴とする特許請求の範囲第１項記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59072833A JPS60217651A (ja) | 1984-04-13 | 1984-04-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59072833A JPS60217651A (ja) | 1984-04-13 | 1984-04-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60217651A true JPS60217651A (ja) | 1985-10-31 |
Family
ID=13500808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59072833A Pending JPS60217651A (ja) | 1984-04-13 | 1984-04-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60217651A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02154434A (ja) * | 1988-12-06 | 1990-06-13 | T & K Internatl Kenkyusho:Kk | 電子部品の樹脂封止成形方法 |
| JPH0471254A (ja) * | 1990-07-12 | 1992-03-05 | Aoi Denshi Kk | 混成集積回路装置 |
| US7224049B2 (en) | 2003-11-19 | 2007-05-29 | Rohm Co., Ltd. | Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same |
-
1984
- 1984-04-13 JP JP59072833A patent/JPS60217651A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02154434A (ja) * | 1988-12-06 | 1990-06-13 | T & K Internatl Kenkyusho:Kk | 電子部品の樹脂封止成形方法 |
| JPH0471254A (ja) * | 1990-07-12 | 1992-03-05 | Aoi Denshi Kk | 混成集積回路装置 |
| US7224049B2 (en) | 2003-11-19 | 2007-05-29 | Rohm Co., Ltd. | Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same |
| US7456049B2 (en) | 2003-11-19 | 2008-11-25 | Rohm Co., Ltd. | Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7319266B2 (en) | Encapsulated electronic device structure | |
| US5644169A (en) | Mold and method for manufacturing a package for a semiconductor chip and the package manufactured thereby | |
| US20040217450A1 (en) | Leadframe-based non-leaded semiconductor package and method of fabricating the same | |
| JPS60217651A (ja) | 半導体装置 | |
| JPH10223819A (ja) | 半導体装置 | |
| JP2002359338A (ja) | リードフレーム及びそれを用いた半導体装置並びにその製造方法 | |
| JPS6086851A (ja) | 樹脂封止型半導体装置 | |
| JPH01187841A (ja) | 半導体装置 | |
| JP3036339B2 (ja) | 半導体装置 | |
| US20080038872A1 (en) | Method of manufacturing semiconductor device | |
| JPH08115941A (ja) | 半導体装置 | |
| KR940008340B1 (ko) | 반도체 장치용 리이드 프레임 | |
| KR0172020B1 (ko) | Tab 시스템의 플라스틱 봉지 반도체 장치 | |
| JPH0621304A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JPH11330343A (ja) | 樹脂封止型半導体装置 | |
| KR100460072B1 (ko) | 반도체패키지 | |
| KR200245729Y1 (ko) | 반도체패키지구조 | |
| KR0152913B1 (ko) | 버텀 리드형 반도체 패키지의 리드 프레임 | |
| KR20050046348A (ko) | 반도체 패키지 | |
| KR19980044619U (ko) | 반도체 패키지 | |
| JPS61144853A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置の製造方法 | |
| KR200164522Y1 (ko) | Ic 카드 패키지 | |
| JPH0590315A (ja) | 樹脂封止金型 | |
| KR19980058402A (ko) | 솔더 범프를 이용한 스택 패키지 | |
| KR100252862B1 (ko) | 반도체 패키지 및 그의 제조방법 |