KR20050048527A - 리드 프레임의 제조 방법 및 이를 이용한 반도체 장치의제조 방법과, 리드 프레임 및 이를 이용한 반도체 장치 - Google Patents

리드 프레임의 제조 방법 및 이를 이용한 반도체 장치의제조 방법과, 리드 프레임 및 이를 이용한 반도체 장치 Download PDF

Info

Publication number
KR20050048527A
KR20050048527A KR1020040094715A KR20040094715A KR20050048527A KR 20050048527 A KR20050048527 A KR 20050048527A KR 1020040094715 A KR1020040094715 A KR 1020040094715A KR 20040094715 A KR20040094715 A KR 20040094715A KR 20050048527 A KR20050048527 A KR 20050048527A
Authority
KR
South Korea
Prior art keywords
lead
sealing
lead frame
sealing resin
exposed
Prior art date
Application number
KR1020040094715A
Other languages
English (en)
Inventor
미야타오사무
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003389770A external-priority patent/JP3805767B2/ja
Priority claimed from JP2003389771A external-priority patent/JP4330980B2/ja
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20050048527A publication Critical patent/KR20050048527A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 칩을 수지 밀봉한 반도체 장치를 위한 리드 프레임에 관한 것으로서, 상기 반도체 칩과 밀봉 수지내에서 전기 접속되는 동시에, 적어도 실장면의 일부가 상기 밀봉 수지로부터 노출되도록 상기 밀봉 수지내에 밀봉되는 리드부를 포함하는 리드 프레임을 제조하기 위한 방법이다. 상기 방법은 리드부를 형성하는 리드부 형성 공정과, 리드부의 상기 실장면과는 반대측 면인 밀봉면측에서부터 상기 리드부의 상기 밀봉면의 측 가장자리부로 코이닝(coining) 가공을 행함으로써, 상기 리드부의 측방향으로 돌출하는 동시에, 상기 리드부의 상기 실장면 및 밀봉면 사이에 빠짐 방지면을 포함하는 빠짐 방지부를 형성하는 측 가장자리부 코이닝 공정을 포함한다.

Description

리드 프레임의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법과, 리드 프레임 및 이를 이용한 반도체 장치 {METHOD OF FABRICATING LEAD FRAME AND METHOD OF FABRICATING SEMICONDUCTOR DEVICE USING THE SAME, AND LEAD FRAME AND SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 반도체 칩을 수지 밀봉하여 제작하는 반도체 장치를 위한 리드 프레임 제조 방법 및 이를 이용한 반도체 장치의 제조 방법과, 이와 같은 리드 프레임 및 이를 이용한 반도체 장치에 관한 것이다.
반도체 장치를 배선 기판 상에 고밀도로 실장하기 위해 몰드 수지 패키지로부터의 리드의 연신을 배제하고, 패키지 하면에 리드 프레임의 리드부(반도체 칩과 전기 접속된 단자 부분)를 노출시키고, 배선 기판 상의 표면 실장을 행할 수 있는 고밀도 실장용의 패키지가 종래부터 이용되어 있다. 이와 같은 고밀도 실장용의 패키지로는 QFN(Quad Flat Non-leaded Package)나 SON(Small Outlined Non-leaded Package) 등의 리드리스 패키지가 알려져 있다.
이러한 형태의 패키지에서는 반도체 칩과 함께, 몰드 수지로 밀봉되는 리드부의 하면을 패키지의 하면에 노출시키는 구성이기 때문에, 리드부가 몰드 수지로부터 빠지기 쉽다고 하는 문제가 있다. 그래서, 리드부를 역테이퍼 형상으로 하거나, 리드부의 측면에 단부를 형성하여 리드부의 빠짐 방지를 도모하고 있다.
이와 같이 단면 형상의 리드부를 형성하기 위해 종래부터 에칭에 의해 리드 프레임의 가공이 행해져 왔으나, 가공에 장시간을 필요로 하기 때문에 최근에는 예를 들어 미국 특허 제6664133호에 개시된 바와 같이 정밀 프레스 금형(金型)을 이용한 리드 프레임의 제조가 제안되어 있다.
이 미국 특허의 방법에서는 리드 프레임의 하면측에서부터 펀치에 의해 리드 프레임의 소재로서의 금속판에 타발 가공이나 누름(押壓) 가공을 행함으로써 리드 프레임이 제조되고, 이 리드부의 선단 및 측면부에는 빠짐 방지를 위한 계단 형상이 형성되게 된다.
보다 구체적으로, 상기 미국 특허의 방법에서는 리드부의 중앙부가 폭넓게 형성되고, 이 중앙부의 측 가장자리부에 대해 그 하면측으로부터 펀치에 의해 누름 가공이 행해지고, 이로 인해 빠짐 방지를 위한 2단 형상이 형성되도록 되어 있다. 또한, 하면측으로부터의 누름 가공시에 버(burr)가 생기는 것을 방지하는 목적으로, 리드부의 중앙부와 바닥(基)부와의 사이의 측면에 잘록해짐을 형성하도록 되어 있다.
상기 미국 특허의 방법에서는 하면으로부터의 누름 가공시에 타발 가공에 의해 얻은 리드부 하면의 형상이 손상된다. 이 때문에 외부와의 전기 접속을 담당하는 리드부 하면을 원하는 형상(예컨대 직선 형상)으로 할 수 없을 우려가 있다.
또한, 프레임 가공시에 발생하는 금속의 버를 방지하기 위해 중앙부와 기저부와의 사이에 잘록해짐을 형성할 필요가 있고, 타발 가공에 의해 최초로 형성되는 리드부의 형상이 복잡하다. 이에 따라, 타발 가공을 위한 금형(펀치)에는 복잡한 가공이 행해지는 것이 요구된다.
따라서, 상기 미국 특허에 기재된 선행 기술에서는 정밀하로 복잡한 금형이 다수 필요하게 되고, 금형의 제조 비용이 높아지므로, 그 결과 리드 프레임의 제조 비용, 나아가서는 반도체 장치의 제조 비용이 높아진다는 문제가 있다.
한편, 상기와 같은 반도체 패키지에 있어서, 추가로 반도체 칩으로부터의 방열성을 높이기 위해 패키지 하면에 리드 프레임의 아일랜드부(반도체 칩이 탑재되는 칩 지지부)를 노출시키는 구조의 패키지(예컨대, HQFN:Heat sinked Quad Flat Non-leaded Package)도 실용화되어 있다.
이 구조의 패키지에서는 반도체 칩과 함께 몰드 수지로 밀봉되는 아일랜드부의 하면을 패키지의 하면에 노출시키는 구성이므로, 아일랜드부가 몰드 수지로 빠지기 쉽다는 문제가 있다. 그래서, 아일랜드부의 단면을 역테이퍼 형상으로 하거나 단부를 형성함으로써, 아일랜드부의 빠짐 방지를 도모하고 있다.
이와 같이 단면 형상의 아일랜드부의 형성은 예컨대 미국 특허 출원 공개 제2002/0096790A1호 공보에 개시된 바와 같이 에칭에 의해 행해지고 있다.
그러나, 에칭에 의한 아일랜드부 단면의 가공에는 러닝 비용이 소요되기 때문에로, 리드 프레임을 염가로 제조할 수 없게 되는 문제가 있다.
또한, 상기 공보의 선행 기술에서는 리드부 및 아일랜드부를 함께 패키지의 하면으로부터 노출시키기 위해, 이는 수지 밀봉전부터 동일한 평면상에 배치되어 있다. 이 때문에 상하의 금형 사이에 리드부를 끼워 넣어(挾持) 몰드 수지를 금형 사이의 공동(cavity)내에 공급할 때에, 아일랜드부에 대해서는 상부 금형으로부터의 눌러서 붙이는 힘이 작용하고 있지 않으므로, 아일랜드부 하면에 수지가 끼어 들어간다. 이로 인해, 아일랜드부의 하면의 노출이 불충분하게 되고, 소기의 냉각 효과가 얻어지지 않는다는 문제가 생긴다.
본 발명의 목적은 리드부의 빠짐 방지 구조를 염가로 형성할 수 있는 리드 프레임의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 리드부의 빠짐 방지 구조를 염가로 형성할 수 있는 구조의 리드 프레임 및 이를 이용한 반도체 장치를 제공하는 것이다.
본 발명의 또다른 목적은 칩 지지부의 빠짐 방지 구조를 포함하는 리드 프레임을 저비용으로 제조할 수 있는 방법, 및 이를 이용하여 비용을 절감할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
또한, 본 발명의 또다른 목적은 칩 지지부의 빠짐 방지 구조를 구비하면서, 저비용으로 제조가 가능한 리드 프레임, 및 이를 이용하는 것으로 제조 비용의 삭감을 도모할 수 있는 반도체 장치를 제공하는 것이다.
또한, 본 발명의 또다른 목적은 칩 지지부의 하면을 밀봉 수지로부터 확실하게 노출시킬 수 있는 리드 프레임의 제조 방법, 및 이를 이용한 반도체 장치의 제조 방법을 제공하는 것이다.
또한, 본 발명의 또다른 목적은 칩 지지부의 하면을 밀봉 수지로부터 확실하게 노출시킬 수 있는 구조의 리드 프레임, 및 이를 이용한 반도체 장치를 제공하는 것이다.
본 발명의 제1 측면에 따른 리드 프레임의 제조 방법은 반도체 칩을 수지 밀봉한 반도체 장치를 위한 리드 프레임으로서, 상기 반도체 칩과 밀봉 수지내에서 전기 접속되는 동시에, 적어도 실장면의 일부가 상기 밀봉 수지로부터 노출하도록 상기 밀봉 수지내에 밀봉되는 리드부를 포함하는 리드 프레임을 제조하기 위한 방법이다. 본 방법은 상기 리드부를 형성하는 리드부 형성 공정과, 상기 리드부의 상기 실장면과는 반대측면인 밀봉면측으로부터 이 리드부의 상기 밀봉면의 측 가장자리부에 코이닝 가공을 행함으로써, 이 리드부의 측방향으로 돌출하는 동시에, 이 리드부의 상기 실장면과 밀봉면 사이에 빠짐 방지면을 구비하는 빠짐 방지부를 형성하는 측 가장자리부 코이닝 공정을 포함한다.
본 방법에 의하면, 리드부의 밀봉면측으로부터의 코이닝 가공에 의해 리드부의 측방향으로 뻗어 나온 빠짐 방지부가 형성된다. 이 빠짐 방지부는 리드부의 판 두께의 중간 위치(실장면과 밀봉면과의 사이)에 빠짐 방지면을 구비하므로, 수지 밀봉시에는 빠짐 방지면의 실장면측에 밀봉 수지가 끼어 들어간다. 이로 인해, 리드부가 밀봉 수지로부터 빠져 나오는 것을 방지할 수 있다.
빠짐 방지부의 형성이 리드부의 밀봉면으로부터의 코이닝 가공에 의해 행해지므로, 이 코이닝 가공시에 있어서 리드부의 실장면측의 쳐짐부를 평탄하게 재가공할 수 있다. 따라서, 리드부의 실장면에의 밀봉 수지의 끼워 들어가기를 경감할 수 있다. 이와 함께, 코이닝 가공을 위한 금형 형상은 미국 특허 제 6664133호의 선행 기술에 있어서 하면 누름 가공을 위한 금형보다 간단하게 되므로, 리드 프레임 및 이를 이용한 반도체 장치의 제조 비용을 경감할 수 있다.
또한, 리드부의 밀봉면은 수지내에 밀봉됨으로써, 이 측 가장자리가 최종적으로 직선 형상을 포함하고 있을 필요가 없고, 리드부의 실장면의 아우터 리드부(밀봉 수지의 하면에 노출하여 외부 접속을 감당하는 부분)에 대응하는 영역에 대해 코이닝 가공을 행함으로써, 상기 빠짐 방지부를 형성할 수 있다. 그러므로, 빠짐 방지의 형성을 위해 리드부에 미리 광폭부를 설치할 필요가 없다. 그래서, 타발 가공 등에서 최초로 형성되는 리드부는 측면에 실질적인 단부(평면에서 볼 때의 단부)가 없는 단순한 형상(직선 형상)으로 될 수 있으므로, 이 점에서 제조 비용의 경감을 도모할 수 있는 동시에, 버가 생기는 일 없이 빠짐 방지부를 형성할 수 있다.
상기 리드부 형성 공정은 상기 리드부를 긴 형상으로 형성하는 공정을 포함하는 것이 바람직하다. 이 경우에 상기 측 가장자리부 코이닝 공정은 상기 빠짐 방지부를 상기 리드부의 긴쪽 방향으로 하여 간격을 두고 복수 개소에 형성하는 공정을 포함하는 것이 바람직하다. 이 방법에서는 리드부가 긴 형상으로 형성되고, 이 긴쪽 방향으로 하여 간격을 두고 복수 개소에 빠짐 방지부가 형성된다. 이로 인해, 리드부가 이 긴쪽 방향으로 맞춰 밀봉 수지로부터 빠져 나오는 것을 효과적으로 방지할 수 있다.
또한, 상기 리드부 형성 공정이 상기 리드부를 긴 형상으로 형성하는 공정을 포함하는 경우에 상기 측 가장자리부 코이닝 공정은 상기 빠짐 방지부를 상기 리드부의 상기 밀봉면의 양측 가장자리부에 형성하는 공정을 포함하는 것이어도 된다. 이 방법에 의하면, 긴 형상의 리드부의 양측 가장자리에 빠짐 방지부가 형성되므로, 리드부의 빠짐을 보다 효과적으로 방지할 수 있다.
상기 리드부 형성 공정은 리드 프레임의 재료인 금속판에 대해 타발 가공 공정을 포함하는 것이 바람직하다. 이 방법에 의해 일련의 프레스 가공에 의해 리드부의 형성 및 빠짐 방지부의 형성을 행할 수 있다. 상기 타발 가공은 리드부의 실장면측으로부터 행하는 것이 바람직하며, 이와 같이 하면 리드부의 실장면측에 버가 나오는 일이 없다.
본 발명의 제1 측면에 따른 반도체 장치의 제조 방법은 상술한 방법에 의해 리드 프레임을 제조하는 공정과, 상기 리드부의 상기 밀봉면과 반도체 칩을 전기 접속하는 공정과, 상기 리드부의 적어도 상기 실장면의 일부가 노출하도록 상기 반도체 칩과 함께 상기 리드 프레임을 수지 밀봉하는 공정과, 상기 리드 프레임의 필요 없는 부분을 절제하는 공정을 포함한다. 상기 수지 밀봉 공정은 밀봉 수지의 단면이 상기 빠짐 방지부를 횡단하도록 상기 밀봉 수지로 반도체 칩 및 리드 프레임을 밀봉하는 공정을 포함하는 것일 바람직하다.
본 발명의 제1 측면에 따른 리드 프레임은 반도체 칩을 수지 밀봉한 반도체 장치를 위한 리드 프레임이다. 이 리드 프레임은 상기 반도체 칩과 밀봉 수지내에서 전기 접속되는 동시에, 적어도 실장면의 일부가 상기 밀봉 수지로부터 노출하도록 상기 밀봉 수지내에 밀봉되는 리드부와, 상기 리드부의 상기 실장명과는 반대측면인 밀봉면측으로부터의 코이닝 가공에 의해 형성되고, 이 리드부의 측방향으로 돌출한 빠짐 방지부를 포함한다. 이 리드 프레임은 리드부의 실장면에의 수지의 끼워 들어감이 없기 때문에 신뢰성이 높고, 또 저비용의 제조가 가능하다.
상기 리드부는 긴 형상으로 형성되어 있어도 되며, 이 경우에 상기 빠짐 방지부가 상기 리드부의 긴쪽 방향으로 하여 간격을 두고 복수 개소에 형성되어 있는 것이 바람직하다.
또한, 상기 리드부가 긴 형상으로 형성되어 있는 경우에 상기 빠짐 방지부가 상기 리드부의 상기 밀봉면의 양측 가장자리부에 형성되어 있는 것이 바람직하다.
본 발명의 제1 측면에 따른 반도체 장치는 상술한 바와 같은 리드 프레임과, 이 리드 프레임과 전기 접속된 반도체 칩과, 이 반도체 칩과 상기 리드 프레임을 상기 리드부의 실장면이 노출하도록 밀봉하는 밀봉 수지를 포함한다. 이 반도체 장치는 상기 리드 프레임과 상기 반도체 칩을 무선 전기 접속하는 범프를 추가로 포함해도 된다. 또한, 상기 밀봉 수지는 이 단면이 상기 빠짐 방지부를 횡단하도록 형성되어 있는 것이 바람직하다.
본 발명의 제2 측면에 따른 리드 프레임의 제조 방법은 반도체 칩을 수지 밀봉한 반도체 장치를 위한 리드 프레임으로서, 상기 반도체 칩을 탑재하는 동시에, 한쪽 면이 밀봉 수지로부터 노출하는 노출면으로 되고, 다른쪽 면이 상기 밀봉 수지레 밀봉되는 밀봉면으로 된 칩 지지부를 포함하는 리드 프레임을 제조하기 위한 방법이다. 이 방법은 금속판을 정형하여 상기 칩 지지부를 형성하는 공정과, 상기 칩 지지부의 가장자리부에 대해 상기 노출면측 또는 상기 밀봉면측으로부터의 코이닝 가공을 행하고, 해당 칩 지지부의 상기 노출면 및 상기 밀봉면 사이의 위치에서 해당 칩 지지부의 가장자리부로부터 측방향으로 뻗어 나오는 빠짐 방지부를 형성하는 공정을 포함한다.
이 방법에 의하면, 칩 지지부의 가장자리부에 대해 노출면측 또는 밀봉면측에서부터의 코이닝 가공에 의해 빠짐 방지부가 형성되므로, 에칭 공정에 의해 빠짐 방지부를 형성하는 경우에 비하여 염가인 공정으로 빠짐 방지부를 형성할 수 있다. 이에 따라, 리드 프레임의 제조 비용의 경감을 도모할 수 있다.
코이닝 가공에 의해 형성되는 빠짐 방지부는 칩 지지부의 판 두께 중간 위치(노출면과 밀봉면 사이의 위치)에 있어서 칩 지지부의 가장자리부에서부터 측방향으로 뻗어 나와 있으므로, 수지 밀봉시에는 밀봉 수지가 이 노출면측으로 끼어 들어간다. 이로 인해, 칩 지지부가 밀봉 수지로부터 빠져 나가는 것을 방지할 수 있다.
칩 지지부의 가장자리부에 대한 코이닝 가공은 해당 가장자리부의 전역에 대해 행해도 되고, 일부에 대해 행해도 된다.
상기 칩 지지부를 형성하는 공정은 상기 금속판을 상기 칩 지지부의 상기 노출면측에서부터 상기 밀봉면측으로 향하여 상기 칩 지지부의 형상으로 타발하는 타발 공정을 포함하는 것이 바람직하다. 이 방법에 의하면, 리드 프레임의 재료인 금속판을 노출면측으로부터 타발함으로써 칩 지지부가 형성된다. 이에 따라, 칩 지지부의 형성 및 상기 빠짐 방지부의 형성을 프레스 가공 장치를 사용하여 행할 수 있으므로, 리드 프레임을 염가로 제조할 수 있다.
또한, 칩 지지부를 노출면측으로부터의 타발 가공에 의해 형성함으로써, 밀봉 수지로부터 돌출하는 버가 생기는 일이 없으므로, 노출면을 평탄면으로 할 수 있고, 칩 지지부의 노출면에 대한 수지의 부착을 억제할 수 있다.
칩 지지부의 노출면에의 수지의 끼워 들어가기를 보다 효과적으로 방지하기 위해서는 칩 지지부의 가장자리부의 거의 전역에 대해 밀봉면으로부터의 코이닝 가공(상기 빠짐 방지부의 형성을 위한 뚤림 가공과 공통의 공정이어도 됨)을 행하는 것이 바람직하다. 이로 인해, 노출면으로부터의 타발 가공에 의해 칩 지지부의 노출면의 가장자리부에 생긴 쳐짐을 감소 또는 해소할 수 있으므로, 밀봉 수지의 칩 지지부 노출면에의 끼어 들어가기를 효과적으로 억제 또는 방지할 수 있다.
상기 방법은 상기 반도체 칩과 밀봉 수지내에서 전기 접속되는 동시에, 상기 칩 지지부의 노출면과 동일한 측면인 실장면의 적어도 일부가 상기 밀봉 수지로부터 노출하도록 상기 밀봉 수지내에 밀봉되는 리드부를 형성하는 공정과, 상기 리드부를 지지하는 틀부 상기 칩 지지부를 결합하는 매달기 리드부를 형성하는 공정과, 이 매달기 리드부를 형성하고, 상기 칩 지지부의 상기 노출면을 상기 리드부의 실장면보다 해당 실장면측에 돌출하여 위치시키는 다운세트 공정을 추가로 포함하는 것이 바람직하다.
이 방법에 의하면, 칩 지지부의 노출면이 리드부의 실장면을 넘어서 돌출하여 위치하게 된다. 이 때문에 리드부의 실장면 및 칩 지지부의 노출면을 금형의 평탄면에 눌러서 댄 상태에서 수지 밀봉하면, 매달기 리드부가 탄성 변형하여 칩 지지부에 대해 금형으로의 누름 부착력을 부여한다. 이로 인해, 입 지지부의 노출부의 노출면에의 수지의 끼어 들어가기를 억제 또는 방지할 수 있으며, 방열 효율이 양호한 반도체 장치를 실현할 수 있다.
매달기 리드부의 형성은 프레스 가공에 의해 행하는 것이 바람직하며, 이에 따라 리드 프레임을 염가로 제조할 수 있다.
또한, 상기 매달기 리드부의 형성도 상기 노출면과 동일한 측으로부터의 타발 가공에 의해 행하는 것이 바람직하다.
본 발명의 제3 측면에 따라 리드 프레임의 제조 방법은 반도체 칩을 수지 밀봉한 반도체 장치를 위한 리드 프레임으로서, 상기 반도체 칩을 탑재하는 동시에, 한쪽 면이 밀봉 수지로부터 노출하는 노출면으로 되고, 다른쪽 면이 상기 밀봉 수지내에 밀봉되는 밀봉면으로 된 칩 지지부와, 상기 반도체 칩과 상기 밀봉 수지내에서 전기 접속되는 동시에, 상기 노출면과 동일한 측면인 실장면의 적어도 일부가 상기 밀봉 수지로부터 노출하도록 상기 밀봉 수지내에 밀봉되는 리드부를 포함하는 리드 프레임을 제조하기 위한 방법이다. 이 방법은 금속판을 정형하여 상기 리드부를 형성하는 공정과, 상기 금속판을 정형하여 상기 칩 지지부를 형성하는 공정과, 상기 리드부를 지지하는 틀부에 상기 칩 지지부를 결합시키는 매달기 리드부를 형성하는 공정과, 이 매달기 리드부를 형성하여 상기 칩 지지부의 상기 노출면을 상기 리드부의 상기 실장면보다 해당 실장면측으로 돌출하여 위치시키는 다운세트 공정을 포함한다.
상기 다운세트 공정은 상기 매달기 리드부를 상기 리드부보다 상기 실장면과 반대측에 오프세트된 업세트 부분과, 이 업세트 부분과 상기 칩 지지부를 연결하는 연결부분을 포함하도록 형성하는 공정을 포함하는 것이 바람직하다. 이 방법에 의하면, 매달기 리드부는 물결치는 형상을 구비하는 것으로 되므로, 칩 지지부를 금형의 평탄면에 눌러서 대었을 때에 용이하게 탄성 변형하므로 칩 지지부와 리드부와의 상대 변위(평면으로 봐서 상대 변위)를 억제할 수 있다.
본 발명의 제2 측면에 따른 반도체 장치의 제조 방법은 상술한 방법에 의해 리드 프레임을 제조하는 공정과, 상기 칩 지지부의 밀봉면측에 반도체 칩을 탑재하는 공정과, 상기 칩 지지부의 상기 노출면이 노출하도록 상기 반도체 칩과 함께 상기 리드 프레임을 수지 밀봉하는 공정을 포함하는 반도체 장치의 제조 방법이다.
상기 수지 밀봉 공정은 상기 리드 프레임의 리드부의 실장면과, 상기 칩 지지부의 상기 노출면을 금형의 평탄면에 눌러서 댄 상태에서 상기 리드부 및 칩 지지부를 밀봉 수지로 밀봉하는 공정을 포함하는 것이 바람직하다. 이 방법에 의해 리드부의 실장면 및 칩 지지부의 노출면을 밀봉 수지로부터 노출시킨 상태의 반도체 장치가 얻어진다.
본 발명의 제2 측면에 따른 리드 프레임은 반도체 칩을 수지 밀봉한 반도체 장치를 위한 리드 프레임으로서, 상기 반도체 칩을 탑재하는 동시에, 한쪽 면이 밀봉 수지로부터 노출하는 노출면으로 되고, 다른쪽 면이 상기 밀봉 수지내에 밀봉되는 밀봉면으로 된 칩 지지부와, 이 칩 지지부의 두께 방향 중간 위치에서 해당 칩 지지부의 가장자리부에서부터 측방향으로 뻗어 나오고, 해당 칩 지지부의 가장자리부에 대해 상기 노출면측 또는 상기 밀봉면측으로부터의 코이닝 가공을 행함으로써 형성된 빠짐 방지부를 포함한다.
이 리드 프레임은 상기 반도체 칩과 밀봉 수지내에서 전기 접속되는 동시에, 상기 노출면과 동일한 측면인 실장면의 적어도 일부가 상기 밀봉 수지로부터 노출하도록 상기 밀봉 수지내에 밀봉되는 리드부와, 이 리드부를 유지하기 위한 틀부에 상기 칩 지지무를 결합하는 동시에, 상기 칩 지지부의 상기 노출면이 상기 리드부의 상기 실장면보다 해당 실장면측에 돌출하여 위치하도록 형성된 매달기 리드부를 추가로 포함하는 것이 바람직하다.
본 발명의 제3 측면에 따른 리드 프레임은 반도체 칩을 수지 밀봉한 반도체 장치를 위한 리드 프레임으로서, 상기 반도체 칩을 탑재하는 동시에, 한쪽 면이 밀봉 수지로부터 노출하는 노출면으로 되고, 다른쪽 면이 상기 밀봉 수지내에 밀봉되는 밀봉면으로 된 칩 지지부와, 상기 반도체 칩과 상기 밀봉 수지내에서 전기 접속되는 동시에, 상기 노출면과 동일한 측면인 실장면의 적어도 일부가 상기 밀봉 수지로부터 노출하도록 상기 밀봉 수지내에 밀봉되는 리드부와, 상기 리드부를 유지하는 틀부에 상기 칩 지지부를 결합하는 동시에, 상기 칩 지지부의 상기 노출면이 상기 리드부의 상기 실장면보다 해당 실장면측에 돌출하여 위치하도록 형성된 매달기 리드부를 포함한다.
상기 리드부의 실장면과, 상기 틀부의 상기 실장면과 동일한 측의 표면이 거의 동일한 평면상에 위치하고 있는 것이 바람직하다.
상기 매달기 리드부는 상기 리드부보다 상기 실장면과 반대측에 오프세트된 업세트 부분과, 이 업세트 부분과 상기 칩 지지부를 연결하는 연결부분을 포함하는 것이 바람직하다.
본 발명의 제2 측면에 따른 반도체 장치는 상술한 리드 프레임과, 이 리드 프레임의 칩 지지부의 상기 밀봉면에 탑재된 반도체 칩과, 상기 리드 프레임 및 반도체 칩을 상기 리드 프레임의 리드부의 실장면 및 칩 지지부의 상기 노출면이 동일한 평면상에서 노출하도록 밀봉하는 밀봉 수지를 포함하는 반도체 장치이다.
본 발명에 있어서의 상술한 또는 추가의 다른 목적, 특징 및 효과는 첨부 도면을 참조하여 후술하는 실시형태의 설명에 의해 분명해진다.
도 1은 본 발명의 한 실시형태에 따른 리드 프레임의 구성을 나타내는 평면도이다. 도 1에서는 하나의 반도체 장치에 대응하는 단위부분이 도시되어 있으나, 실제로느 복수개의 반도체 장치에 대응하는 단위 부분이 도 1의 좌우 방향으로 연설되어 있으므로 전체적으로 띠 형상의 연쇄체를 이루고 있다.
이 리드 프레임(10)은 금속판(특히 구리판. 예컨대 판 두께 약 200㎛)(100)에 대해 정밀 프레스 가공을 행하여 제조되는 것이다. 하나의 반도체 장치에 대응한 단위부분은 직사각형(도 1의 예는 거의 정방형)을 이루고 있으며, 반도체 칩을 지지하기 위한 지지부(아일랜드부)(1)를 중앙에 구비하고, 그 주위에 직사각형을 이루도록 거의 동등한 간격으로 배치된 복수개의 리드부(2)를 구비하고 있다.
지지부(1)는 이 실시형태에서는 복수개의 리드부(2)가 형성하는 직사각형에 대응한 직사각형을 구비하고 있으며, 이 4개의 모퉁이부에 있어서 매달기 리드부(4)를 통해 금속판(100)에 연속하는 틀부(5)에 결합되어 있다. 각 리드부(2)는 지지부(1)측에 선단을 향하여 배치된 긴 형상을 구비하고 있으며, 이 기단부는 틀부(5)에 결합되어 있다. 상기 직사각형의 각 변을 따라 배열된 복수개의 리드부(2)는 서로 거의 평행하며, 이 긴쪽 방향은 해당 변에 대해 거의 수직인 방향을 따르고 있다. 101, 102, 103은 정밀 프레스 장치의 각 프레스 스테이션에서의 가공 공정, 반도체 칩의 탑재 공정, 밀봉 수지에 의한 밀봉 공정 등에 있어서 리드 프레임(10)을 위치 결정하기 위한 위치 결정 구멍이다.
도 2는 상기 리드 프레임(10)을 조합한 반도체 장치의 구성을 나타내는 도해적인 단면도이다. 이 반도체 장치는 리드 프레임(10)과, 이 리드 프레임(10)의 지지부(1)상에 탑재된 반도체 칩(6)과, 이 반도체 칩(6)과 리드부(2)의 상면(밀봉면)을 전기 접속하는 본딩 와이어(7)와, 이를 밀봉하는 밀봉 수지(8)를 구비하고 있다. 리드부(2)의 하면(2b)(실장면)은 밀봉 수지(8)의 하면으로부터 노출하고, 회로 기판상의 배선 패턴에 납땜 접합되는 아우터 리드부로서 기능한다. 또한, 리드부(2)의 밀봉 수지내에 밀봉되는 부분은 이너 리드부로서의 역할을 맡고, 특히 그 선단 근방 부분은 본딩 와이어(7)가 접합되는 내부 접속부로 된다. 이에 따라, 표면 실장형의 반도체 패키지(QFN)가 구성되어 있다.
이 반도체 장치의 조립시에는 지지부(1)의 상면에 반도체 칩(6)이 다이 본딩되고, 이 반도체 칩(6)의 단자와 리드부(2)의 상면이 본딩 와이어(7)로 접속된다. 그 후, 리드부(2)의 하면(2b)을 금형으로 눌러서 댄 상태에서 도 1에 있어서 2점 쇄선으로 나타내는 밀봉 라인(50)내의 영역이 수지 밀봉되고, 이에 따라, 반도체 칩(6), 본딩 와이어(7) 및 리드부(2)가 수지 밀봉되어 패키지가 형성된다. 그 후, 패키지의 측면을 따라 리드부(2) 및 매달기 리드부(4)가 절단되고, 이것이 틀부(5)로부터 절제된다. 그래서, 반도체 장치의 낱개 조각이 얻어 진다.
도 3(a)은 리드부(2)의 평면도이고, 도 3(b)은 도 3(a)의 종단면도(IIIB-IIIB선 단면도)이고, 도 3(c)은 도 3(a)의 횡단면도(IIIC-IIIC선 단면도)이다. 리드부(2)의 상면의 양측 가장자리에는 긴쪽 방향으로 간격을 두고 각 2 개소에 빠짐 방지부(21, 22, 23, 24)(도 1에서는 도시를 생략함)가 형성되어 있다. 이 실시형태에서는 빠짐 방지부(21, 22, 23, 24)는 수지 밀봉 후에 절단되는 절단 라인(51)보다 지지부(1)측의 영역에 설정되어 있으며, 기단부측의 한 쌍의 빠짐 방지부(23, 24)의 긴쪽 방향의 중간부를 밀봉 라인(50)이 통과하도록 되어 있다. 그러므로, 선단측의 한 쌍의 빠짐 방지부(21, 22)는 밀봉 수지(8)내에 끼워 들어가고, 또 빠짐 방지부(21, 22)와 빠짐 방지부(23, 24)와의 가이에도 밀봉 수지(8)가 끼워 들어간 것이 된다. 이로 인해, 리드부(2)의 그 긴쪽 방향을 따라 빠져 나감을 방지할 수 있는 구조로 되어 있다.
빠짐 방지부(21, 22, 23, 24)는 리드부(2)의 상면(2a)로부터 그 측 가장자리에 대해 코이닝 가공(코이닝)을 행함으로써 형성되어 있다. 보다 구체적으로는 리드부(2)의 하면(2b)에 있어서 수지 밀봉 후에 밀봉 수지(8)의 하면으로부터 노출하게 되는 직사각형의 아우터 리드부의 윗쪽 영역에 있어서, 리드부(2)의 상면(2a)의 양측 가장자리에 대해 코이닝 가공이 행해지고 있다. 이로 인해, 빠짐 방지부(21, 22, 23, 24)는 상면(2a)보다 낮은 상면을 포함하고, 추가로 리드부(2)의 측면으로부터 측방향으로 뻗어 나와 있으며, 리드부(2)의 하면(2b)보다 높은 위치에 각 하면(빠짐 방지면, 도 3의 예에서는 리드부(2)의 측면으로부터 떨어짐에 따라 윗쪽으로 향하는 경사면)을 포함하고 있다. 따라서, 밀봉 수지(8)는 빠짐 방지부(21~24)의 연장부의 아랫쪽으로 끼어 들어가므로, 리드부(2)가 밀봉 수지(8)의 아랫쪽으로 빠져 나가는 것을 방지할 수 있다. 빠짐 방지부(21~24)를 형성하기 위한 상면(2a)의 양측 가장자리의 코이닝 가공은 예컨대 폭 50㎛ 정도(리드부(2)의 폭 W(예컨대, 180~200㎛ 정도)의 1/4~1/3 정도), 높이 50㎛ 정도(리드부(2)의 판 두께 H(예컨대 200㎛ 정도)의 1/4~1/2 정도)로 하면 된다.
리드부(2)의 상면(2a)에 있어서, 빠짐 방지부(12, 22)보다 선단부측(지지부(1)측)의 영역은 본딩 와이어(7)가 접합되는 와이어 접속부(내부 접속부)로서 기능한다. 이 와이어 접속부에는 본딩 와이어(7)와의 양호한 접합을 위한 도금층(29)(예컨대, 두께 5㎛ 정도 이하의 은도금층. 도 1 및 도 3(a)에서는 도시를 생략함)이 형성되어 있다. 리드부(2)의 하면(2b)은 반도체 칩(6)과 함께 수지 밀봉한 후에 밀봉 수지(8)의 하면으로부터 노출하고, 회로 기판 상에의 표면 실장을 위한 외부 접속부(아우터 리드부)로서 기능한다.
리드부(2)의 선단 영역에는 리드부(2)의 하면측으로부터의 코이닝 가공이 행해지며, 리드부(2)의 하면(2b)에서부터 윗쪽으로 오프세트(예컨대 리드부(2)의 판 두께 H의 1/3~1/2 정도)된 선단 빠짐 방지부(25)가 형성되어 있다. 선단 빠짐 방지부(25)는 리드부(2)의 상면측에 있어서 그 선단측에 뻗어 나와 있다. 반도체 칩(6)과 함께 리드부(2)를 수지 밀봉한 상태에서는 선단 빠짐 방지부(25)의 아랫쪽으로 밀봉 수지(8)가 끼어 들어가므로, 리드부(2)의 빠짐 방지를 도모한다.
도 4는 상기 리드 프레임(10)의 구성을 위해 이용되는 정밀 프레스 장치의 구성을 설명하기 위한 개념도이다. 리드 프레임(10)은 복수(도 4의 예에서는 4개)의 프레스 스테이션 S1~S4를 차례로 통과하여 순차 이송(順送)하는 방향 R로 반송된다. 프레스 스테이션 S1은 재료인 띠 형상의 금속판(100)에 대해 하면측으로부터의 타발 가공을 실행하는 타발 가공부이다. 프레스 스테이션 S2는 리드부(2)의 선단부에 하면측으로부터 코이닝 가공(코이닝)을 행하는 선단 하면 코이닝 가공부이다. 프레스 스테이션 S3은 리드부(2)의 선단을 이 기단부로부터 소정 길이의 절단 위치에서 절단하는 절단 가공부이다. 프레스 스테이션 S4는 리드부(2)의 상면의 양측 가장자리에 코이닝 가공(코이닝)을 행함으로써 빠짐 방지부(21~24)를 형성하는 상면 코이닝 가공부이다.
도 5(a)는 프레스 스테이션 S1(타발 가공부)의 구성을 나타내는 도해적인 단면도이며, 리드부(2)의 긴쪽 방향과 교차하는 평면으로 취한 단면이 도시되어 있다. 이 프레스 스테이션 S1에서는 띠 형상의 김속판(100)에 대해 그 하면(100b)측으로부터 타발 가공이 행해진다. 보다 구체적으로 금속판(100)은 지지부(1) 및 리드부(2) 등의 패턴에 대응한 개구(61a 및 71a)를 각각 포함하는 다이(61) 및 억제 부재(71)와의 사이에 삽입된다. 이 상태에서, 개구(61a 및 71a)에 정합하는 형상의 펀치(81)가 금속판(100)을 그 하면(100b)으로부터 상면(100a)으로 향하여 타발하도록 개구(71a 및 61a)를 차례로 관통하고, 그 후 개구(61a 및 71a)로부터 퇴피하도록 상하로 움직인다. 이로 인해, 지지부(1) 및 리드부(2)가 하면(2b)측으로부터의 타발 가공에 의해 형성된다.
도 5(b)는 프레스 스테이션 S2(선단 하면 코이닝 가공부)의 구성을 나타내는 도해적인 단면도이며, 리드부(2)의 측면측에서 본 상태가 도시되어 있다. 그 프레스 스테이션 S2에서는 타발 가공에 의해 얻은 리드부(2)의 선단부의 하면으로부터의 코이닝 가공에 의해 선단 빠짐 방지부(25)가 형성된다. 보다 구체적으로는 편탄한 하면을 포함하는 다이(62)가 리드부(2)의 윗쪽으로 배치되고, 이 금속판(100)의 아랫쪽으로 억제 부재(72)가 배치된다. 그래서, 그 억제 부재(72)로 형성된 개구(72A)를 통해 펀치(82)가 소정의 스트로크(리드부(2)의 판 두께 H의 1/3~1/2 정도의 코이닝 가공에 대응한 스트로크)만큼 상하로 움직인다.
펀치(82)는 리드부(2)의 선단부에 오버랩하도록 되어 있다. 그 때문에 리드부(2)의 선단부가 눌려서 코이닝되고, 리드부(2)의 하면(2b)보다 윗쪽으로 오프세트되는 것으로 된다. 그래서, 상술한 바와 같이 선단 빠짐 방지부(25)가 형성된다.
펀치(82)의 스트로크는 그 펀치(82)의 상단이 금속판(100)의 판 두께의 중도부까지 이동한 후에 하강하도록 정해져 있다.
도 5(c)는 프레스 스테이션 S4(상면 코이닝 가공부)의 구성을 나타내는 도해적인 단면도이며, 리드부(2)의 긴쪽 방향에 교차하는 평면을 따르는 단면이 도시되어 있다. 프레스 스테이션 S3에 있어서 선단 빠짐 방지부(21)를 소정의 길이로 절단 한 후에 이 프레스 스테이션 S4에 있어서 리드부(2)의 상면의 양측 가장자리부에 대해 코이닝 가공이 행해진다. 이 프레스 스테이션 S4에는 리드부(2)의 아랫쪽에 평탄한 상면을 포함하는 다이(63)가 배치되어 있는 동시에, 리드부(2)의 윗쪽에 인접하는 리드부(2) 사이의 간격보다 폭이 넓은 개구(73a)를 인접하는 리드부(2)의 사이에 대응하는 위치에 각각 포함하는 억제 부재(73)가 배치되어 있다. 그리고, 개구(73a)를 통과하여 상하로 움직이는 펀치(83)가 억제 부재(73)의 윗쪽에 배치되어 있다. 펀치(83)는 인접하는 리드부(2) 사이의 간격보다 폭이 넓은 누름면(83A)을 하단에 포함하고 있다.
펀치(83)의 스트로크는 그 하사점 위치가 리드부(2)의 본체부(20)의 판 두께 범위내로 되도록 정해져 있다. 따라서, 펀치(83)를 상하로 움직임으로써, 리드부(2)의 양측 가장자리부가 각각 폭 50㎛ 정도(리드부(2)의 하면의 폭 W(예를 들어, 18O㎛~20O㎛)의 1/4~1/3 범위)에서 높이 50㎛ 정도(리드부(2)의 판 두께 H(예를 들어 200㎛ 정도)의 1/4~1/2 범위)에 걸쳐 상면(2a)측으로부터 눌려지고, 리드부(2)의 양측면에는 빠짐 방지부(21~24)가 돌출되어 형성된다. 이와 함께, 리드부(2)의 하면(2b)은 다이(63)에 눌러 붙여지고, 타발 가공시에 생긴 쳐짐부가 평탄화된다.
그래서, 프레스 스테이션 S1~S4를 통과하여 리드 프레임(10)이 형성되면, 와이어접속부에 대해 도금 처리(예를 들어, 은도금 처리)가 행해진다.
이 실시형태에서는 타발 가공에 의해 형성되는 리드부(2)의 최초 형태는 단면이 거의 직사각형에서 길이 방향으로 동일한 단순한 형태를 포함하고 있어서 상술한 선행 기술과 같이 중간에 광폭부나 협폭부를 형성할 필요가 없다. 따라서, 타발 가공을 위한 펀치(81)나 다이(61) 등의 형태가 복잡하지 않고, 이러한 제작비가 그다지 비싸게 들지 않는다. 그 때문에 리드 프레임(10) 및 이를 조합한 반도체 장치의 제조 비용을 경감할 수 있다.
또한, 리드부(2)의 하면(2b)으로부터가 아니고, 상면(2a)의 양측 가장자리에 대한 윗쪽으로부터의 코이닝 가공에 의해 빠짐 방지부(21~24)가 형성되므로, 아우터 리드부로 되는 리드부(2)의 하면(2b)의 측 가장자리부는 초기의 직선 형상을 유지할 수 있으며, 배선 기판상에의 양호한 실장성을 확보할 수 있다.
또한, 상술한 바와 같은 단순한 형태의 리드부(2)의 상면(2a)의 양측 가장자리에 대한 윗쪽으로부터의 코이닝 가공시에 버가 생기는 일도 없고, 상술한 선행 기술과 같은 특별한 대책을 필요로 하지 않는다.
또한, 상기 실시형태에서는 리드부(2)의 긴쪽 방향을 따라서 간격을 두고 2 개소에 빠짐 방지부(21~24)가 형성되어 있으나, 동일한 빠짐 방지부는 리드부(2)의 상면(2a)의 양측 가장자리에 1 개소씩 형성하는 것으로 해도 되고, 3 개소 이상으로 형성해도 된다. 또, 리드부(2)의 거의 전체 길이에 걸친 빠짐 방지부를 상면(2a)의 양측 가장자리의 코이닝 가공에 의해 형성해도 된다. 추가로, 동일한 빠짐 방지부는 리드부(2)의 상면(2a)의 한쪽의 측 가장자리에만 형성해도 된다.
또한, 상기 실시형태에서는 리드부(2)와 반도체 칩(6)이 본딩 와이어를 통해 전기 접속되는 예에 대해 설명하였으나, 도 6에 도시된 바와 같이 반도체 칩(6)의 단자부에 범프 B를 설치하고, 상기 범프 B를 리드부(2)의 상면(2a)에 접합시켜서 무선 전기 접속 구조로 해도 된다. 접합전에 있어서, 반도체 칩(6) 및 리드부(2) 중 적어도 어느 한쪽에 설치되어 있으면 되고, 리드부(2)측에 범프 B가 설치되어 있어도 되고, 반도체 칩(6) 및 리드부(2)의 양쪽에 범프를 설치해도 된다.
또한, 상기의 실시형태에서는 금속판(100)을 가공하여 리드 프레임(10)을 제작하는 공정에 있어서, 리드 프레임(10)의 상면을 윗쪽으로 향하고, 그 하면을 아랫쪽으로 향하도록 한 상태에서 프레스 스테이션 S1~S4에 의한 처리를 행하는 것으로 하고 있으나, 리드 프레임(10)의 상면을 아랫쪽으로 향하고, 그 하면을 윗쪽으로 향하도록 한 상태에서 각 공정의 처리를 행하도록 해도 된다. 이 경우에는 프레스 스테이션 S1~S4의 펀치 및 억제 부재와 다이와의 상하 관계를 반대로 하면 된다.
추가로, 상기 실시형태에서는 리드 프레임(10)을 제작하기 위한 일련의 가공 공정을 하나의 정밀 프레스 장치에서 연속적으로 행하도록 하고 있으나, 일부의 공정을 별도의 장치에서 행하도록 해도 된다.
도 7은 본 발명의 다른 실시형태에 따른 리드 프레임의 구성을 나타내는 평면도이다. 도 7에는 하나의 반도체 장치에 대응하는 단위 부분이 나타나고 있으나, 실제로는 복수개의 반도체 장치에 대응하는 단위 부분이 도 7의 좌우 방향으로 연설되어 있어서 전체적으로 띠 형상의 연쇄체를 이루고 있다.
상기 리드 프레임(150)은 금속판(특히 동판. 예컨대 판 두께 약 200㎛)(20O)에 대해 정밀 프레스 가공을 행하여 제작된 것이다. 하나의 반도체 장치에 대응한 단위 부분은 직사각형(도 7의 예에서는 거의 정방형)을 이루고 있고, 반도체 칩을 지지하기 위한 지지부(아일랜드부)(301)를 중앙에 포함하고, 그 주위에 직사각형을 이루도록 거의 동일한 간격으로 배치된 복수개의 리드부(302)를 포함하고 있다.
지지부(301)는 이 실시형태에서 평면으로 볼때 직사각형을 포함하고 있고, 복수개의 리드부(302)가 형성하는 직사각형의 4 개 모서리부에 있어서 매달기 리드부(304)를 통해 금속판(200)에 연속하는 틀부(305)에 결합되어 있다. 각 리드부(302)는 지지부(301)측에 선단을 향하여 배치된 긴 형상을 포함하고 있으며, 그 기단부는 틀부(305)에 결합되어 있다. 상기 직사각형의 각 변을 따라 배열된 복수개의 리드부(302)는 서로 거의 평행이며, 그 긴쪽 방향은 해당 변에 대해 거의 수직인 방향을 따르고 있다. 201, 2O2, 203은 정밀 프레스 장치의 각 프레스 스테이션에서의 가공 공정, 반도체 칩의 탑재 공정, 밀봉 수지에 의한 밀봉 공정 등에 있어서 리드 프레임(150)을 위치 결정하기 위한 위치 결정구멍이다.
도 8(a)은 상기 리드 프레임(150)을 조립한 반도체 장치의 구성을 나타내는 도해적인 단면도이다. 상기 반도체 장치는 리드 프레임(150)과, 이 리드 프레임(150)의 지지부(301)상에 탑재된 반도체 칩(306)과, 이 반도체 칩(306)과 리드부(302)의 상면을 전기 접속하는 본딩 와이어(307)와, 이들을 밀봉하는 밀봉 수지(308)를 구비하고 있다.
리드부(302)의 실장면으로서의 하면(302b)은 밀봉 수지(308)의 하면으로부터 노출하고, 회로 기판상의 배선 패턴에 납땜 접합되는 아우터 리드부로서 기능한다. 또, 리드부(302)의 밀봉 수지(308)내에 밀봉되는 부분은 이너 리드부로서의 역할을 담당하며, 특히 그 선단쪽의 부분은 본딩 와이어(307)가 접합되는 내부 접속부로 된다. 한편, 지지부(301)는 그 하면이 밀봉 수지(308)의 하면으로부터 노출하는 노출면으로 되어 있고, 이 지지부(301)의 하면을 통해 반도체 칩(306)에서 생긴 열이 방산되게 되어 있다. 이와 같이 하여, 방열 구조를 포함하는 표면 실장형의 반도체 패키지(HQFN)가 구성되어 있다.
이 반도체 장치의 조립 시에는 지지부(301)의 상면(밀봉면)에 반도체 칩(306)이 다이 본딩되고, 이 반도체 칩(306)의 단자와 리드부(302)의 상면이 본딩 와이어(307)로 접속된다. 그 후, 도 7에 있어서 2점 쇄선으로 나타내는 밀봉 영역(350)내부가 수지 밀봉되고, 이로 인해 반도체 칩(306), 본딩 와이어(307) 및 리드부(302)가 수지 밀봉되어 패키지가 형성된다. 그 후, 패키지의 측면을 따라 리드부(302) 및 매달기 리드부(304)가 절단되고, 이들이 틀부(305)로부터 절단 분리된다. 이에 따라, 반도체 장치의 낱개 조각을 얻을 수 있다.
리드부(302)의 상면(302a)은 본딩 와이어(307)가 접합되는 와이어 접속부(내부 접속부)로서 기능한다. 이 와이어 접속부에는 본딩 와이어(307)와의 양호한 접합을 위한 도금층(329)(예를 들어, 두께 5㎛ 이하 정도의 은도금층)이 형성되어 있다. 한편, 리드부(302)의 하면(302b)은 반도체 칩(306)과 함께 수지 밀봉한 후에 밀봉 수지(308)의 하면으로부터 노출하고, 회로 기판상의 표면 실장을 위한 외부 접속부(아우터 리드부)로서 기능한다.
리드부(302)의 지지부(301)측의 선단 영역에는 리드부(302)의 하면측으로부터의 코이닝 가공이 행해지고 있고, 리드부(302)의 하면(302b)으로부터 윗쪽에 판 두께의 1/3~1/2 정도 오프세트된 선단 빠짐 방지부(321)가 형성되어 있다. 선단 빠짐 방지부(321)는 리드부(302)의 상면측에 있어서 그 선단측에 뻗어 나와 있다. 반도체 칩(306)과 함께 리드부(302)를 수지 밀봉한 상태에서는 선단 빠짐 방지부(321)의 아랫쪽에는 밀봉 수지(308)가 끼어 들어가므로 리드부(302)의 빠짐 방지를 도모하게 된다.
도 8(b)은 복수개의 리드부(302)가 형성하는 직사각형의 대각선을 따르는 단면 형상을 나타내는 도면이다. 밀봉 수지(308)에 밀봉된 상태에 있어서 지지부(301)의 하면(301b), 리드부(302)의 하면(302b) 및 매달기 리드부(304)의 바깥쪽 측 단부(기단부)의 하면(304b)은 밀봉 수지(308)의 하면과 함께 동일한 평면상에 위치하고 있다. 매달기 리드부(304)는 지지부(301)에 대해 업세트된 업세트 부분(341)과, 이 업세트 부분(341)을 지지부(301)에 연결하는 연결 부분(342)을 포함하는 탄성 변형부(345)를 구비하고 있다. 밀봉 수지(308)에 의해 밀봉하기 전에 지지부(301)는 리드부(302)보다 아랫쪽으로 다운세트되어 있으며, 수지 밀봉시에 있어서 탄성 변형부(345)를 탄성 변형시킴으로써 리드부(302)와 동일한 평면상에 배치된다.
도 9(a)는 지지부(301)의 부분 확대 평면도이고, 도 9(b)는 지지부(301) 및 매달기 리드부(304)의 종단면도(도 9(a)의 IXB-IXB 단면도)이고, 도 9(c)는 지지부(301)의 가장자리부의 횡단면도(도 9(a)의 IXC-IXC 단면도)이다. 직사각형의 지지부(301)의 각 변의 거의 전역에는 상면으로부터의 코이닝 가공에 의한 빠짐 방지 돌출부(돌조)(331)가 형성되어 있다. 상기 빠짐 방지 돌출부(331)는 지지부(301) 이외의 부분의 상면(301a)보다 코이닝 가공한 만큼(예를 들어 지지부(301)의 판 두께의 1/4~1/2 정도) 낮은 상면(331a)과, 지지부(301)의 하면(301b)보다 높은 하면(331b)을 포함하고 있으며, 지지부(301)의 측면에 있어서 판 두께 중간 위치에서부터 측방향으로 뻗어 나와 있다. 따라서, 밀봉 수지(308)로 밀봉하면, 이 밀봉 수지(308)가 빠짐 방지 돌출부(331)의 아랫쪽으로 끼어 들어가므로, 지지부(301)가 밀봉 수지(308)의 아랫쪽으로 빠져 나가는 것을 방지할 수 있다. 코이닝 가공의 폭은, 예를 들어 5O~70㎛ 정도이다.
한편, 매달기 리드부(304)는 도 9(b)에 도시된 바와 같이 지지부(301)의 하면(301b)이 틀부(305)의 하면(305b)보다 낮은 위치에 다운세트(예를 들어, 높이의 차는 판 두께보다 적음. 50㎛~150㎛ 정도)되도록 지지부(301)와 틀부(305)를 연결하고 있다. 틀부(305)의 하면(305b)은 리드부(302)의 하면(302b)과 동일한 평면상에 있기 때문에, 결국 지지부(301)는 그 하면(301b)이 리드부(302)의 하면(302b)보다 낮아지도록(이 실시형태에서는 지지부(301)의 전체가 리드부(302)의 하면(302b)보다 낮아지도록) 다운세트되어 있다.
보다 구체적으로, 매달기 리드부(304)는 틀부(305)의 상면(5a)보다 높은 위치에 업세트된 업세트 부분(341)을 틀부(305)측에 포함하고 있으며, 이 업세트 부분(341)과 지지부(301)가 연결 부분(342)에 의해 연결되어 있다. 이 연결 부분(342)은 지지부(301)로 향함에 따라 하강하는 경사 자세로 형성되어 있고, 지지부(301)를 틀부(305)의 하면(305b)보다 아랫쪽의 위치에서 지지하고 있다. 즉, 매달기 리드부(304)는 대략적으로 S자 형상으로 성형되어 있으므로, 지지부(301)에 상하 방향의 외력이 가해졌을 때에 상기 업세트 부분(341) 및 연결 부분(342)을 포함하는 탄성 변형부(345)가 탄성 변형하고, 지지부(301)와 틀부(305) 및 리드부(302)와의 평면시에 있어서의 상대 위치 관계를 유지하면서, 지지부(301)의 상하 움직임을 허용하는 구조로 되어 있다.
도 10은 상기 리드 프레임의 제조를 위해 이용되는 정밀 프레스 장치의 구성을 설명하기 위한 개념도이다. 리드 프레임(150)은 복수(도 10의 예에서는 5 개)의 프레스 스테이션 S11~S15를 순서대로 통과하여 순차 이송 방향 R10으로 반송된다. 프레스 스테이션 S11은 재료인 띠 형상의 금속판(200)에 대해 하면측으로부터의 타발 가공을 실행하는 타발 가공부이다. 프레스 스테이션 S12는 리드부(302)의 선단부에 하면측으로부터 코이닝 가공(코이닝)을 행하는 선단 하면 코이닝 가공부이다. 프레스 스테이션 S13은 리드부(302)의 선단을 그 기단부로부터 소정 길이의 절단 위치에서 절단하는 절단 가공부이다. 프레스 스테이션 S14는 지지부(301)의 가장자리 전역에서 상면으로부터의 코이닝 가공(코이닝)을 행하는 코이닝 가공부이다. 프레스 스테이션 S15는 매달기 리드부(304)를 상술한 바와 같은 S자형 형상으로 성형하기 위한 매달기 리드 성형 가공부이다.
도 11(a)은 프레스 스테이션 S11(타발 가공부)의 구성을 나타내는 도해적인 단면도이며, 지지부(301)에 대응하는 부분의 단면이 도시되어 있다. 이 프레스 스테이션 S11에서는 띠 형상의 금속판(200)에 대해 그 하면(200b)측으로부터 타발 가공이 행해진다. 보다 구체적으로, 금속판(200)은 지지부(301) 및 리드부(302) 등의 패턴에 대응한 개구(361a 및 371a)를 각각 포함하는 다이(361) 및 억제 부재(371)의 사이에 삽입된다. 이 상태에서, 개구(361a, 371a)에 정합하는 형상의 펀치(381)가 금속판(200)을 그 하면(200b)에서부터 상면(200a)으로 향하여 타발하는 바, 개구(371a 및 361a)를 순서대로 관통하고, 그 후 개구(361a, 371a)로부터 퇴피하도록 상하로 움직이게 된다. 이로 인해, 지지부(301) 및 리드부(302)가 하면(302b)측으로부터의 타발 가공에 의해 형성된다. 따라서, 이 타발 가공에 의해 생긴 버는 아랫쪽으로 돌출하는 일은 없으며, 수지 밀봉 후에는 밀봉 수지(308)내에 밀봉되기 때문에, 버를 없애기 위한 사후적인 가공 공정은 불필요하다. 다만, 하면측으로부터의 타발 가공에 의해 지지부(301)의 가장자리부에서는 도 12의 단면도에 도시된 바와 같이 하면측 엣지부가 만곡면으로 되고, 이른바 쳐짐이 생기고 있다.
도 11(b)은 프레스 스테이션 S12(선단 하면 코이닝 가공부)의 구성을 나타내는 도해적인 단면도이며, 리드부(302)의 측면측으로부터 본 상태가 도시되어 있다. 이 프레스 스테이션 S12에서는 타발 가공에 의해 얻은 리드부(302)의 선단부의 하면으로부터의 코이닝 가공에 의해 선단 빠짐 방지부(321)가 형성된다. 보다 구체적으로는, 평탄한 하면을 포함하는 다이(362)가 리드부(302)의 윗쪽에 배치되고, 이 금속판(200)의 아랫쪽에 억제 부재(372)가 배치된다. 그리고, 이 억제 부재(372)에 형성된 개구(372A)를 통해 펀치(382)가 소정의 스트로크만큼만 상하로 움직인다. 펀치(382)의 스트로크는 이 펀치(382)의 상단이 금속판(200)의 판 두께의 중간부까지 이동한 후에 하강하도록 설정되어 있다.
펀치(382)는 리드부(302)의 선단부에 오버랩하도록 되어 있다. 그 때문에, 리드부(302)의 선단부가 눌러져 코이닝되고, 리드부(302)의 하면(302b)보다 윗쪽에 오프세트된다. 이에 따라, 상술한 바와 같은 선단 빠짐 방지부(321)가 형성된다.
도 11(c)은 프레스 스테이션 S14(코이닝 가공부)의 구성을 나타내는 도해적인 단면도이며, 도 9(c)와 동일한 단면에서 취한 구성이 도시되어 있다. 프레스 스테이션 S13에 있어서 선단 빠짐 방지부(321)를 소정의 길이로 절단한 후에, 이 프레스 스테이션 S14에 있어서 지지부(301)의 가장자리 전체에 대해 상면에서부터의 코이닝 가공이 행해진다. 즉, 도 11(c)에 도시된 바와 같이 프레스 스테이션 S14에는 지지부(301)의 아랫쪽에 평탄한 상면을 포함하는 다이(364)가 배치되어 있는 동시에, 지지부(301) 이외의 리드부(302)나 틀부(305) 등에 대응하는 부분을 누르는 억제 부재(374)가 금속판(200)의 윗쪽에 배치되어 있다. 이 억제 부재(374)에는 지지부(301)의 가장자리부 전체를 노출시키는 개구(374a)가 형성되어 있고, 이 개구(374a)를 통과하여 상하로 움직일 수 있도록 펀치(384)가 설치되어 있다. 이 펀치(384)는 지지부(301)의 가장자리부 전체를 누를 수 있는 누름면(384a)을 하면에 포함하고 있다.
펀치(384)의 상하 움직임의 스트로크는 누름면(384a)의 하사점 위치가 해당 코이닝 가공 전의 리드부(302)의 상면보다 아랫쪽(예를 들어, 리드부(302)의 판 두께의 1/4~1/2 정도만 아랫쪽)으로 되도록 설정되어 있다.
이 상면으로부터의 코이닝 가공 후의 지지부(301)의 단면 형상은 도 9(c)에 도시된 바와 같이 된다.
즉, 상면으로부터의 가장자리부의 코이닝 가공에 의해 상술한 바와 같은 빠짐 방지 돌출부(331)가 형성되어 있다. 이와 함께, 상면으로부터의 코이닝 가공에 의해 하면 엣지부에 생긴 쳐짐이 해소되고, 지지부(301)는 엣지부에 이를 때까지 거의 평탄한 평면으로 되고, 그 엣지부는 거의 90 도의 각도로 상승하는 상승면으로 되어 있다. 따라서, 밀봉 수지(308)로 밀봉할 때에 지지부(301)의 하면(301b)의 엣지부에 밀봉 수지(308)가 끼어 들어가는 것을 효과적으로 방지할 수 있다.
도 11(d)은 프레스 스테이션 S15(매달기 리드 성형 가공부)의 구성을 나타내는 도해적인 단면도이며, 매달기 리드부(304)의 긴쪽 방향을 따르는 단면 구조가 도시되어 있다. 이 프레스 스테이션 S15에는 성형 후의 매달기 리드부(304) 및 지지부(301) 하면의 형상에 대응한 凹凸 패턴이 상면에 조각된 다이(365)가 매달기 리드부(304) 및 지지부(301)의 아랫쪽에 배치되어 있는 동시에, 성형 후의 매달기 리드부(304) 및 지지부(301)의 상면의 형상에 대응한 凹凸 패턴이 하면에 조각된 펀치(385)가 매달기 리드부(304) 및 지지부(301)의 윗쪽에 배치되어 있다. 그리고, 매달기 리드부(304) 및 지지부(301)의 영역에 대응한 개구(375a)를 포함하는 억제 부재(375)가 매달기 금속판(200)의 윗쪽에 배치되어 있으며, 상기 개구(375a)를 통해 펀치(385)가 소정의 스트로크에서 상하로 움직일 수 있게 되어 있다.
펀치(385)를 상하로 움직여서 펀치(385) 및 다이(365)의 각 조각면 사이에 금속판(200)을 끼워서 압력이 빠지게 함으로써, 금속판(200)에 대한 프레스 성형 가공을 행한다. 이로 인해, 매달기 리드부(304)는 업세트 부분(341) 및 연결 부분(342)을 포함하는 상술한 바와 같은 형상으로 성형되고, 지지부(301)는 틀부(305)의 하면보다 아랫쪽에 다운세트된다.
이에 따라, 프레스 스테이션 S11~S15를 통과하여 리드 프레임(150)이 형성되면, 와이어 접속부에 대해 도금 처리(예를 들어, 은도금 처리)가 행해진다. 이 도금 처리는 프레스 스테이션 S15에 의한 매달기 리드 성형 가공 공정 전에 행해도 된다.
도 13(a) 및 도 13(b)은 수지 밀봉 공정을 설명하기 위한 도해적인 단면도이며, 도 13(a)은 도 8(a)에 대응하는 단면을 나타내며, 도 13(b)은 도 8(b)에 대응하는 단면을 나타내고 있다.
상술한 바와 같이 제작된 리드 프레임(150)의 지지부(301)의 상면에 반도체 칩(306)을 다이 본딩하고, 본딩 와이어(307)에서 반도체 칩(306)의 단자부(패드)와 리드부(302)를 전기 접속하여 얻은 조립체는 평탄한 상면을 포함하는 하금형(下金型)(110)과 밀봉 수지(308)가 유입되는 공동(115)을 형성하는 凹부를 하면에 포함하는 상금형(上金型)(120)과의 사이에 배치된다.
상금형(120)에는 리드부(302) 및 매달기 리드부(304)의 기단부를 공동(115) 밖으로 꺼내기 위한 통로(116, 117)가 하면에 형성되어 있다. 상금형(120) 과 하금형(110)을 근접시켜서 맞닿게 하면, 이러한 통로(116, 117)내에서 리드부(302) 및 매달기 리드부(304)의 각 기단부가 상금형(120)과 하금형(110)에 의해 끼워 넣어지게 된다.
한편, 지지부(301)는 리드부(302)에 대해 다운세트되어 있기 때문에 상금형(120)과 하금형(110)으로 리드부(302) 및 매달기 리드부(304)를 끼워 넣는 과정에서 지지부(301)가 밀어 올려져서 매달기 리드부(304)의 탄성 변형부(345)가 탄성 변형한다. 그리고, 최종적으로, 지지부(301)의 하면과 리드부(302)의 하면이 동일한 평면상에 배치된다. 이 때, 매달기 리드부(304)의 복원력 때문에, 지지부(301)는 하금형(110)의 평탄한 상면에 눌러져 붙여진다. 따라서, 이 상태에서, 공동(115)내에 밀봉 수지(308)를 주입하면, 지지부(301)의 하면에의 밀봉 수지(308)의 끼어 들어가기를 일으키는 일 없이, 상기 조립체를 양호하게 밀봉할 수 있다. 따라서, 최종적으로 얻은 반도체 장치는 반도체 칩(306)에서 생긴 열을 지지부(301)의 하면으로부터 양호하게 방산할 수 있다.
도 14는 본 발명의 또다른 실시형테의 구성을 설명하기 위한 도면이며, 반도체 칩을 지지하는 지지부의 단면 구조가 도해적으로 도시되어 있다. 상술한 실시형태에서는 지지부(301)의 가장자리부의 상면(301a)에 대해 코이닝 가공을 행함으로써 빠짐 방지 돌출부(331)가 형성되어 있는 바, 이 실시형태에서는 지지부(301)의 가장자리부의 하면에 대해 코이닝 가공을 행함으로써, 동일한 작용을 포함하는 빠짐 방지 돌출부(돌조)(332)가 형성되어 있다. 이 빠짐 방지 돌출부(332)는 지지부(301)의 하면에 대해 윗쪽으로 오프세트된 하면(332b)을 포함하고 있기 때문에, 그 아랫쪽에 밀봉 수지(308)가 끼어 들어감으로써, 지지부(301)의 빠짐 방지를 달성할 수 있다.
이와 같이, 빠짐 방지 돌출부(332)는 도 11(c)의 구성에 있어서 억제 부재(374) 및 펀치(384)와 다이(364)를 상하 반전하여 배치한 구성으로 형성할 수 있다.
또한, 상기의 실시형태에서는 지지부(301)의 가장자리부의 전역에 대해 상면 또는 하면으로부터의 코이닝 가공을 행하고 있으나, 예를 들어 도 15에 도시된 바와 같이 지지부(301)의 가장자리부의 일부 영역(도 15의 예에서는 간격을 두고 복수 개소)에 대해 상면 또는 하면으로부터의 코이닝 가공을 행하도록 해도 양호한 빠짐 방지 돌출부(333)를 형성할 수 있다.
또, 상기의 실시형태에서는 지지부(301)가 직사각형으로 형성되는 예에 대해 설명하였으나, 도 16(a) 및 도 16(b)에 도시된 바와 같이 지지부(301)를 거의 X 자 형상으로 형성해도 된다. 도 16(a)의 예에서는 X 자 형상의 지지부(301)의 가장자리부의 거의 전역에 걸쳐서 상면측 또는 하면측으로부터 코이닝 가공이 행해지고, 이로 인해 빠짐 방지 돌출부(돌조)(334)가 형성되어 있다. 또, 도 16(b)의 예에서는 지지부(301)의 가장자리부의 일부(구체적으로는 지지부(301)의 각 가장자리부에 간격을 둔 복수 개소)에 빠짐 방지 돌출부(335)가 상면 또는 하면으로부터의 코이닝 가공에 의해 형성되어 있다.
또, 상기 실시형태에서는 리드부(302)와 반도체 칩(306)이 본딩 와이어(307)를 통해 전기 접속되는 예에 대해 설명하였으나, 반도체 칩(306)의 단자부에 범프를 설치하고, 이 범프를 리드부(302)의 상면에 접합시키는 구성으로 해도 된다.
또, 상기 실시형태에서는 금속판(200)을 가공하여 리드 프레임(150)을 제작하는 공정에 있어서, 리드 프레임(150)의 상면을 윗쪽으로 향하도록 하고, 그 하면을 아랫쪽으로 향하도록 한 상태에서 프레스 스테이션 S11~S15에 의한 처리를 행하는 것으로 하고 있으나, 리드 프레임(150)의 상면을 아랫쪽으로 향하도록 하고, 그 하면을 윗쪽으로 향하도록 한 상태에서 각 공정의 처리를 행하도록 해도 된다. 이 경우에는 프레스 스테이션 S11~S15의 펀치 및 억제 부재와 다이와의 상하 관계를 반대로 해도 된다.
또한, 상기 실시형태에서는 리드 프레임(150)을 제작하기 위한 일련의 가공 공정을 하나의 정밀 프레스 장치로 연속적으로 행하도록 하고 있으나, 일부의 공정을 다른 장치로 행하도록 해도 된다.
본 발명의 실시형태에 대해 상세하게 설명하였으나, 이들은 본 발명의 기술적 내용을 명백히 하기 위해 이용된 구체적인 예일 뿐, 본 발명은 이러한 구체적인 예로 한정하여 해석되지는 않으며, 본 발명의 정신 및 범위는 첨부한 청구의 범위에 의해서만 한정된다.
이 출원은 2003년 11월 19일에 일본국 특허청에 제출된 특원 2003-38977O호 및 특원 2003-389771호에 대응하고 있고, 이러한 출원의 전체 개시는 여기에 인용에 의해 기재되는 것으로 한다.
본 발명에 의하면, 리드부의 빠짐 방지 구조를 염가로 형성할 수 있는 리드 프레임의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법을 제공할 수 있다.
또한, 리드부의 빠짐 방지 구조를 염가로 형성할 수 있는 구조의 리드 프레임 및 이를 이용한 반도체 장치를 제공할 수 있다.
또한, 칩 지지부의 빠짐 방지 구조를 포함하는 리드 프레임을 저비용으로 제조할 수 있는 방법 및 이를 이용하여 비용을 절감할 수 있는 반도체 장치의 제조 방법을 제공할 수 있다.
또한, 칩 지지부의 빠짐 방지 구조를 구비하면서, 저비용으로 제조가 가능한 리드 프레임 및 이를 이용하는 것으로 제조 비용의 절감을 도모할 수 있는 반도체 장치를 제공할 수 있다.
또한, 칩 지지부의 하면을 밀봉 수지로부터 확실하게 노출시킬 수 있는 리드 프레임의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법을 제공할 수 있다.
또한, 칩 지지부의 하면을 밀봉 수지로부터 확실하게 노출시킬 수 있는 구조의 리드 프레임 및 이를 이용한 반도체 장치를 제공할 수 있다.
도 1은 본 발명의 한 실시형태에 따른 리드 프레임의 구성을 나타내는 평면도.
도 2는 상기 리드 프레임을 조합한 반도체 장치의 구성을 나타내는 도해적인 단면도.
도 3(a)은 리드부(2)의 평면도이고, 도 3(b)은(a)의 종단면도(IIIB-IIIB선 단면도)이고, 도 3(c)은 횡단면도(IIIC-IIIC선 단면도).
도 4는 상기 리드 프레임의 제조를 위해 이용되는 정밀 프레스 장치의 구성을 설명하기 위한 개념도.
도 5(a), 도 5(b) 및 도 5(c)는 상기 정밀 프레스 장치의 개개의 프레스 스테이션 구성을 설명하기 위한 도해적인 단면도.
도 6은 본 발명의 다른 실시형태에 따른 반도체 장치의 구성을 나타내는 도해적인 단면도.
도 7은 본 발명의 또다른 실시형태에 따른 리드 프레임의 구성을 나타내는 평면도.
도 8(a) 및 도 8(b)은 상기 리드 프레임을 조합한 반도체 장치의 구성을 나타내는 도해적인 단면도.
도 9(a)는 상기 리드 프레임의 지지부의 부분 확대 평면도이고, 도 9(b)는 지지부 및 매달기 리드부의 종단면도((a)의 IXB-IXB 단면도)이고, 도 9(c)는 지지부의 가장자리부의 횡단면도((a)의 IXC-IXC 단면도).
도 10은 상기 리드 프레임의 제조를 위해 이용되는 정밀 프레스 장치의 구성을 설명하기 위한 개념도.
도 11(a) 내지 도 11(d)은 상기 정밀 프레스 장치의 개개의 프레스 스테이션의 구성을 설명하기 위한 도해적인 단면도.
도 12는 타발 가공 후의 지지부의 단면 형상을 나타내는 단면도.
도 13(a) 및 도 13(b)은 수지 밀봉 공정을 설명하기 위한 도해적인 단면도.
도 14는 본 발명의 또다른 실시형테에 따른 리드 프레임의 지지부의 가장자리부의 단면도.
도 15는 본 발명의 또다른 실시형테에 따른 리드 프레임의 평면도.
도 16(a) 및 도 16(b)은 본 발명의 또다른 실시형테에 따른 리드 프레임의 평면도.

Claims (28)

  1. 반도체 칩을 수지 밀봉한 반도체 장치를 위한 리드 프레임에 있어서 상기 반도체 칩과 밀봉 수지내에서 전기 접속되는 동시에, 적어도 실장면의 일부가 상기 밀봉 수지로부터 노출하도록 상기 밀봉 수지내에 밀봉되는 리드부를 포함하는 리드 프레임을 제조하기 위한 방법으로서,
    상기 리드부를 형성하는 리드부 형성 공정과,
    상기 리드부의 상기 실장면과는 반대측면인 밀봉면측에서부터 상기 리드부의 상기 밀봉면의 측 가장자리부로 코이닝 가공을 행함으로써, 상기 리드부의 측쪽에 돌출하는 동시에, 상기 리드부의 상기 실장면 및 밀봉면 사이에 빠짐 방지면을 포함하는 빠짐 방지부를 형성하는 측 가장자리부 코이닝 공정을 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  2. 제1항에 있어서,
    상기 리드부 형성 공정은 상기 리드부를 긴 형상으로 형성하는 공정을 포함하고,
    상기 측 가장자리부 코이닝 공정은 상기 빠짐 방지부를 상기 리드부의 긴쪽 방향으로 간격을 두고 복수 개소에 형성하는 공정을 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  3. 제1항에 있어서,
    상기 리드부 형성 공정은 상기 리드부를 긴 형상으로 형성하는 공정을 포함하고,
    상기 측 가장자리부 코이닝 공정은 상기 빠짐 방지부를 상기 리드부의 상기 밀봉면의 양측 가장자리부에 형성하는 공정을 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  4. 제1항에 있어서,
    상기 리드부 형성 공정은 리드 프레임의 재료인 금속판에 대한 타발 가공 공정을 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 방법에 따라 리드 프레임을 제조하는 공정과,
    상기 리드부의 상기 밀봉면과 반도체 칩을 전기 접속하는 공정과,
    상기 리드부의 적어도 상기 실장면의 일부가 노출하도록 상기 반도체 칩과 함께 상기 리드 프레임을 수지 밀봉하는 공정과,
    상기 리드 프레임의 불요한 부분을 절제하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 수지 밀봉 공정은 밀봉 수지의 단면이 상기 빠짐 방지부를 횡단하도록 상기 밀봉 수지로 반도체 칩 및 리드 프레임을 밀봉하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 반도체 칩을 수지 밀봉한 반도체 장치를 위한 리드 프레임으로서,
    상기 반도체 칩과 밀봉 수지내에서 전기 접속되는 동시에, 적어도 실장면의 일부가 상기 밀봉 수지로부터 노출하도록 상기 밀봉 수지내에 밀봉되는 리드부와,
    상기 리드부의 상기 실장면과는 반대측면인 밀봉면측으로부터의 코이닝 가공에 의해 형성되고, 상기 리드부의 측쪽으로 돌출한 빠짐 방지부를 포함하는 것을 특징으로 하는 리드 프레임.
  8. 제7항에 있어서,
    상기 리드부는 긴 형상으로 형성되어 있으며,
    상기 빠짐 방지부가 상기 리드부의 긴쪽 방향으로 간격을 두고 복수 개소에 형성되어 있는 것을 특징으로 하는 리드 프레임.
  9. 제7항에 있어서,
    상기 리드부는 긴 형상으로 형성되어 있으며,
    상기 빠짐 방지부가 상기 리드부의 상기 밀봉면의 양측 가장자리부에 형성되어 있는 것을 특징으로 하는 리드 프레임.
  10. 제7항 내지 제9항 중 어느 한 항에 기재된 리드 프레임과,
    상기 리드 프레임과 전기 접속된 반도체 칩과,
    상기 반도체 칩과 상기 리드 프레임을 상기 리드부의 실장면이 노출하도록 밀봉하는 밀봉 수지를 포함하는 것을 특징으로 하는 반도체 장치.
  11. 제10항에 있어서,
    상기 리드 프레임과 상기 반도체 칩을 무선 전기 접속하는 범프를 추가로 포함하는 것을 특징으로 하는 반도체 장치.
  12. 제10항에 있어서,
    상기 밀봉 수지는 그 단면이 상기 빠짐 방지부를 횡단하도록 형성되어 있는 것을 특징으로 하는 반도체 장치.
  13. 반도체 칩을 수지 밀봉한 반도체 장치를 위한 리드 프레임에 있어서 상기 반도체 칩을 탑재하는 동시에, 한쪽 면이 밀봉 수지로부터 노출하는 노출면으로 되고, 다른쪽 면이 상기 밀봉 수지에 밀봉되는 밀봉면으로 된 칩 지지부를 포함하는 리드 프레임을 제조하기 위한 방법으로서,
    금속판을 정형하여 상기 칩 지지부를 형성하는 공정과,
    상기 칩 지지부의 가장자리부에 대해 상기 노출면측 또는 상기 밀봉면측으로부터의 코이닝 가공을 행하고, 해당 칩 지지부의 상기 노출면 및 상기 밀봉면 사이의 위치에서 해당 칩 지지부의 가장자리부로부터 측쪽으로 뻗어 나오는 빠짐 방지부를 형성하는 공정을 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  14. 제13항에 있어서,
    상기 칩 지지부를 형성하는 공정은 상기 금속판을 상기 칩 지지부의 상기 노출면측에서부터 상기 밀봉면측으로 향해 상기 칩 지지부의 형상으로 타발하는 타발 공정을 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  15. 제13항에 있어서,
    상기 반도체 칩과 밀봉 수지내에서 전기 접속되는 동시에, 상기 칩 지지부의 노출면과 동일한 측면인 실장면의 적어도 일부가 상기 밀봉 수지로부터 노출하도록 상기 밀봉 수지내에 밀봉되는 리드부를 형성하는 공정과,
    상기 리드부를 지지하는 틀부에 상기 칩 지지부를 결합하는 매달기 리드부를 형성하는 공정과,
    상기 매달기 리드부를 성형하고, 상기 칩 지지부의 상기 노출면을 상기 리드부의 실장면보다 해당 실장면측으로 돌출하여 위치시키는 다운세트 공정을 추가로 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  16. 제15항에 있어서,
    상기 다운세트 공정은 상기 매달기 리드부를 상기 리드부보다 상기 실장면과는 반대측으로 오프세트된 업세트 부분과, 상기 업세트 부분과 상기 칩 지지부를 연결하는 연결 부분을 포함하도록 성형하는 공정을 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  17. 반도체 칩을 수지 밀봉한 반도체 장치를 위한 리드 프레임에 있어서 상기 반도체 칩을 탑재하는 동시에, 한쪽 면이 밀봉 수지로부터 노출하는 노출면으로 되고, 다른쪽 면이 상기 밀봉 수지내에 밀봉되는 밀봉면으로 된 칩 지지부와, 상기 반도체 칩과 상기 밀봉 수지내에서 전기 접속되는 동시에, 상기 노출면과 동일한 측면인 실장면의 적어도 일부가 상기 밀봉 수지로부터 노출하도록 상기 밀봉 수지내에 밀봉되는 리드부를 포함하는 리드 프레임을 제조하기 위한 방법으로서,
    금속판을 정형하여 상기 리드부를 형성하는 공정과,
    상기 금속판을 정형하여 상기 칩 지지부를 형성하는 공정과,
    상기 리드부를 지지하는 틀부에 상기 칩 지지부를 결합하는 매달기 리드부를 형성하는 공정과,
    상기 매달기 리드부를 성형하고, 상기 칩 지지부의 상기 노출면을 상기 리드부의 상기 실장면보다 해당 실장면측으로 돌출하여 위치시키는 다운세트 공정을 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  18. 제17항에 있어서,
    상기 다운세트 공정은 상기 매달기 리드부를 상기 리드부보다 상기 실장면과는 반대측으로 오프세트된 업세트 부분과, 상기 업세트 부분과 상기 칩 지지부를 연결하는 연결 부분을 포함하도록 성형하는 공정을 포함하는 것을 특징으로 하는 리드 프레임의 제조 방법.
  19. 제13항 내지 제18항 중 어느 한 항에 기재된 방법에 따라 리드 프레임을 제조하는 공정과,
    상기 칩 지지부의 상기 밀봉면측에 반도체 칩을 탑재하는 공정과,
    상기 칩 지지부의 상기 노출면이 노출하도록 상기 반도체 칩과 함께 상기 리드 프레임을 수지 밀봉하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제19항에 있어서,
    상기 수지 밀봉 공정은 상기 리드 프레임의 리드부의 실장면과 상기 칩 지지부의 상기 노출면을 금형의 평탄면에 눌러서 댄 상태에서 상기 리드부 및 칩 지지부를 밀봉 수지로 밀봉하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 반도체 칩을 수지 밀봉한 반도체 장치를 위한 리드 프레임으로서,
    상기 반도체 칩을 탑재하는 동시에, 한쪽 면이 밀봉 수지로부터 노출하는 노출면으로 되고, 다른쪽 면이 상기 밀봉 수지내에 밀봉되는 밀봉면으로 된 칩 지지부와,
    상기 칩 지지부의 두께 방향 중간 위치에서 해당 칩 지지부의 가장자리부로부터 측쪽으로 뻗어 나오고, 해당 칩 지지부의 가장자리부에 대해 상기 노출면측 또는 상기 밀봉면측으로부터의 코이닝 가공을 행함으로써 형성된 빠짐 방지부를 포함하는 것을 특징으로 하는 리드 프레임.
  22. 제21항에 있어서,
    상기 반도체 칩과 밀봉 수지내에서 전기 접속되는 동시에, 상기 노출면과 동일한 측면인 실장면의 적어도 일부가 상기 밀봉 수지로부터 노출하도록 상기 밀봉 수지내에 밀봉되는 리드부와,
    상기 리드부를 지지하기 위한 틀부에 상기 칩 지지부를 결합하는 동시에, 상기 칩 지지부의 상기 노출면이 상기 리드부의 상기 실장면보다 해당 실장면측으로 돌출하여 위치하도록 성형된 매달기 리드부를 추가로 포함하는 것을 특징으로 하는 리드 프레임.
  23. 제22항에 있어서,
    상기 리드부의 실장면과, 상기 틀부의 상기 실장면과 동일한 측의 표면이 거의 동일한 평면상에 위치하고 있는 것을 특징으로 하는 리드 프레임.
  24. 제22항에 있어서,
    상기 매달기 리드부는 상기 리드부보다 상기 실장면과는 반대측에 오프세트된 업세트 부분과, 상기 업세트 부분과 상기 칩 지지부를 연결하는 연결 부분을 포함하는 것을 특징으로 하는 리드 프레임.
  25. 반도체 칩을 수지 밀봉한 반도체 장치를 위한 리드 프레임으로서,
    상기 반도체 칩을 탑재하는 동시에, 한쪽 면이 밀봉 수지로부터 노출하는 노출면으로 되고, 다른쪽 면이 상기 밀봉 수지내에 밀봉되는 밀봉면으로 된 칩 지지부와,
    상기 반도체 칩과 상기 밀봉 수지내에서 전기 접속되는 동시에, 상기 노출면과 동일한 측면인 실장면의 적어도 일부가 상기 밀봉 수지로부터 노출하도록 상기 밀봉 수지내에 밀봉되는 리드부와,
    상기 리드부를 지지하는 틀부에 상기 칩 지지부를 결합하는 동시에, 상기 칩 지지부의 상기 노출면이 상기 리드부의 상기 실장면보다 해당 실장면측으로 돌출하여 위치되도록 성형된 매달기 리드부를 포함하는 것을 특징으로 하는 리드 프레임.
  26. 제25항에 있어서,
    상기 리드부의 실장면과, 상기 틀부의 상기 실장면과 동일한 측의 표면이 거의 동일한 평면상에 위치하고 있는 것을 특징으로 하는 리드 프레임.
  27. 제25항에 있어서,
    상기 매달기 리드부는 상기 리드부보다 상기 실장면과는 반대측에 오프세트된 업세트 부분과, 상기 업세트 부분과 상기 칩 지지부를 연결하는 연결 부분을 포함하는 것을 특징으로 하는 리드 프레임.
  28. 제21항 내지 제27항 중 어느 한 항에 기재된 리드 프레임과,
    상기 리드 프레임의 칩 지지부의 상기 밀봉면에 탑재된 반도체 칩과,
    상기 리드 프레임 및 반도체 칩을 상기 리드 프레임의 리드부의 실장면 및 칩 지지부의 상기 노출면이 동일한 평면상에서 노출하도록 밀봉하는 밀봉 수지를 포함하는 것을 특징으로 하는 반도체 장치.
KR1020040094715A 2003-11-19 2004-11-18 리드 프레임의 제조 방법 및 이를 이용한 반도체 장치의제조 방법과, 리드 프레임 및 이를 이용한 반도체 장치 KR20050048527A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00389771 2003-11-19
JP2003389770A JP3805767B2 (ja) 2003-11-19 2003-11-19 リードフレームの製造方法およびそれを用いた半導体装置の製造方法
JP2003389771A JP4330980B2 (ja) 2003-11-19 2003-11-19 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置
JPJP-P-2003-00389770 2003-11-19

Publications (1)

Publication Number Publication Date
KR20050048527A true KR20050048527A (ko) 2005-05-24

Family

ID=34575999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040094715A KR20050048527A (ko) 2003-11-19 2004-11-18 리드 프레임의 제조 방법 및 이를 이용한 반도체 장치의제조 방법과, 리드 프레임 및 이를 이용한 반도체 장치

Country Status (4)

Country Link
US (2) US7224049B2 (ko)
KR (1) KR20050048527A (ko)
CN (1) CN100446234C (ko)
TW (1) TWI338358B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
US20060197199A1 (en) * 2005-03-05 2006-09-07 Lange Bernhard P Leadframe, coining tool, and method
JP5649277B2 (ja) 2008-12-22 2015-01-07 ローム株式会社 半導体装置
JP5360686B2 (ja) * 2009-05-27 2013-12-04 株式会社リコー 定着装置及び画像形成装置
US8501539B2 (en) * 2009-11-12 2013-08-06 Freescale Semiconductor, Inc. Semiconductor device package
KR101122463B1 (ko) * 2010-01-04 2012-02-29 삼성전기주식회사 리드 프레임
US8329509B2 (en) 2010-04-01 2012-12-11 Freescale Semiconductor, Inc. Packaging process to create wettable lead flank during board assembly
CN102789994B (zh) 2011-05-18 2016-08-10 飞思卡尔半导体公司 侧面可浸润半导体器件
JP5851897B2 (ja) * 2012-03-19 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8841758B2 (en) 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
JP6129645B2 (ja) * 2013-05-29 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN105895611B (zh) 2014-12-17 2019-07-12 恩智浦美国有限公司 具有可湿性侧面的无引线方形扁平半导体封装
JP7368055B2 (ja) 2019-06-21 2023-10-24 ローム株式会社 半導体装置、および、半導体装置の実装構造

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60217651A (ja) 1984-04-13 1985-10-31 Hitachi Ltd 半導体装置
JP2873350B2 (ja) 1990-08-29 1999-03-24 株式会社富士通宮城エレクトロニクス 半導体装置
JP3285815B2 (ja) 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
JP2000068439A (ja) 1998-08-24 2000-03-03 Goto Seisakusho:Kk 樹脂封止型半導体装置
US6664433B1 (en) 1999-04-28 2003-12-16 Nippon Steel Chemical Co., Ltd. Process for the purification of aromatic hydrocarbons and process for the preparation of high-purity aromatic hydrocarbons
US6239484B1 (en) * 1999-06-09 2001-05-29 International Business Machines Corporation Underfill of chip-under-chip semiconductor modules
JP4417541B2 (ja) * 2000-10-23 2010-02-17 ローム株式会社 半導体装置およびその製造方法
JP3696820B2 (ja) * 2001-10-10 2005-09-21 新光電気工業株式会社 リードフレーム及びその製造方法
JP2003124420A (ja) 2001-10-16 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及び該リードフレームを用いた半導体装置の製造方法
JP2003188332A (ja) 2001-12-14 2003-07-04 Hitachi Ltd 半導体装置およびその製造方法
JP2003258183A (ja) * 2002-03-04 2003-09-12 Shinko Electric Ind Co Ltd リードフレームの製造方法
JP2003318345A (ja) 2002-04-19 2003-11-07 Denso Corp 樹脂封止型半導体装置
JP4372508B2 (ja) * 2003-10-06 2009-11-25 ローム株式会社 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置

Also Published As

Publication number Publication date
TWI338358B (en) 2011-03-01
US20050106783A1 (en) 2005-05-19
US7456049B2 (en) 2008-11-25
US20060110857A1 (en) 2006-05-25
CN100446234C (zh) 2008-12-24
US7224049B2 (en) 2007-05-29
TW200522325A (en) 2005-07-01
CN1619806A (zh) 2005-05-25

Similar Documents

Publication Publication Date Title
US7456049B2 (en) Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
CN100517682C (zh) 半导体器件及其制造方法
US6611047B2 (en) Semiconductor package with singulation crease
US8174096B2 (en) Stamped leadframe and method of manufacture thereof
JP4095827B2 (ja) 半導体装置
US20070001276A1 (en) Semiconductor device and portable apparatus and electronic apparatus comprising the same
US6821820B2 (en) Lead frame manufacturing method
KR20030030914A (ko) 리드 프레임 및 그 제조 방법
JP2003282809A (ja) 半導体装置およびその製造方法
JP2011142337A (ja) 半導体装置の製造方法
JP2008113021A (ja) 半導体装置の製造方法
JP2006073570A (ja) 半導体装置及びその製造方法
US4592131A (en) Method for manufacturing resin-sealed semiconductor device
JP4330980B2 (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置
JP4455208B2 (ja) リードフレーム及び半導体装置の製造方法
JP3805767B2 (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法
JP2006140522A (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置
JP3025093B2 (ja) 半導体装置およびその実装構造体
JP4455166B2 (ja) リードフレーム
JP2700902B2 (ja) リードフレームの製造方法
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
KR100493038B1 (ko) 내부리드 끝단의 성능을 개선한 리드프레임 및 그 제조방법
JPH05166988A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH0837264A (ja) リ−ドフレームの製造方法
JPH07176667A (ja) 表面実装型半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid