JPH0837264A - リ−ドフレームの製造方法 - Google Patents

リ−ドフレームの製造方法

Info

Publication number
JPH0837264A
JPH0837264A JP19373994A JP19373994A JPH0837264A JP H0837264 A JPH0837264 A JP H0837264A JP 19373994 A JP19373994 A JP 19373994A JP 19373994 A JP19373994 A JP 19373994A JP H0837264 A JPH0837264 A JP H0837264A
Authority
JP
Japan
Prior art keywords
lead
inner lead
adhesive tape
insulating adhesive
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19373994A
Other languages
English (en)
Other versions
JP3115770B2 (ja
Inventor
Saburo Tanabe
三郎 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP19373994A priority Critical patent/JP3115770B2/ja
Publication of JPH0837264A publication Critical patent/JPH0837264A/ja
Application granted granted Critical
Publication of JP3115770B2 publication Critical patent/JP3115770B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 インナーリード部に絶縁性接着テ−プを位置
ズレなく貼着し、その後の樹脂封止では樹脂が隅々まで
流入してクラックが発生せず、またリ−ド寄りやねじれ
等の変形がなく位置精度がすぐれ、放熱板を接合した半
導体装置用リードフレームを得る。 【構成】 半導体チップ設置領域1外周に接続してイン
ナーリード2とこれに続いてアウターリード3を形成
し、焼鈍し、インナーリードにコイニングを施し、イン
ナーリード先端部に部分めっきし、インナーリード部の
反めっき側に絶縁性接着テ−プ11を貼着し、インナー
リード先端と絶縁性接着テ−プを同時に打抜いて、イン
ナーリード部に枠状に抜き残した絶縁性接着テ−プ11
を介し放熱板を設けるリードフレーム7の製造方法であ
る。または、前記コイニングを施す前に、半導体チップ
設置領域周縁とインナーリード先端接続部の間に抜き孔
を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はインナーリードの位置精
度が優れ放熱板を接合したリードフレームの製造方法に
関する。
【0002】
【従来の技術】半導体装置は、一般にリードフレームの
パッドに半導体チップ(以下 チップという)を接着搭
載し、チップ端子とインナーリードをボンディングワイ
ヤ−で接続し、樹脂等でインナーリード以内の部分をパ
ッケージし、当該パッケージから突出しているアウター
リードを所定形状に成形して製造される。また、前記パ
ッドに代えてリードフレームと別体に形成した半導体チ
ップ設置板を、絶縁性接着テ−プ等で接合したものがあ
る。
【0003】半導体装置はメモリの高集積化、ロジック
の多機能化が図られ、また小型にすることを要請されて
いる。かかることから入出力信号ピンは多数となり、且
つ、その間隔(ピッチ)は狭くなっている。
【0004】一方、半導体装置は信号処理速度の高速化
を強く望まれ、高周波化した信号を処理することになり
使用時において温度が上昇する。温度が高まると半導体
装置は機能性が悪影響を受けるので温度上昇を抑制する
必要がある。
【0005】半導体装置の温度上昇の抑制技術として
は、例えば特開昭62−84541号公報のように熱伝
導度の高い銅や銅合金からなる放熱板をパッドの下方に
設けて熱を積極的に放散させるものがある。またパッド
部自体をリードフレームとは別体の放熱板から作り、イ
ンナーリード部に絶縁性接着テ−プ等を介して接合する
ものがある。
【0006】リードフレームに放熱板あるいは別体のパ
ッドを接合する際は、前述のように絶縁性接着テ−プや
接着剤が用いられるが、作業性や生産性等から前記接着
テ−プが多用される傾向にある。
【0007】リードフレームへの放熱板の接合は、一般
に次のようにしてなされる。金属製のリードフレームと
合成樹脂製フィルムで接着のりが設けられた絶縁性接着
テ−プは、それぞれパンチとダイ等による切断性が異な
ることから別々に打抜かれ、その後、絶縁性接着テ−プ
をインナーリード部に貼着している。即ち、絶縁性接着
テ−プをリードフレームのインナーリード部の先端から
後端に対応して枠状に打抜き、これをインナーリード部
に貼着して、該絶縁性接着テ−プの他面に放熱板を接着
させている。
【0008】前記絶縁性接着テ−プの貼着では、位置ズ
レが生じやすく、例えば一辺側は絶縁性接着テ−プがイ
ンナーリード部先端列より引っ込み、対向辺側が出っ張
る。また、インナーリードは前述の多ピン化で幅及びピ
ッチとも特に微細になっているので、貼着時の加圧力印
加の微妙なアンバランス等でリ−ド寄りやリ−ド同士の
接触を生じることがある。
【0009】
【この発明が解決しようとする課題】前述のインナーリ
ード部と絶縁性接着テ−プの貼着ズレがあると、その
後、搭載したチップとインナーリードをワイヤ−ボンデ
ィングし樹脂封止する際、樹脂が絶縁性接着テ−プのイ
ンナーリード部先端列より引っ込んだ箇所に流入し難
く、そこに気泡が生じクラック発生の一因となる。
【0010】また前記貼着ズレは、半導体チップ設置領
域となる四辺のインナーリード先端部で囲まれる平らな
面積を狭め、出来るだけ大きなチップを設置するのに悪
影響を及ぼす。
【0011】本発明は、インナーリード部に絶縁性接着
テ−プを位置ズレなく貼着し、その後の樹脂封止では樹
脂が隅々まで流入してクラックを発生させず、またイン
ナーリードはリ−ド寄りやねじれ等の変形がなく位置精
度がすぐれ、放熱板を姿勢よく接合した半導体装置用リ
ードフレームを得ることを目的とする。
【0012】
【課題を解決するための手段】本発明の要旨は、半導体
チップ設置領域の周りにインナーリードに続いてアウタ
ーリードを形成し、前記インナーリード部に絶縁性接着
テ−プを介して放熱板を接合したリードフレームの製造
方法において、半導体チップ設置領域外周に接続してイ
ンナーリードとアウターリードを形成し、焼鈍し、イン
ナーリードをコイニングし、インナーリード先端部に部
分めっきし、インナーリード部の反めっき側に絶縁性接
着テ−プを貼着し、インナーリード先端と絶縁性接着テ
−プを同時に打抜き、インナーリード部に枠状に抜き残
した絶縁性接着テ−プを介して放熱板を設けるリードフ
レームの製造方法にある。他の要旨は、インナーリード
をコイニングする前に、半導体チップ設置領域周縁とイ
ンナーリード先端接続部の間に抜き孔を形成する工程を
介在させるところにある。
【0013】
【作用】本発明は、インナーリードを半導体チップ設置
領域外周に連続して、その先端が動かない状態にしてリ
ードパターンの形成、コイニング、インナーリード先端
部の部分めっきを行い、さらに、その状態で絶縁性接着
テ−プをインナーリード部に貼着し、しかる後、貼着し
た絶縁性接着テ−プとインナーリード先端を同時に打抜
くので、両者の切断性の違いは軽減されインナーリード
部と絶縁性接着テ−プはともに直載的に抜かれ位置ズレ
ができず、その後、樹脂封止の際の樹脂流入は隅々まで
なされる。
【0014】またインナーリードは絶縁性接着テ−プの
貼着まで半導体チップ設置領域外周に接続され、前記貼
着後にその先端が抜かれるので、リ−ド寄り、反り、ね
じれなどの変形がなく、位置精度が優れる等の作用効果
がある。
【0015】
【実施例】次に本発明について1実施例に基づき図面を
参照して詳細に説明する。図面において、1は半導体チ
ップ設置領域でその外周にインナーリード2が連続して
形成されている。3はアウターリードで前記インナーリ
ード2に連続している。該アウターリード3とインナー
リード2の形成順序は任意で何れが先であってもよい。
4はタイバ−、5はガイドホ−ル、6はサイドレ−ルで
ある。
【0016】前述のリードパターンが形成されたリード
フレーム7は、加工歪を除く歪取り焼鈍が施される。そ
の後、インナーリード2の先端部にコイニングを行いリ
−ド幅を拡げ、ワイヤ−ボンディングを行い易くする。
【0017】また、前記コイニングを行う前に、半導体
チップ設置領域1周縁とインナーリード2の先端接続部
8の間に、図5に示すように細長状の抜き孔9を形成し
てもよい。このようにするとコイニングによるインナー
リード2の長さの微小な延びが吸収される利点がある。
【0018】その後、インナーリード2の先端部に例え
ばAu,Ag,Pd等の所望金属が部分めっきされる。
【0019】インナーリード2の前記部分めっきした反
対側に、放熱板10を接合するために絶縁性接着テ−プ
11を貼着する。該貼着では絶縁性接着テ−プ11をイ
ンナーリード2部以内を被うようにして貼り付ける。次
いで、インナーリード2の先端は半導体チップ設置領域
1外周に接続しているので、これを切り離す打抜きと、
貼着させた絶縁性接着テ−プ11の打抜きを同時に行
う。
【0020】このようにインナーリード2先端と、貼着
した絶縁性接着テ−プ11を同時に打抜くので、両者の
切断性の違いは減小して現れず切断できるとともに、位
置ズレは生ぜず、図3に示すようにインナーリード2先
端端面列と絶縁性接着テ−プ11の切断列が一致し、半
導体チップ設置領域1の平面積は狭まらない。また、イ
ンナーリード2は先端が常に固定されているので、リ−
ド寄り、反り、ねじれ等の変形がなく位置精度がすぐれ
る。
【0021】その後、前記絶縁性接着テ−プ11の他面
に放熱板10を貼着することで、インナーリード2部の
裏面側に半導体チップ設置領域1を含み前記放熱板10
が接合した半導体装置用リードフレームが製造される。
【0022】
【発明の効果】本発明は前述のようであるので、インナ
ーリードはリ−ド寄り、反り、ねじれなどの変形がなく
位置精度がすぐれる。さらにインナーリード部には絶縁
性接着テ−プが互いに位置ズレすることなく貼着され、
その後の樹脂封止の際、樹脂は接合箇所にも十分注入さ
れパッケージにクラックを生じさせず長寿命品となる。
また、放熱板は半導体チップ設置領域を中央部にしてイ
ンナーリード部に四方向の姿勢よく接合し、使用時の温
度上昇が防止されることは勿論である。
【図面の簡単な説明】
【図1】本発明の1実施例におけるリードフレームの製
造を示す図。
【図2】本発明の1実施例において絶縁性接着テ−プを
貼着したリードフレームを示す図。
【図3】本発明の1実施例において絶縁性接着テ−プを
貼着したリードフレームの側断面図。
【図4】本発明の1実施例において放熱板を接合したリ
ードフレームの側断面図。
【図5】本発明の他の実施例によるリードフレームの製
造を示す図。
【符号の説明】
1 半導体チップ設置領域 2 インナーリード 3 アウターリード 4 タイバ− 5 ガイドホ−ル 6 サイドレ−ル 7 リードフレーム 8 先端接続部 9 抜き孔 10 放熱板 11 絶縁性接着テ−プ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップ設置領域の周りにインナー
    リードに続いてアウターリードを形成し、前記インナー
    リード部に絶縁性接着テ−プを介して放熱板を接合した
    リードフレームの製造方法において、半導体チップ設置
    領域外周に接続してインナーリードとアウターリードを
    形成し、焼鈍し、インナーリードにコイニングを施し、
    インナーリード先端部に部分めっきし、インナーリード
    部の反めっき側に絶縁性接着テ−プを貼着し、インナー
    リード先端と絶縁性接着テ−プを同時に打抜き、インナ
    ーリード部に枠状に抜き残した絶縁性接着テ−プを介し
    て放熱板を設けることを特徴とするリードフレームの製
    造方法。
  2. 【請求項2】 半導体チップ設置領域の周りにインナー
    リードに続いてアウターリードを形成し、前記インナー
    リード部に絶縁性接着テ−プを介して放熱板を接合した
    リードフレームの製造方法において、半導体チップ設置
    領域外側に接続してインナーリードとアウターリードを
    形成し、焼鈍し、前記半導体チップ設置領域周縁とイン
    ナーリード先端接続部の間に抜き孔を形成してインナー
    リードにコイニングを施し、インナーリード先端部に部
    分めっきし、インナーリード部の反めっき側に絶縁性接
    着テ−プを貼着し、インナーリード先端と絶縁性接着テ
    −プを同時に打抜き、インナーリードに枠状に抜き残し
    た絶縁性接着テ−プを介して放熱板を設けることを特徴
    とするリードフレームの製造方法。
JP19373994A 1994-07-25 1994-07-25 リ−ドフレームの製造方法 Expired - Fee Related JP3115770B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19373994A JP3115770B2 (ja) 1994-07-25 1994-07-25 リ−ドフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19373994A JP3115770B2 (ja) 1994-07-25 1994-07-25 リ−ドフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH0837264A true JPH0837264A (ja) 1996-02-06
JP3115770B2 JP3115770B2 (ja) 2000-12-11

Family

ID=16313011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19373994A Expired - Fee Related JP3115770B2 (ja) 1994-07-25 1994-07-25 リ−ドフレームの製造方法

Country Status (1)

Country Link
JP (1) JP3115770B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998031051A1 (en) * 1997-01-14 1998-07-16 Hitachi, Ltd. Semiconductor device and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998031051A1 (en) * 1997-01-14 1998-07-16 Hitachi, Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP3115770B2 (ja) 2000-12-11

Similar Documents

Publication Publication Date Title
KR970011649B1 (ko) 반도체 장치의 제조방법
JP2014143434A (ja) 半導体装置
JP2002076228A (ja) 樹脂封止型半導体装置
JP2001077274A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP5953703B2 (ja) リードフレームおよび半導体装置
KR20020049381A (ko) 얇고 작은 크기의 전력용 반도체 패키지
JPH06163798A (ja) 半導体パッケージ及びその製造方法
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
JP3178618B2 (ja) 接地接続ワイヤ用隆起部を有する樹脂カプセル封入された半導体デバイス用金属製放熱用ベースプレート
KR101070890B1 (ko) 다열리드형 반도체 팩키지 제조 방법
JP3427492B2 (ja) 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法
JP2001035985A (ja) 樹脂封止半導体装置
JP3115770B2 (ja) リ−ドフレームの製造方法
JPH0637217A (ja) 半導体装置
JP2002033345A (ja) 樹脂封止型半導体装置の製造方法
JP2002076234A (ja) 樹脂封止型半導体装置
JP2001135767A (ja) 半導体装置およびその製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JPH0661400A (ja) ヒートシンク付樹脂パッケージ半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2002026192A (ja) リードフレーム
KR100321149B1 (ko) 칩사이즈 패키지
JPH06268144A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20080929

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20080929

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20090929

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20100929

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees