JPH0777257B2 - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH0777257B2
JPH0777257B2 JP63279851A JP27985188A JPH0777257B2 JP H0777257 B2 JPH0777257 B2 JP H0777257B2 JP 63279851 A JP63279851 A JP 63279851A JP 27985188 A JP27985188 A JP 27985188A JP H0777257 B2 JPH0777257 B2 JP H0777257B2
Authority
JP
Japan
Prior art keywords
island
lead frame
slits
semiconductor chip
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63279851A
Other languages
English (en)
Other versions
JPH02125651A (ja
Inventor
正人 相場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP63279851A priority Critical patent/JPH0777257B2/ja
Publication of JPH02125651A publication Critical patent/JPH02125651A/ja
Publication of JPH0777257B2 publication Critical patent/JPH0777257B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はリードフレームに関する。
樹脂封止型半導体装置の普及に伴い、その信頼性がます
ます重要となってきた。
特に大型の半導体チップのアイランドの密着性は重要問
題である。
〔従来の技術〕 第２図は従来のリードフレームの一例の平面図である。
リードフレームは、平行に離間して延在する２本のフレ
ーム枠５と、両フレーム枠と吊りリード２によって連結
せられるアイランド1aと、先端部分がアイランド１と近
接する如く囲んで設けられ、かつタイバー４の支持せら
れる複数本のリード３による銅合金の金属帯板で構成さ
れていた。
二点鎖線に示すように、ICチップ７は銀ペースをノズル
噴射したダイボンディング材のベーキングによりアイラ
ンド１に溶着された後、リード３と共に樹脂封止され
る。
〔発明が解決しようとする課題〕
上述した従来のリードフレームでは、半導体チップ，リ
ードフレーム材及びダイボンディング材の各熱膨張係数
が大きく異なるため、ダイボンディング材のベーキング
などのその後の製造工程で熱が加わる場合に、熱応力が
半導体チップとリードフレーム間に生じ、半導体チップ
がアイランドから剥離することがあった。
また密着性を確認する温度サイクル試験などにおいて
は、熱応力が繰返し負荷させるため半導体チップとダイ
ボンディング材間に疲労によるクラックが発生するとい
う欠点があった 本発明の目的は、半導体チップの密着性の良いアイラン
ドを有するリードフレームを提供することにある。
〔課題を解決するための手段〕
本発明のリードフレームは、半導体チップを載置するア
イランドの周辺を複数リードが取囲む領域を金属帯板に
連続して設けたリードフレームにおいて、前記アイラン
ドに該アイランド内をほぼ均等区分するように複数のス
リットを設けかつ該スリット内にシリコーン樹脂が充填
されて構成されている。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図（ａ）及び（ｂ）は本発明の一実施例の平面図及
びＡ−Ａ′線断面図である。
第１図（ａ）に示すように、リードフレームは、アイラ
ンド１に短冊型のスリット６が設けられていることが異
る点以外は第２図の従来のリードフレームと同一であ
る。
アイランド１には、ほぼ均等分割になるように長辺方向
に六つ及び短辺方向に三つのスリット６が設けられてい
る。
第１図（ｂ）に示すように、ICチップ７は銀のダイボン
ディング層８を介してアイランド１の表面に溶着されて
いる。
ここで、スリット６の上をICチップ７が覆っているが、
アイランド１の各区分にはスリット６によって各部での
分散変形が可能である。
アイランド１の外形寸法は第２図の従来のアイランド1a
と同じ寸法であるが、スリット６により分割されている
ので、外形寸法の変形量は少なくできる。そしてアイラ
ンド１のスリット６内にシリコーン樹脂を充填してい
る。
実際は、ICチップ７とアイランド１はダイボンディング
材の銀で溶着されているため、変形せず熱応力として半
導体チップ７とアイランド１の間に負荷されていること
になる。
従って本発明によるリードフレームは、アイランドにシ
リコーン樹脂が充填されたスリットを設けることによっ
て熱応力を緩和できる効果がある。
従って、モールド整形した後もスリット６内にシリコー
ン樹脂があるので樹脂封止は入り込まないため、アイラ
ンド１の変形を吸収する働きをスリット６が失なわない
という利点がある。
なおスリット内に充填する物質は弾性係数が小さく伸縮
性に富むものであればよい。
〔発明の効果〕
以上説明したように本発明は、リードフレームのアイラ
ンド内にシリコーン樹脂を充填したスリットを設けるこ
とにより、製造工程上で加えられる熱、および樹脂封止
後に周囲環境の温度変化による半導体チップとリードフ
レーム間に発生する熱応力を低減でき、半導体チップが
アイランドから剥離しない効果がある。
【図面の簡単な説明】
第１図（ａ）及び（ｂ）は本発明の一実施例の平面図及
びＡ−Ａ′線断面図、第２図は従来のリードフレームの
一例の平面図である。 １……アイランド、２……吊リード、３……リード、４
……タイバー、５……フレーム枠、６……スリット、７
……ICチップ、８……ダイボンディング層。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半導体チップを載置するアイランドの周辺
    を複数リードが取り囲む領域を金属帯板に連続して設け
    たリードフレームにおいて、前記アイランドに該アイラ
    ンドをほぼ均等区分するように複数のスリットを設けか
    つ該スリット内にシリコーン樹脂が充填されていること
    を特徴とするリードフレーム。
JP63279851A 1988-11-04 1988-11-04 リードフレーム Expired - Lifetime JPH0777257B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63279851A JPH0777257B2 (ja) 1988-11-04 1988-11-04 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63279851A JPH0777257B2 (ja) 1988-11-04 1988-11-04 リードフレーム

Publications (2)

Publication Number Publication Date
JPH02125651A JPH02125651A (ja) 1990-05-14
JPH0777257B2 true JPH0777257B2 (ja) 1995-08-16

Family

ID=17616824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63279851A Expired - Lifetime JPH0777257B2 (ja) 1988-11-04 1988-11-04 リードフレーム

Country Status (1)

Country Link
JP (1) JPH0777257B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264730A (en) * 1990-01-06 1993-11-23 Fujitsu Limited Resin mold package structure of integrated circuit
EP0503769B1 (en) * 1991-02-12 1998-12-23 Matsushita Electronics Corporation Lead frame and resin sealed semiconductor device using the same
JPH0831559B2 (ja) * 1991-05-17 1996-03-27 富士通株式会社 半導体装置
DE69222084T2 (de) * 1991-05-17 1998-01-22 Fujitsu Ltd Oberflächenmontierbare Halbleiterpackung
US5831332A (en) * 1991-05-17 1998-11-03 Fujitsu Limited Semiconductor package for surface mounting
JP2552158Y2 (ja) * 1992-05-08 1997-10-27 株式会社三井ハイテック リードフレーム
JPH08236683A (ja) * 1995-02-28 1996-09-13 Nec Corp リードフレーム
JP4581301B2 (ja) * 2001-06-29 2010-11-17 ソニー株式会社 半導体パッケージ
DE102014011884B4 (de) 2014-08-13 2018-05-30 Grammer Aktiengesellschaft Fahrzeugsitz mit veränderbarer Rückenlehne
DE102014011885B4 (de) 2014-08-13 2022-11-17 Grammer Aktiengesellschaft Fahrzeugsitz mit veränderbarer Rückenlehne

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS525584U (ja) * 1975-06-27 1977-01-14
JPS554983A (en) * 1978-06-27 1980-01-14 Nec Kyushu Ltd Lead frame for semiconductor device
JPS5766655A (en) * 1980-10-09 1982-04-22 Mitsubishi Electric Corp Lead frame for semiconductor device
JPS6042735U (ja) * 1983-08-31 1985-03-26 日本電気株式会社 半導体装置
JPS62137859A (ja) * 1985-12-11 1987-06-20 Nec Corp リ−ドフレ−ム

Also Published As

Publication number Publication date
JPH02125651A (ja) 1990-05-14

Similar Documents

Publication Publication Date Title
JPH0992772A (ja) リード・オン・チップ半導体パッケージおよびその製造方法
JPH0777257B2 (ja) リードフレーム
JPH0621317A (ja) 半導体パッケージの製造方法
US6064112A (en) Resin-molded semiconductor device having a lead on chip structure
JP2570611B2 (ja) 樹脂封止型半導体装置
JPH08335664A (ja) リード・オン・チップ半導体素子及びその製造方法
JPH07153896A (ja) 樹脂封止型半導体装置及びその製造方法
JPS5827352A (ja) 半導体装置
JP3915337B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3843654B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPS60195955A (ja) 半導体装置
JPH0344040A (ja) 半導体装置及びその製造方法
JP2634249B2 (ja) 半導体集積回路モジュール
JPS63293963A (ja) 樹脂封止型半導体装置
JP2788011B2 (ja) 半導体集積回路装置
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
JPS6164132A (ja) 半導体装置
JPH05211250A (ja) 樹脂封止型半導体装置
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH0526761Y2 (ja)
JP3626831B2 (ja) リードフレーム
JPH02292850A (ja) リードフレーム
JPS6060743A (ja) リ−ドフレ−ム
JPH02105545A (ja) 樹脂封止型半導体装置の製造方法