JP2007258587A - リードフレームおよびその製造方法並びにリードフレームを備えた半導体装置 - Google Patents

リードフレームおよびその製造方法並びにリードフレームを備えた半導体装置 Download PDF

Info

Publication number
JP2007258587A
JP2007258587A JP2006083709A JP2006083709A JP2007258587A JP 2007258587 A JP2007258587 A JP 2007258587A JP 2006083709 A JP2006083709 A JP 2006083709A JP 2006083709 A JP2006083709 A JP 2006083709A JP 2007258587 A JP2007258587 A JP 2007258587A
Authority
JP
Japan
Prior art keywords
lead frame
pressing
pressing member
sealing resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006083709A
Other languages
English (en)
Other versions
JP4657129B2 (ja
Inventor
Tsunemori Yamaguchi
恒守 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006083709A priority Critical patent/JP4657129B2/ja
Publication of JP2007258587A publication Critical patent/JP2007258587A/ja
Application granted granted Critical
Publication of JP4657129B2 publication Critical patent/JP4657129B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】封止樹脂との密着性がより高められて信頼性をさらに向上するリードフレーム、リードフレームの製造方法およびリードフレームを備えた半導体装置を提供する。
【解決手段】樹脂封止型の半導体装置１では、リードフレーム５における所定の位置に半導体チップ３が搭載されて、その状態で封止樹脂７によって封止されている。半導体チップ３はリードフレーム５上にプリフォーム９を介在させてリードフレーム５にダイボンドされている。そのリードフレーム５の表面には凹凸部６が形成され、その凹部５ａと凹部５ａとの間に位置する凸部５ｂの先端部分にはカギ部５ｂが形成されている。カギ部５ｂは凸部５ｂの先端を押し潰すことによって形成されて、凹部５ａに入り込んだ封止樹脂７を引掛けるように側方に延在している。
【選択図】図２

Description

本発明は、リードフレームおよびその製造方法並びにリードフレームを備えた半導体装置に関し、特に、封止樹脂との密着性が図られるリードフレームと、そのようなリードフレームの製造方法と、そして、そのようなリードフレームを備えた半導体装置とに関するものである。
半導体装置には、封止樹脂で半導体チップを封止した樹脂封止型の半導体装置がある。図１１に示すように、この種の半導体装置１０１では、半導体チップ１０３はリードフレーム１０５の所定の位置に搭載されて、その状態でモールド樹脂等の封止樹脂１０７によって封止されている。
次に、そのような半導体装置１０１の製造方法について簡単に説明する。まず、図１２に示すように、リードフレーム１０５は、あらかじめ所定の形状に打ち抜かれる。このとき、リードフレームを所定の金型によって打ち抜くことで、図１３に示すように、リードフレーム１０５の端にはバリ１１０が生じている。
次に、リードフレーム１０５の所定の領域を所定の金型にてコイニングを行うことによって、図１４および図１５に示すように、打ち抜きの際に生じたバリ１１０を押えてリードフレーム１０５の領域に窪み１１１がつけられる。その後、半導体チップ１０３が、その窪み１１１の領域に銀ペーストなどのプリフォーム１０９（図１１参照）によってダイボンドされる。そして、リードフレーム１０５とともに封止樹脂１０７によって封止されて、図１１に示す半導体装置１０１が製造されることになる。
ところで、封止樹脂１０７とリードフレーム１０５との密着性がよくないと、半導体装置１０１の動作に伴って発生する熱と、リードフレーム１０５と封止樹脂１０７との熱膨張係数の違いとによって、封止樹脂１０７がリードフレーム１０５の表面から剥離することがある。封止樹脂１０７がリードフレーム１０５から剥離すると封止樹脂１０７とリードフレーム１０５との間に隙間が生じ、その隙間から水分等が浸入して耐湿性が悪化し、半導体装置１０１の信頼性が損なわれることがある。
そのため、図１６に示すように、リードフレーム１０５の表面にあらかじめ凹凸処理を施すことによって凹凸表面１０５ａを形成し、封止樹脂１０７とリードフレーム１０５との接触面積を増加させて、封止樹脂１０７とリードフレーム１０５との密着性が図られている。なお、この種の技術を開示した文献の一つとして特許文献１がある。
特開平５−２２６５６３号公報
しかしながら、従来の半導体装置１０１では次のような問題点があった。図１６に示すように、リードフレーム１０５の表面にプレス加工を施すことによって形成される凹凸表面１０５ａは比較的なだらかな凹凸となる。そのため、封止樹脂１０７とリードフレーム１０５との接触面積をある程度増やすことはできても、高温で多湿な状態のもとで半導体装置１０１を長時間動作させると、封止樹脂１０７がリードフレーム１０５から剥離することがあり、半導体装置１０１の信頼性が損なわれるおそれがあった。
本発明は上記問題点を解決するためになされたものであり、一つの目的は、封止樹脂との密着性がより高められて信頼性をさらに向上するリードフレームを提供することであり、他の目的は、そのようなリードフレームの製造方法を提供することであり、さらに他の目的は、そのようなリードフレームを備えた半導体装置を提供することである。
本発明に係るリードフレームは、半導体チップを搭載し、封止樹脂によって封止される半導体装置に使用されるリードフレームであって、封止樹脂によって封止されるリードフレームの部分の表面に凹凸部が形成されている。その凹凸部では、凹部の深さ方向と交差する方向に延在するカギ部が形成されている。
この構成によれば、リードフレームの凹凸部に、凹部の深さ方向と交差する方向に延在するカギ部が形成されていることで、半導体チップとリードフレームを封止樹脂によって封止する際に、リードフレームの凹凸部の凹部に入り込んだ封止樹脂の部分がカギ部によって引掛けられて、封止樹脂がリードフレームの表面に密着する。これにより、たとえ高温で多湿な状態のもとで半導体装置を長時間動作させたとしても、封止樹脂がリードフレームから剥離するのを抑制して、半導体装置としての信頼性を大幅に向上させることができる。
具体的にそのようなカギ部は、リードフレームの凹凸部の凸部の先端を押し潰すことによって形成されていることが好ましい。
本発明に係るリードフレームの製造方法は、以下の工程を備えている。まず、リードフレームとなる金属薄板を所定の形状に打ち抜く。次に、打ち抜かれた金属薄板に所定の押圧部材により押圧することにより、切抜かれた金属薄板の表面に凹凸部を形成する。その凹凸部を形成する工程は、第１押圧工程と第２押圧工程とを備えている。第１押圧工程では、押圧部材として打ち抜かれた金属薄板と接触する部分に所定の突起が形成された第１押圧部材によって押圧することにより、打ち抜かれた金属薄板の表面に所定の突起に対応した複数の凹部を形成する。第２押圧工程では、第１押圧工程の後、押圧部材として打ち抜かれた金属薄板と接触する部分が平坦な第２押圧部材によって押圧することにより、打ち抜かれた金属薄板の表面に形成された複数の凹部の間に位置する凸部の先端部分を押し潰して側方に延在するカギ部を形成する。
この方法によれば、第１押圧工程において金属薄板の表面に形成される複数の凹部の間に位置する凸部を、第２押圧工程において押し潰すことで側方に延在するカギ部を容易に形成することができる。これにより、半導体チップとリードフレームを封止樹脂によって封止する際に凹部に入り込んだ封止樹脂の部分がカギ部によって引掛けられて、封止樹脂がリードフレームの表面に密着する。その結果、たとえ高温で多湿な状態のもとで半導体装置を長時間動作させたとしても、封止樹脂がリードフレームから剥離するのを抑制して、半導体装置としての信頼性を大幅に向上させることができる。
その第１押圧工程は少なくとも２回行われ、２回目の押圧工程では、１回目の押圧工程において形成される複数の凹部の位置とは異なる位置に凹部が形成されるように押圧されることが好ましい。
これにより、リードフレームの表面の粗面化がより図られて、封止樹脂とリードフレームとの密着性をさらに高めることができる。
このような粗面化を図るには、たとえば、１回目の押圧工程では、押圧部材として、突起が所定のピッチをもって形成された第１押圧部材が使用され、第２回目の押圧工程では、第１押圧部材に形成された突起とは配置が異なる突起が形成された第２押圧部材が使用されることが好ましい。
また、１回目の押圧工程および２回目の押圧工程では、押圧部材として、それぞれ同じ押圧部材が使用され、２回目の押圧工程では、押圧部材のリードフレームに対する相対的な位置関係が、１回目の押圧工程における押圧部材のリードフレームに対する相対的な位置関係とは異なるように押圧部材が配設されて押圧が行われることが好ましい。
本発明に係る半導体装置は、リードフレームと半導体チップと封止樹脂とを備えている。半導体チップはリードフレーム上にダイボンドされている。封止樹脂はリードフレームおよび半導体チップを封止する。そのリードフレームの表面では、封止樹脂によって封止される部分に凹凸部が形成され、その凹凸部では、凹部の深さ方向と交差する方向に延在するカギ部が形成されている。
この構成によれば、リードフレームの凹凸部に、凹部の深さ方向と交差する方向に延在するカギ部が形成されていることで、半導体チップとリードフレームとを封止樹脂によって封止する際に、リードフレームの凹凸部の凹部に入り込んだ封止樹脂の部分がカギ部によって引掛けられて、封止樹脂がリードフレームの表面に密着する。これにより、たとえ高温で多湿な状態のもとで半導体装置を長時間動作させたとしても、封止樹脂がリードフレームから剥離するのを抑制して、半導体装置としての信頼性を大幅に向上させることができる。
実施の形態１
本発明の実施の形態１に係るリードフレームと、そのリードフレームを備えた半導体装置について説明する。図１に示すように、樹脂封止型の半導体装置１では、リードフレーム５における所定の位置に半導体チップ３が搭載されて、その状態で半導体チップ３とリードフレーム５とがモールド樹脂等の封止樹脂７によって封止されている。半導体チップ３はリードフレーム５上にプリフォーム９を介在させてリードフレーム５にダイボンドされている。
図２に示すように、そのリードフレーム５の表面には凹凸部６が形成され、その凹凸部６における凹部５ａと凹部５ａとの間に位置する凸部５ｂの先端部分にカギ部５ｃが形成されている。カギ部５ｃは凹凸部６の凸部５ｂの先端を押し潰すことによって形成されて、凹凸部６の凹部５ａに入り込んだ封止樹脂７を引掛けるように凹部５ａの深さ方向と交差する側方に延在している。
上述した半導体装置１では、リードフレーム５の表面に凹凸部６が形成され、その凸部５ｂの先端部分にカギ部５ｃが形成されている。これにより、半導体チップ３とリードフレーム５を封止樹脂７によって封止する際に、リードフレーム５における凹凸部６の凹部５ａに入り込んだ封止樹脂７の部分がカギ部５ｃによって引掛けられて、封止樹脂７がリードフレーム５の表面に密着する。
その結果、たとえ高温で多湿な状態のもとで半導体装置１を長時間動作させたとしても、封止樹脂７がリードフレーム５から剥離するのを抑制して、半導体装置１としての信頼性を大幅に向上させることができる。しかも、リードフレームの表面に化学的にエッチングを施すことによって凹凸部を形成する場合と比べて、後述するように、所定の加工パンチによる機械的な加工だけなので、生産コストの上昇を最小限に抑えることができる。
この半導体装置１についてＪＥＤＥＣ（Joint Electron Device Engineering Council）に規定される加湿評価を行なったところ、従来の半導体装置では達成できなかった、ＭＳＬ（Moisture Stress Level）のレベル１（保管条件：温度８５℃/相対湿度８５％ＲＨ以下、保管期限：無期限）を達成できることが実証された。なお、相対湿度とは、空気中の実際の水蒸気の分圧と、その温度での飽和水蒸気圧との比をいう。
実施の形態２
次に、リードフレーム５の表面に上述した凹凸部６を形成する方法を含めた半導体装置１の製造方法について説明する。まず、図３および図４に示すように、リードフレーム５は、金型によってあらかじめ所定の形状に打ち抜かれる。次に、リードフレーム５において封止樹脂によって封止される領域（点線枠内）に位置するリードフレーム５の部分の表面に対して、図５に示すように、所定の配置パターンに基づいて突起２０ａが形成された加工パンチ２０による２回のパンチング処理が施され、次に、表面が平坦な加工パンチによるパンチング処理が施される。突起２０ａの形状は、たとえば四角錐状とされる。
このパンチング処理についてさらに詳しく説明する。図６に示すように、最初の２回のパンチング処理に使用される加工パンチ２０には、表面に所定のピッチをもって複数の突起２０ａが形成されている。まず、最初のステージＡでは、リードフレーム５に対する加工パンチ２０の所定の相対的な位置関係のもとでパンチング処理が施されて、リードフレーム５の表面に突部２０ａに対応した凹部５ａが形成される。ステージＡにおけるパンチング処理が完了すると、リードフレーム５は、次のステージＢにまで搬送される。
ステージＢでは、図７に示すように、ステージＡにおけるリードフレーム５に対する加工パンチ２０の相対的な位置関係に対し、突起のピッチＰが半ピッチだけずれるような位置関係のもとで、２回目のパンチング処理をリードフレーム５に施すことで、ステージＡにおいて形成された凹部５ａの位置とは異なる位置に凹部５ａが形成される。
ステージＢにおけるパンチング処理が完了すると、リードフレーム５は次のステージＣにまで搬送される。ステージＣでは、表面の平らな加工パンチ２１によってリードフレーム５の表面にパンチング処理を施すことによって、リードフレーム５の表面に形成された複数の凹部５ａの間に位置する凸部５ｂの先端部分が押し潰されてカギ部５ｃが形成される。
次に、カギ部５ｃが形成されたリードフレーム５の表面にプリフォーム９により半導体チップ３がダイボンドされる。そして、リードフレーム５における所定のリードフレームの部分（外部リード）と半導体チップ３とが、たとえば金線によって電気的に接続される。その後、半導体チップ３を搭載したリードフレーム５を所定の金型（図示せず）に装着し、その金型内にモールド樹脂等の封止樹脂７を流し込むことで半導体チップ３とリードフレーム５とが封止される。封止樹脂７から突出しているリードフレーム５の部分を所定の向きに曲げることによって、図１に示す半導体装置１が完成する。
上述した製造方法では、１回目のパンチング処理によってリードフレーム５の表面に形成される複数の凹部５ａの位置とは異なる位置に凹部５ａが形成されるように２回目のパンチング処理を施すことによって、リードフレーム５の表面をさらに粗面化して表面積を増加させることができるとともに、凹部５ａと凹部５ａとの間に位置する凸部５ｂの数を増やすことができる。これにより、その凸部５ｂに対して３回目のパンチング処理を施すことによって、より多くのカギ部５ｃを形成することができる。その結果、封止樹脂７がそのカギ部５ｃによって引掛けられて、封止樹脂７とリードフレーム５との密着性をさらに向上させることができる。
また、上述した製造方法では、所定の加工パンチ２０，２１による機械的な加工だけなので、リードフレームの表面に化学的にエッチングを施して凹凸部を形成する場合のコストと比べると、その約２０分の１のコストでもって封止樹脂７とリードフレーム５との密着性に優れた半導体装置１を製造することができて、製造コストの上昇を最小限に抑えることができる。
なお、上述した製造方法では、最初の２回のパンチング処理に使用する加工パンチとして同じ突起２０ａの形成された加工パンチ２０を使用してリードフレーム５の表面に凹部５ａを形成する場合を例に挙げて説明した。この他に、たとえば図８に示すように、突起の配置パターンの異なる２つの加工パンチ２０，２２を用いてもよい。すなわち、１回目のパンチング処理では、所定のピッチＰをもって突起２０ａが形成された加工パンチ２０を使用し、２回目のパンチング処理では、突起のピッチを半ピッチだけずらした突起２２ａが形成された加工パンチ２２を使用する。
この場合には、ステージＢでは、ステージＡにおけるリードフレーム５に対する加工パンチ２０の相対的な位置関係と同じ位置関係のもとで、加工パンチ２２による２回目のパンチング処理をリードフレーム５に施すことになる。このような方法によっても、同様のカギ部５ｃを備えた凹凸部６を形成することができる。
また、上述した製造方法では、リードフレーム５の表面に２回のパンチング処理を施すことによって凹部５ａを形成する場合を例に挙げて説明したが、図９に示すように、リードフレーム５の表面に形成される複数の凹部５ａの間に位置する凸部５ｂを押し潰してカギ部５ｃを形成することができるのであれば、リードフレーム５に複数の凹部５ａを形成するパンチング処理の回数としては２回に限られず、１回でもよいし３回以上でもよい。
特に、突起が形成された加工パンチ２０，２１によって複数回パンチング処理を施すことで、最初のパンチング処理によって形成された凹部５ａに対して、その凹部５ａの位置とは異なる位置に加工パンチの凸部５ｂがパンチングされて、リードフレーム５の部分が凹部５ａの深さ方向に対して交差する方向に延在する部分が形成されやすくなり、これがカギ部５ｃとなって封止樹脂７とリードフレーム５との密着性をさらに向上させることができる。
このようにしてリードフレーム５の表面に形成される凹凸部６の凹部５ａでは、パンチングを施す回数にも依存するが、たとえばリードフレーム５の厚み約１２５μｍに対して、その深さＤはたとえば数μｍ〜数１０μｍ程度となり、また、その幅Ｌもたとえば数μｍ〜数１０μｍ程度となる。
なお、加工パンチ２０，２２の突起２０ａ，２２ａの形状として四角錐状の突起を例に挙げて説明したが、リードフレーム５の表面に複数の凹部５ａを形成し、その複数の凹部５ａの間に位置する凸部５ｂの先端を潰してカギ部５ｃを形成することができるものであれば、四角錐状の突起に限られない。したがって、先端部分が尖っていない突起でも、カギ部を形成することができれば、たとえば図１０に示すような凹部５ａの底が丸みを帯びた形状の凹凸部６を形成することが可能な加工パンチを使用してもよい。
また、リードフレームとして所定の形状に打ち抜かれた後、突起を備えた加工パンチによるパンチング処理を施す前に、打ち抜いた際に生じたバリを平坦にするパンチング処理を施すようにしてもよい。
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本発明の実施の形態に係る半導体装置の断面図である。 同実施の形態において、図１に示す半導体装置の部分拡大断面図である。 同実施の形態において、図１に示す半導体装置の製造方法の一工程を示す平面図である。 同実施の形態において、図３に示す断面線ＩＶ−ＩＶにおける断面図である。 同実施の形態において、パンチング処理に使用される加工パンチを示す部分拡大斜視図である。 同実施の形態において、図３に示す工程の後に行われる、加工パンチによるパンチング処理を示す部分平面図である。 同実施の形態において、図６に示すパンチング処理に使用される２つの加工パンチを示す部分拡大平面図である。 同実施の形態において、図６に示すパンチング処理に使用される２つの加工パンチを示す他の部分拡大平面図である。 同実施の形態において、加工パンチによるパンチング処理の特徴を説明するための部分拡大平面図である。 同実施の形態において、他の半導体装置の部分拡大断面図である。 従来の半導体装置の断面図である。 図１１に示す半導体装置の製造方法の一工程を示す平面図である。 図１２に示す断面線ＸＩＩＩ−ＸＩＩＩにおける断面図である。 図１２に示す工程の後に行われる工程を示す平面図である。 図１４に示す断面線ＸＶ−ＸＶにおける断面図である。 図１１に示す半導体装置の部分拡大断面図である。
符号の説明
１ 半導体装置、３ 半導体チップ、５ リードフレーム、５ａ 凹部、５ｂ 凸部、５ｃ カギ部、６ 凹凸部、７ 封止樹脂、９ プリフォーム、２０，２１，２２ 加工パンチ、２０ａ，２２ａ 突起。

Claims (7)

  1. 半導体チップを搭載し、封止樹脂によって封止される半導体装置に使用されるリードフレームであって、
    封止樹脂によって封止されるリードフレームの部分の表面に凹凸部が形成され、
    前記凹凸部では、凹部の深さ方向と交差する方向に延在するカギ部が形成された、リードフレーム。
  2. 前記カギ部は、前記凹凸部の凸部の先端を押し潰すことによって形成された、請求項１記載のリードフレーム。
  3. リードフレームとなる金属薄板を所定の形状に打ち抜く工程と、
    前記打ち抜かれた金属薄板に所定の押圧部材により押圧することにより、前記打ち抜かれた金属薄板の表面に凹凸部を形成する工程と
    を有し、
    前記凹凸部を形成する工程は、
    前記押圧部材として前記打ち抜かれた金属薄板と接触する部分に所定の突起が形成された第１押圧部材によって押圧することにより、前記打ち抜かれた金属薄板の表面に前記所定の突起に対応した複数の凹部を形成する第１押圧工程と、
    前記第１押圧工程の後、前記押圧部材として前記打ち抜かれた金属薄板と接触する部分が平坦な第２押圧部材によって押圧することにより、前記打ち抜かれた金属薄板の表面に形成された複数の前記凹部の間に位置する凸部の先端部分を押し潰して側方に延在するカギ部を形成する第２押圧工程と
    を備えた、リードフレームの製造方法。
  4. 前記第１押圧工程は少なくとも２回行われ、
    ２回目の押圧工程では、１回目の押圧工程において形成される複数の凹部の位置とは異なる位置に複数の凹部が形成されるように押圧される、請求項３記載のリードフレームの製造方法。
  5. 前記１回目の押圧工程では、前記押圧部材として、前記突起が所定のピッチをもって形成された第１押圧部材が使用され、
    前記第２回目の押圧工程では、前記第１押圧部材に形成された前記突起とは配置が異なる突起が形成された第２押圧部材が使用される、請求項４記載のリードフレームの製造方法。
  6. 前記１回目の押圧工程および前記２回目の押圧工程では、前記押圧部材として、それぞれ同じ押圧部材が使用され、
    前記２回目の押圧工程では、前記押圧部材の前記リードフレームに対する相対的な位置関係が、前記１回目の押圧工程における前記押圧部材の前記リードフレームに対する相対的な位置関係とは異なるように前記押圧部材が配設されて押圧が行われる、請求項４記載のリードフレームの製造方法。
  7. リードフレームと、
    前記リードフレーム上にダイボンドされた半導体チップと、
    前記リードフレームおよび前記半導体チップを封止する封止樹脂と
    を備え、
    前記リードフレームの表面では、前記封止樹脂によって封止される部分に凹凸部が形成され、
    前記凹凸部では、凹部の深さ方向と交差する方向に延在するカギ部が形成された、半導体装置。
JP2006083709A 2006-03-24 2006-03-24 半導体装置の製造方法 Expired - Fee Related JP4657129B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006083709A JP4657129B2 (ja) 2006-03-24 2006-03-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006083709A JP4657129B2 (ja) 2006-03-24 2006-03-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007258587A true JP2007258587A (ja) 2007-10-04
JP4657129B2 JP4657129B2 (ja) 2011-03-23

Family

ID=38632502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006083709A Expired - Fee Related JP4657129B2 (ja) 2006-03-24 2006-03-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4657129B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
WO2011145202A1 (ja) 2010-05-21 2011-11-24 トヨタ自動車株式会社 半導体装置
JP2012064880A (ja) * 2010-09-17 2012-03-29 Onuki Kogyosho:Kk 樹脂封止金属部品、それに用いるリードフレーム、及び金属部品の製造方法
US10297516B2 (en) 2016-03-30 2019-05-21 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
WO2021153243A1 (ja) * 2020-01-31 2021-08-05 パナソニックＩｐマネジメント株式会社 光半導体装置用パッケージ及び光半導体装置
EP4280273A1 (en) * 2022-05-19 2023-11-22 Mitsubishi Electric R&D Centre Europe B.V. Semiconductor chip comprising structured metallization with increased reliability, and manufacturing method
WO2024075445A1 (ja) * 2022-10-06 2024-04-11 富士電機株式会社 半導体モジュール、半導体装置、及び車両

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102825133A (zh) * 2012-09-07 2012-12-19 顺德工业(江苏)有限公司 导线架麻面冲头

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239967A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JPH03125466A (ja) * 1989-10-09 1991-05-28 Hitachi Cable Ltd リードフレーム用溝成形加工法
JPH07142667A (ja) * 1993-11-16 1995-06-02 Sumitomo Metal Mining Co Ltd リードフレーム半導体素子搭載部のディンプルの形成方法
JPH07161896A (ja) * 1993-12-02 1995-06-23 Hitachi Cable Ltd リードフレームとその製造方法
JPH07273270A (ja) * 1994-04-01 1995-10-20 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法及びそれを用いた半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239967A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JPH03125466A (ja) * 1989-10-09 1991-05-28 Hitachi Cable Ltd リードフレーム用溝成形加工法
JPH07142667A (ja) * 1993-11-16 1995-06-02 Sumitomo Metal Mining Co Ltd リードフレーム半導体素子搭載部のディンプルの形成方法
JPH07161896A (ja) * 1993-12-02 1995-06-23 Hitachi Cable Ltd リードフレームとその製造方法
JPH07273270A (ja) * 1994-04-01 1995-10-20 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法及びそれを用いた半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
KR101297870B1 (ko) * 2010-05-21 2013-08-19 도요타지도샤가부시키가이샤 반도체 장치
CN102652357A (zh) * 2010-05-21 2012-08-29 丰田自动车株式会社 半导体装置
EP2573810A1 (en) * 2010-05-21 2013-03-27 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US8436461B2 (en) 2010-05-21 2013-05-07 Toyota Jidosha Kabushiki Kaisha Semiconductor device
WO2011145202A1 (ja) 2010-05-21 2011-11-24 トヨタ自動車株式会社 半導体装置
EP2573810A4 (en) * 2010-05-21 2014-04-30 Toyota Motor Co Ltd SEMICONDUCTOR COMPONENT
CN102652357B (zh) * 2010-05-21 2015-09-09 丰田自动车株式会社 半导体装置
JP2012064880A (ja) * 2010-09-17 2012-03-29 Onuki Kogyosho:Kk 樹脂封止金属部品、それに用いるリードフレーム、及び金属部品の製造方法
US10297516B2 (en) 2016-03-30 2019-05-21 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
WO2021153243A1 (ja) * 2020-01-31 2021-08-05 パナソニックＩｐマネジメント株式会社 光半導体装置用パッケージ及び光半導体装置
JP7476241B2 (ja) 2020-01-31 2024-04-30 パナソニックホールディングス株式会社 光半導体装置用パッケージ及び光半導体装置
EP4280273A1 (en) * 2022-05-19 2023-11-22 Mitsubishi Electric R&D Centre Europe B.V. Semiconductor chip comprising structured metallization with increased reliability, and manufacturing method
WO2024075445A1 (ja) * 2022-10-06 2024-04-11 富士電機株式会社 半導体モジュール、半導体装置、及び車両

Also Published As

Publication number Publication date
JP4657129B2 (ja) 2011-03-23

Similar Documents

Publication Publication Date Title
JP4657129B2 (ja) 半導体装置の製造方法
JP4524570B2 (ja) 半導体装置
US7993970B2 (en) Semiconductor device and fabrication method thereof
JP4789771B2 (ja) 樹脂外囲器付きリードフレームとその製造方法
JP2015099874A (ja) 電子素子パッケージ、およびその製造方法
JP2017092153A (ja) リードフレーム及びその製造方法、半導体装置
JPH07161896A (ja) リードフレームとその製造方法
US6633077B2 (en) Semiconductor device and method for manufacturing the same
JP4334364B2 (ja) 半導体装置及び半導体装置の製造方法
JP4537774B2 (ja) リードフレームの製造方法
JP2006073570A (ja) 半導体装置及びその製造方法
JP5976557B2 (ja) モールド金型、該モールド金型を用いた樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
JP4379035B2 (ja) リードフレームの製造方法
JP2004104153A (ja) 発光素子および半導体装置
JP2008071886A (ja) 半導体装置用リードフレームとその製造方法
JPH07335815A (ja) リードフレーム及びこれを用いた半導体装置
KR20010097634A (ko) Ｔｂｇａ 반도체 팩키지 제조 방법
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JP2000124382A (ja) 樹脂封止型半導体装置およびその製造方法
JP4266429B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH0444255A (ja) リードフレームの製造方法
JP2008053515A (ja) 半導体装置およびその製造方法
JPS63308358A (ja) リ−ドフレ−ム
JP2005158778A (ja) リードフレームの製造方法及び半導体装置の製造方法
JPS63308359A (ja) リ−ドフレ−ムの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4657129

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees