CN100452369C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN100452369C
CN100452369C CNB200610059673XA CN200610059673A CN100452369C CN 100452369 C CN100452369 C CN 100452369C CN B200610059673X A CNB200610059673X A CN B200610059673XA CN 200610059673 A CN200610059673 A CN 200610059673A CN 100452369 C CN100452369 C CN 100452369C
Authority
CN
China
Prior art keywords
semiconductor element
radiator
semiconductor device
semiconductor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200610059673XA
Other languages
English (en)
Other versions
CN1835214A (zh
Inventor
加藤达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1835214A publication Critical patent/CN1835214A/zh
Application granted granted Critical
Publication of CN100452369C publication Critical patent/CN100452369C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • D—TEXTILES; PAPER
    • D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06C—FINISHING, DRESSING, TENTERING OR STRETCHING TEXTILE FABRICS
    • D06C27/00—Compound processes or apparatus, for finishing or dressing textile fabrics, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • D—TEXTILES; PAPER
    • D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06C—FINISHING, DRESSING, TENTERING OR STRETCHING TEXTILE FABRICS
    • D06C25/00—Treating selvedges or other edges, e.g. stiffening
    • D—TEXTILES; PAPER
    • D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06C—FINISHING, DRESSING, TENTERING OR STRETCHING TEXTILE FABRICS
    • D06C3/00—Stretching, tentering or spreading textile fabrics; Producing elasticity in textile fabrics
    • D06C3/02—Stretching, tentering or spreading textile fabrics; Producing elasticity in textile fabrics by endless chain or like apparatus
    • D06C3/04—Tentering clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Textile Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明的半导体器件具有安装在半导体元件5上的散热器9。该散热器9更靠近该半导体元件5的一个表面的面积总体上等于该半导体元件5更靠近该散热器9的一个表面的面积。采用该结构，可以降低半导体器件的制造成本，而且可以提高其可靠性。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法。
背景技术
常规地，已经提供了采用TCP(带式载体封装)的、通过TAB(带式自动接合)技术制作的半导体器件(参见，例如JP H5-160194A)。在这种半导体器件中，散热器设置在半导体元件的背面上(该背面与该半导体元件的在其上形成凸起的正面相对)以有效地散发由于该半导体元件工作产生的热。
下面描述了一种配备有散热器的COF(膜上芯片)半导体器件，其是常规半导体器件之一。
如图7所示，配备有散热器的COF半导体器件包括柔性带式板101、和安装在该柔性带式板101上的半导体元件105。
柔性带式板101具有基膜102、形成在该基膜102上的互连线103、和形成在该互连线103上的抗蚀剂104。该抗蚀剂104如此形成以便不覆盖互连线103的一部分。而且，底部填充(underfill)树脂107填充在柔性带式板101和半导体元件105之间。
在半导体元件105的正面上，由金等制成的突出电极(凸起)106形成，同时散热器109通过粘合剂108安装在半导体元件105的背面上。
图8示出具有散热器的COF半导体器件的装配流程图。
在具有散热器的COF半导体器件的装配方法中，首先，具有形成在其上的突出电极106的晶片经受划片处理，由此得到具有突出电极106的半导体元件105(步骤S101)。
接着，通过在由长带形成的基膜102上刻蚀来构图由铜制成的互连线103，并且该互连线103是镀锡或镀金的，由此形成柔性带式板101。
然后，借助COF法将具有形成在其上的金或其它突出电极106的半导体元件105接合到柔性带式板101上。将半导体元件105接合到柔性带式板101上的工艺称为ILB(内部引线接合)。除此之外，对于柔性带式板101，除了设有ILB的部分以外的表面被抗蚀剂104保护起来。
接着，用作保护材料的底部填充树脂107填充在半导体元件105和柔性带式板101之间，其后经受固化处理，以便底部填充树脂107被固化(步骤S103)。
然后，在半导体元件105的背面上，通过诸如基于银膏的焊料或树脂之类的粘合剂108安装类似芯片的散热器109(步骤S104)。
最后，进行电气检验和外观检验，至此完成具有散热器的COF半导体器件(步骤S105-S107)。
在该连接中，当半导体元件105承受由于具有散热器的COF半导体器件的电气操作而产生的热时，该半导体元件105的热散出路径如下面的(1)和(2)所示：
(1)半导体元件→突出电极→底部填充树脂→柔性板→大气；以及
(2)半导体元件→散热器→大气。
如果在半导体元件105上没有安装散热器109，则半导体元件105的背面侧上的热将直接散发到大气中。然而，干空气的热导率相当低，为0.0241W/m·K。由此，半导体元件105的背面侧上的热将不会被充分散出，所以半导体元件105将不能在其上安装CCL(当前模式逻辑)或TTL(晶体管-晶体管逻辑)，其是高功耗元件，此外还不能充分实现电性能。
与此相反，如果在半导体元件105上安装了散热器109，则可以在半导体元件105上安装CCL或TTL，而且可以充分发挥半导体元件的电性能。
然而，对于具有上述散热器的常规COF半导体器件来说，其在构造上包括将已经分别处理成小块的散热器109接合到半导体元件的背面上的工艺，它的包括处理散热器109的制造工艺将非常困难。从而，具有散热器的常规COF半导体器件具有高制造成本和低可靠性的问题。
发明内容
因此，本发明的目的是提供一种半导体器件及其制造方法，其能够降低制造成本，此外还能提高可靠性。
为了实现上述目的，提供一种半导体器件，包括：
半导体元件；和安装在该半导体元件上的散热器，其中
该散热器在更靠近该半导体元件的一侧上的表面的面积总体上等于该半导体元件在更靠近该散热器的一侧上的表面的面积。
在该半导体器件中，由于散热器更靠近半导体元件的一个表面的面积总体上等于该半导体元件更靠近该散热器的一个表面的面积，因此具有安装在其上的散热器的半导体元件可通过将散热器材料接合到半导体材料上、其后将半导体元件材料连同散热器材料一起分成多个部分来得到。因此，不需要将类似芯片的散热器接合到类似芯片的半导体元件上的步骤，该步骤包括在图7和8的现有技术实例中。这样，可以简化半导体器件的制造工艺。从而，可以降低半导体器件的制造成本，此外还可以提高半导体器件的可靠性。
在本发明的一个实施例中，半导体元件和散热器在厚度方面可彼此独立地改变。
在这种情况下，由于半导体元件和散热器在厚度方面可彼此独立地改变，因此可以响应多种设计变化。
在本发明的一个实施例中，散热器是由金属制成的。
在这种情况下，由于散热器是由金属制成的，因此半导体元件的热可以高效率地散出。
在本发明的一个实施例中，散热器利用管芯接合片接合到半导体元件上。
在这种情况下，由于散热器利用管芯接合片接合到半导体元件上，因此散热器和半导体元件之间的收缩系数的差异可由该管芯接合片来承受。所以，可以防止散热器和半导体元件发生变形。
在本发明的一个实施例中，散热器利用热沉硅树脂接合到半导体元件上。
在这种情况下，由于散热器利用热沉硅树脂接合到半导体元件上，因此散热器和半导体元件之间的收缩系数的差异可由该热沉硅树脂来承受。所以，可以防止散热器和半导体元件发生变形。
在本发明的一个实施例中，散热器是引线框的管芯垫部分。
此外，提供一种用于制造半导体器件的方法，包括以下步骤：
将热沉板接合到晶片上；以及
对晶片连同热沉板一起进行划片处理，以形成由晶片的一部分形成的半导体元件，并形成由热沉板的一部分形成的散热器。
在该半导体器件的制造方法中，在将热沉板接合到包括半导体元件的晶片上之后，该晶片连同热沉板一起经受划片处理。通过该步骤，由晶片的一部分形成半导体元件，并且由热沉板的一部分形成散热器。因此，不需要将类似芯片的散热器接合到类似芯片的半导体元件上的步骤，该步骤包括在图7和8的现有技术实例中。这样，可以简化半导体器件的制造工艺。从而，可以降低半导体器件的制造成本，此外还可以提高半导体器件的可靠性。
并且，在晶片中制作半导体元件的步骤可以在将热沉板接合到晶片上的步骤之前或者在将热沉板接合到晶片上的步骤之后进行。
此外，提供一种半导体器件，包括：
具有互连图案的带式板；半导体元件，其安装在该带式板上以便该半导体元件的一个面面向该带式板；和安装在该半导体元件的另一个面上的散热器，其中
该散热器是引线框的管芯垫部分。
在该半导体器件中，由于散热器是引线框的管芯垫部分，因此具有安装在其上的散热器的半导体元件可以通过使用常规模塑封装步骤形成。因此，不需要将类似芯片的散热器接合到类似芯片的半导体元件上的步骤，该步骤包括在图7和8的现有技术实例中。这样，可以简化半导体器件的制造工艺。从而，可以降低半导体器件的制造成本，此外还可以提高半导体器件的可靠性。
在本发明的一个实施例中，散热器通过引线部分与互连图案电连接。
在这种情况下，由于互连图案和散热器通过引线部分互相电连接，因此半导体元件的电特性例如抗噪声特性可以改善。
此外，提供一种用于制造半导体器件的方法，包括以下步骤：
将半导体元件管芯接合到引线框的管芯垫部分上，该引线框具有管芯垫部分和包围该管芯垫部分的框架部分，并且该半导体元件的一个面与该管芯垫部分相对；
将管芯垫部分连同半导体元件一起与框架部分分开；以及
将半导体元件安装到带式板上，并且该半导体元件的另一个面与该带式板相对。
在该上述构造的半导体器件的制造方法中，将半导体元件管芯接合到引线框的管芯垫部分上，并且该半导体元件的一个面与该引线框的管芯垫部分相对，其后将管芯垫部分连同半导体元件一起与框架部分分开。在半导体元件的另一个面与带式板相对的情况下，将半导体元件安装到该带式板上。由此，管芯垫部分起半导体元件的散热器的作用。因此，不需要将类似芯片的散热器接合到类似芯片的半导体元件上的步骤，该步骤包括在图7和8的现有技术实例中。这样，可以简化半导体器件的制造工艺。从而，可以降低半导体器件的制造成本，此外还可以提高半导体器件的可靠性。
附图说明
根据下文给出的详细描述和附图将更全面地理解本发明，给出的这些附图仅仅是作为说明的，因此不是对本发明的限制，其中：
图1是根据本发明的第一实施例的具有散热器的COF半导体器件的示意截面图；
图2A是第一实施例的具有散热器的COF半导体器件的装配流程图；
图2B是第一实施例的具有散热器的COF半导体器件的装配工艺图；
图2C是第一实施例的具有散热器的COF半导体器件的装配工艺图；
图2D是第一实施例的具有散热器的COF半导体器件的装配工艺图；
图3是第一实施例的具有散热器的COF半导体器件的修改实例的示意截面图；
图4是根据本发明的第二实施例的具有散热器的COF半导体器件的示意截面图；
图5是第二实施例的具有散热器的COF半导体器件的装配流程图；
图6是在第二实施例的具有散热器的COF半导体器件的制造中所使用的引线框的示意平面图；
图7是具有散热器的常规COF半导体器件的示意截面图；
图8是具有散热器的常规COF半导体器件的装配流程图。
具体实施方式
在下文，将借助附图所示的本发明的实施例来详细描述本发明的半导体器件。
(第一实施例)
图1示出根据本发明的第一实施例的具有散热器的COF半导体器件的示意截面图。
具有散热器的COF半导体器件包括作为带式板实例的柔性带式板1、安装在该柔性带式板1上的半导体元件5、和安装在该半导体元件5上的散热器9。
柔性带式板1具有基膜2、形成在该基膜2上的互连线3、和形成在该互连线3上的抗蚀剂4。抗蚀剂4如此形成以便不覆盖在互连线3的部分上。注意，互连线3是互连图案的实例。
由例如金制成的突出电极6形成在半导体元件5的正面上。另一方面，散热器9通过管芯接合片8接合到半导体元件5的背面(该半导体元件的与它的在其上形成突出电极6的表面相对的表面)上。底部填充树脂7填充在柔性带式板1和半导体元件5之间。
散热器9在半导体元件5侧上的表面面积大约等于半导体元件5在散热器9侧上的表面面积。也就是说，散热器9与半导体元件5接合的表面的面积大约等于半导体元件5的背面的面积。
图2A示出具有散热器的COF半导体器件的装配流程图。并且，图2B～2D示出具有散热器的COF半导体器件的装配工艺图。
在具有散热器的COF半导体器件的装配方法中，首先，所需的电路和突出电极6形成在晶片的表面上，其后抛光该晶片的后侧，由此得到图2B所示的晶片10(步骤S1)。所得到的晶片10形成半导体元件5的材料。这意味着该晶片10包括多个半导体元件5。
接着，将通常尺寸与晶片10相等的管芯接合片8接合到该晶片10的后侧上(步骤S2)。代替将管芯接合片8接合到晶片10的后侧上，可以将热沉硅树脂施加到该晶片10的后侧上。
然后，热沉金属板11通过管芯接合片8接合到晶片10的后侧上，该热沉金属板是散热器9的材料(步骤S3)。热沉金属板11的尺寸通常等于晶片尺寸。也就是说，热沉金属板11在晶片10侧上的表面面积通常等于该晶片10的表面面积。换句话说，热沉金属板11与晶片10相对的面积通常等于该晶片10与热沉金属板11相对的面积。注意，热沉金属板11是热沉板的实例。
接着，如图2C所示，晶片10连同热沉金属板11一起用划片刀12切割，由此形成具有突出电极6的多个半导体元件5和设置在其上的散热器9，如图2D所示(步骤S4)。在该工艺中，半导体元件5和散热器9通常是大小相等的(在所设计的区域中)。也就是说，半导体元件5的背面的面积和散热器9在半导体元件5侧上的表面的面积通常彼此相等。
然后，将半导体元件5接合到柔性带式板1上(步骤S5)。更具体的说，半导体元件5的突出电极6与暴露在柔性带式板1中的互连线3相连接。在这种情况下，没有与突出电极6相连接的互连线3被抗蚀剂4覆盖。
接着，作为保护材料的底部填充树脂7填充在半导体元件5和柔性带式板1之间，其后经受固化处理，由此底部填充树脂7被固化(步骤S6)。
最后，进行电气检验和外观检验，至此完成具有散热器的COF半导体器件(步骤S7-S9)。
如上面所示，具有突出电极6的半导体元件5和设置在其上的散热器9可以通过利用划片刀12切割晶片10和热沉金属板11来得到。因此，不存在将类似芯片的散热器接合到类似芯片的半导体元件上的步骤，该步骤包括在图7和8的现有技术实例中。这样，可以简化具有散热器的COF半导体器件的制造工艺，因此可以降低制造成本，此外还可以提高其可靠性。
此外，半导体元件5的厚度可以根据对应用中的高度的限制、与用户订的合同的技术要求、散热器的价格和热导率等等通过晶片的后侧抛光来自由地改变。而且，散热器9的厚度可以通过热沉金属板11的厚度的改变而自由地改变。也就是说，根据该第一实施例的制造方法，可以容易地形成如图3所示的高度低于图1的配备有散热器的COF半导体器件的配备有散热器的COF半导体器件。
在该第一实施例中，在晶片10中制作半导体元件5之后，将管芯接合片8接合到该晶片10的后侧上。代替地，可以在将管芯接合片8接合到晶片10的后侧上之后在晶片10中制作半导体元件5。不用说，在将管芯接合片8接合到晶片10的后侧上之后在晶片10中制作半导体元件5的情形下，在晶片10中制作半导体元件5之后在该晶片10的表面内形成突出电极6。
(第二实施例)
图4示出根据本发明的第二实施例的具有散热器的COF半导体器件的示意截面图。
具有散热器的COF半导体器件包括作为带式板实例的柔性带式板1、安装在该柔性带式板1上的半导体元件5、和安装在该半导体元件5上的散热器29。该散热器29起所述散热器的作用。
柔性带式板1具有基膜2、形成在该基膜2上的互连线3、和形成在该互连线3上的抗蚀剂4。抗蚀剂4如此形成以便不覆盖在互连线3的部分上。注意，互连线3是互连图案的实例。
由例如金制成的突出电极6形成在半导体元件5的正面上。另一方面，散热器29通过管芯接合片8接合到半导体元件5的背面(该半导体元件的与它的在其上形成突出电极6的表面相对的表面)上。另外，底部填充树脂7填充在柔性带式板1和半导体元件5之间。
散热器29比半导体元件5大。更具体的说，散热器29在半导体元件5侧上的表面面积大于该半导体元件5在该散热器29侧上的表面面积。也就是说，散热器29与半导体元件5接合的表面的面积近似大于半导体元件5的背面的面积。并且，散热器29的周边部分通过连接部分30借助焊料24与互连线3电连接。
图5示出具有散热器的COF半导体器件的装配流程图。
在具有散热器的COF半导体器件的装配方法中，首先，所需的电路和突出电极6形成在晶片的表面上，其后抛光该晶片的后侧，由此得到具有设置在其上的突出电极6的晶片(步骤S21)。所得到的晶片形成半导体元件5的材料。这意味着该晶片10包括多个半导体元件5。
接着，用划片刀切割晶片，由此形成具有设置在其上的突出电极6的多个半导体元件5(步骤S22)。
然后，半导体元件5利用管芯接合膏管芯接合到图6所示的引线框20的管芯垫部分21(步骤S23)。管芯垫部分21借助悬挂式引线(hanging lead)22固定到框架部分23。并且，管芯垫部分21在半导体元件5侧上的表面面积设置为大于该半导体元件5在管芯垫部分21侧上的表面面积。
接着，悬挂式引线22在框架部分23侧上的端部分被切割，由此将管芯垫部分21和悬挂式引线22与框架部分23分开(步骤S24)。由此，可以得到具有突出电极6的半导体元件5、散热器29和设置在其上的连接部分30。散热器29由管芯垫部分21来实施，以及连接部分30由悬挂式引线22来实施。
然后，将半导体元件5接合到柔性带式板1上(步骤S25)。更具体的说，半导体元件5的突出电极6与互连线3的暴露部分相连接，此外邻接散热器29的连接部分30与互连线3的其它暴露部分电连接。
接着，作为保护材料的底部填充树脂7填充在半导体元件5和柔性带式板1之间，其后经受固化处理，由此底部填充树脂7被固化(步骤S26)。
最后，进行电气检验和外观检验，至此完成具有散热器的COF半导体器件(步骤S27-S29)。
如上面所示，具有突出电极6的半导体元件5和设置在其上的散热器29可以通过执行与常规模塑封装的那些相同的步骤S21～S23并通过其后切割悬挂式引线22到框架部分23侧的端部分来得到。因此，不存在将类似芯片的散热器接合到类似芯片的半导体元件上的步骤，该步骤包括在图7和8的现有技术实例中。这样，可以简化具有散热器的COF半导体器件的制造工艺，因此可以降低制造成本，此外还可以提高其可靠性。
另外，由于散热器29通过连接部分30与互连线3电连接，因此半导体元件5的背面的电势通过互连线3与外部相连。这样，半导体元件5的电特性例如抗噪声特性可以改善。
注意，引线框20是在常规模塑封装中所使用的引线框。
在第二实施例中，散热器29在半导体元件5侧上的表面面积设置为大于该半导体元件5在该散热器29侧上的表面面积。然而，散热器29在半导体元件5侧上的表面面积可以设置为通常等于该半导体元件5在该散热器29侧上的表面面积。
虽然已经如上所述描述了本发明，但是显然，本发明可以利用多种方法来修改，而这些修改不应被看作脱离了本发明的精神和范围，并且应当认识到，对于本领域的技术人员来说进行改善是显而易见的，而这些改善都包括在以下权利要求的范围内。
标号：
1柔性带式板
5半导体元件
8管芯接合片
9、29散热器
10晶片
11热沉金属板
20引线框
21管芯垫部分
22悬挂式引线
23框架部分
30连接部分

Claims (8)

1.一种半导体器件，包括：
半导体元件；和安装在该半导体元件上的散热器，其中
该散热器在靠近该半导体元件一侧上的表面面积等于该半导体元件在靠近该散热器一侧上的表面面积，
该散热器是引线框的芯片垫部分，它是通过将半导体元件芯片接合到引线框的芯片垫部分并且将芯片垫部分连同半导体元件一起与引线框的框架部分分开形成的。
2.如权利要求1所述的半导体器件，其中
半导体元件和散热器在厚度方面能够彼此独立地改变。
3.如权利要求1所述的半导体器件，其中
散热器是由金属制成的。
4.如权利要求1所述的半导体器件，其中
散热器利用芯片接合片接合到半导体元件上。
5.如权利要求1所述的半导体器件，其中
散热器利用热沉硅树脂接合到半导体元件上。
6.一种半导体器件，包括：
具有互连图案的带式板；半导体元件，其安装在该带式板上以便该半导体元件的一个面面向该带式板；和安装在该半导体元件的另一个面上的散热器，其中
该散热器是引线框的芯片垫部分，它是通过将半导体元件芯片接合到引线框的芯片垫部分并且将芯片垫部分连同半导体元件一起与引线框的框架部分分开形成的。
7.如权利要求6所述的半导体器件，其中
散热器通过引线部分与互连图案电连接。
8.一种制造半导体器件的方法，包括以下步骤：
将半导体元件芯片接合到引线框的芯片垫部分上，该引线框具有芯片垫部分和包围该芯片垫部分的框架部分，并且该半导体元件的一个面与该芯片垫部分相对；
将芯片垫部分连同半导体元件一起与框架部分分开；以及
将半导体元件安装到带式板上，并且该半导体元件的另一个面与该带式板相对。
CNB200610059673XA 2005-03-18 2006-03-17 半导体器件及其制造方法 Expired - Fee Related CN100452369C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005079167A JP2006261519A (ja) 2005-03-18 2005-03-18 半導体装置及びその製造方法
JP2005079167 2005-03-18

Publications (2)

Publication Number Publication Date
CN1835214A CN1835214A (zh) 2006-09-20
CN100452369C true CN100452369C (zh) 2009-01-14

Family

ID=37002896

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610059673XA Expired - Fee Related CN100452369C (zh) 2005-03-18 2006-03-17 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20060209514A1 (zh)
JP (1) JP2006261519A (zh)
KR (1) KR100781100B1 (zh)
CN (1) CN100452369C (zh)
TW (1) TW200705582A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8150628B2 (en) * 2005-12-30 2012-04-03 The Invention Science Fund I, Llc Establishing a biological recording timeline by artificial marking
JP4219953B2 (ja) * 2006-12-11 2009-02-04 シャープ株式会社 Ｉｃチップ実装パッケージ、およびその製造方法
JP2012119671A (ja) 2010-11-11 2012-06-21 Kitagawa Ind Co Ltd 電子回路及びヒートシンク
WO2012066461A1 (en) * 2010-11-19 2012-05-24 Koninklijke Philips Electronics N.V. Islanded carrier for light emitting device
KR20120122266A (ko) * 2011-04-28 2012-11-07 매그나칩 반도체 유한회사 칩온필름형 반도체 패키지
JP5601282B2 (ja) * 2011-06-01 2014-10-08 株式会社デンソー 半導体装置
US9735043B2 (en) * 2013-12-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and process
CN104505347B (zh) * 2014-12-04 2017-05-24 江苏长电科技股份有限公司 一种在塑封过程中贴装石墨烯散热薄膜的方法
KR20220012676A (ko) * 2020-07-23 2022-02-04 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160194A (ja) * 1991-12-03 1993-06-25 Hitachi Ltd 半導体装置
WO1996019827A1 (en) * 1994-12-22 1996-06-27 Abb Industry Oy A method of bonding heat sink elements to a solid-state power component and a solid-state power component equipped with an integral heat sink
CN1245819A (zh) * 1998-08-26 2000-03-01 琳得科株式会社 双面涂覆的压敏粘合片及其使用方法
US6483169B1 (en) * 2000-06-28 2002-11-19 Advanced Micro Devices, Inc. Extruded heat spreader
US20030211657A1 (en) * 2000-02-10 2003-11-13 Williams Vernon M. Stereolithographic method for fabricating heat sinks, stereolithographically fabricated heat sinks, and semiconductor devices including same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4479140A (en) * 1982-06-28 1984-10-23 International Business Machines Corporation Thermal conduction element for conducting heat from semiconductor devices to a cold plate
JP2556294B2 (ja) * 1994-05-19 1996-11-20 日本電気株式会社 樹脂封止型半導体装置
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US5891753A (en) * 1997-01-24 1999-04-06 Micron Technology, Inc. Method and apparatus for packaging flip chip bare die on printed circuit boards
JP3460559B2 (ja) * 1997-12-12 2003-10-27 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
KR100290785B1 (ko) * 1998-02-13 2001-07-12 박종섭 칩 사이즈 패키지의 제조방법
KR20000020421A (ko) * 1998-09-21 2000-04-15 김진성 고 방열 csp 패키지 및 그의 제조 방법
US6215180B1 (en) * 1999-03-17 2001-04-10 First International Computer Inc. Dual-sided heat dissipating structure for integrated circuit package
KR20010009153A (ko) * 1999-07-07 2001-02-05 김진성 박형 시스템 대응 고방열 히트스프레다 부착 패키지구조 및 그의 제조 방법
US6384366B1 (en) * 2000-06-12 2002-05-07 Advanced Micro Devices, Inc. Top infrared heating for bonding operations
TW454321B (en) * 2000-09-13 2001-09-11 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipation structure
US6587345B2 (en) * 2001-11-09 2003-07-01 International Business Machines Corporation Electronic device substrate assembly with impermeable barrier and method of making
US6803653B1 (en) * 2001-12-07 2004-10-12 Advanced Micro Devices, Inc. Apparatus for suppressing packaged semiconductor chip curvature while minimizing thermal impedance and maximizing speed/reliability
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
JP4312616B2 (ja) * 2004-01-26 2009-08-12 Ｎｅｃエレクトロニクス株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160194A (ja) * 1991-12-03 1993-06-25 Hitachi Ltd 半導体装置
WO1996019827A1 (en) * 1994-12-22 1996-06-27 Abb Industry Oy A method of bonding heat sink elements to a solid-state power component and a solid-state power component equipped with an integral heat sink
CN1245819A (zh) * 1998-08-26 2000-03-01 琳得科株式会社 双面涂覆的压敏粘合片及其使用方法
US20030211657A1 (en) * 2000-02-10 2003-11-13 Williams Vernon M. Stereolithographic method for fabricating heat sinks, stereolithographically fabricated heat sinks, and semiconductor devices including same
US6483169B1 (en) * 2000-06-28 2002-11-19 Advanced Micro Devices, Inc. Extruded heat spreader

Also Published As

Publication number Publication date
CN1835214A (zh) 2006-09-20
US20060209514A1 (en) 2006-09-21
JP2006261519A (ja) 2006-09-28
TW200705582A (en) 2007-02-01
KR100781100B1 (ko) 2007-11-30
KR20060101400A (ko) 2006-09-22

Similar Documents

Publication Publication Date Title
CN100452369C (zh) 半导体器件及其制造方法
US5172214A (en) Leadless semiconductor device and method for making the same
JP4338620B2 (ja) 半導体装置及びその製造方法
US6566164B1 (en) Exposed copper strap in a semiconductor package
US7713781B2 (en) Methods for forming quad flat no-lead (QFN) packages
US20040100772A1 (en) Packaged microelectronic component assemblies
US20100193922A1 (en) Semiconductor chip package
US20160155710A1 (en) Method of manufacturing semiconductor device and semiconductor device
TWI337387B (en) Leadframe for leadless package, package structure and manufacturing method using the same
JP2006501675A (ja) ドレインクリップを備えた半導体ダイパッケージ
US5583371A (en) Resin-sealed semiconductor device capable of improving in heat radiation characteristics of resin-sealed semiconductor elements
JPH06283650A (ja) 半導体装置
JP2005223331A (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JPH11307592A (ja) 半導体装置およびその製造方法
TWI292213B (zh)
JP2007109932A (ja) 半導体装置
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
US7560309B1 (en) Drop-in heat sink and exposed die-back for molded flip die package
JP2651427B2 (ja) 半導体装置の製造方法
JP4556732B2 (ja) 半導体装置及びその製造方法
JP2005209805A (ja) 半導体装置およびその製造方法
JP2007042848A (ja) 配線基板、電気素子装置並びに複合基板
JPH09312372A (ja) 半導体装置の製造方法
JP2003078101A (ja) 半導体装置とそれに用いられるリードフレームとその製造方法
TWI607540B (zh) Chip package structure and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090114

Termination date: 20140317