KR20120122266A - 칩온필름형 반도체 패키지 - Google Patents

칩온필름형 반도체 패키지 Download PDF

Info

Publication number
KR20120122266A
KR20120122266A KR1020110040319A KR20110040319A KR20120122266A KR 20120122266 A KR20120122266 A KR 20120122266A KR 1020110040319 A KR1020110040319 A KR 1020110040319A KR 20110040319 A KR20110040319 A KR 20110040319A KR 20120122266 A KR20120122266 A KR 20120122266A
Authority
KR
South Korea
Prior art keywords
film
chip
layer
graphite
semiconductor package
Prior art date
Application number
KR1020110040319A
Other languages
English (en)
Inventor
김도영
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020110040319A priority Critical patent/KR20120122266A/ko
Priority to CN201110334588.0A priority patent/CN102760704B/zh
Priority to US13/404,085 priority patent/US9070680B2/en
Publication of KR20120122266A publication Critical patent/KR20120122266A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 드라이버집적회로칩의 높은 방열효과를 얻을 수 있고 리드깨짐을 방지할 수 있는 칩온필름형 반도체 패키지를 제공하기 위한 것으로, 본 발명의 칩온필름형 반도체 패키지는 필름; 상기 필름 상에 형성된 복수개의 리드; 상기 리드들의 끝단 상에 접착되는 칩; 상기 칩과 리드들 사이의 공간을 매립하는 언더필층 및 상기 필름의 하부면 상에 부착된 그라파이드계 방열층을 포함한다. 상기 그라파이트계 방열층은 두께를 140㎛ 이하의 초박형으로 형성할 수 있다. 아울러, 상기 방열층은 그라파이트를 적용함으로써 유연성 및 인장력(Tensile force)이 뛰어나 플렉서블 형태의 제품군에 보다 폭넓은 적용이 가능하다.

Description

칩온필름형 반도체 패키지{CHIP ON FILM TYPE SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것으로서, 특히 칩이 필름상에 부착된 칩온필름형(Chip On Film) 반도체 패키지에 관한 것이다.
액정표시장치(Liquid Crystal Display; LCD) 등의 디스플레이장치(Display device)가 시장 영역을 확대하기 위해 저가화, 대형화 및 고성능화를 추진함에 따라 작은 영역 안에 갈수록 더 많은 픽셀들이 자리잡아야 한다. 이러한 상황 때문에 디스플레이장치 내에서 개개의 픽셀들을 제어하는 드라이버집적회로(Driver IC)의 리드 피치가 점점 미세화 되어감에 따라 패키징 방법도 다양하게 개발되어 왔다.
디스플레이장치 분야에서 주로 사용되는 패키징 방법은, TCP(Tape Carrier Package), 칩온글래스(Chip On Glass; COG), 칩온필름(Chip On Film; COF) 등이 있다. 이러한 방법들은 Wireless 공법이라 볼 수 있다. 미세 피치화에 따른 공정가 저감 및 수율 향상을 도모하기 위해 1990년대 말부터 칩온필름(COF) 기술이 패키지 시장에서 차지하는 비율이 점차 증가하게 되었다.
칩온필름(COF) 기술은 통신기기의 경박단소화 추세와 함께 디스플레이 드라이버집적회로(Driver IC)에서 이에 대응하기 위해 개발된 새로운 형태의 패키지이다. 칩온필름(COF) 기술에서는 고해상도를 갖는 디스플레이 장치를 실현하기 위하여, TV 및 모니터의 구동 주파수가 60Hz에서 120Hz로 증가하면서 드라이버집적회로의 구동 부하가 상승하였고, 이로 인하여 집적회로의 발열 문제가 심각하게 대두되고 있다.
이와 같은 발열 문제를 해결하기 위한 방법이 특허등록번호 10-0771890호(출원인: 삼성전자)에 의해 출원된 바 있다.
도 1은 종래기술에 따른 칩온필름형 반도체 패키지를 도시한 도면이다.
도 1을 참조하면, 칩온필름형 반도체 패키지는 유연성을 갖는 필름(101) 상에 디스플레이용 구동칩인 드라이버집적회로칩(Driver IC Chip, 103)이 접착층(미도시)에 의해 부착되어 있다. 필름(101) 상에는 복수개의 리드들(102)이 서로 분리되도록 배치되며, 리드들(102)의 내부 끝단들이 중앙에 집중되도록 배치된다.
끝단의 일부가 노출된 리드(102)들의 상부면상에는 드라이버집적회로(103)이 부착되며, 드라이버집적회로칩(103)이 부착된 주변에는 언더필층(107)이 매립되어 드라이버집적회로칩(103)을 필름(101) 상에 안정적으로 고정한다. 도면부호 106은 범프를 나타낸다.
한편, 필름(101)의 하부면 상에는 방열 시트(104)가 접착층(미도시)에 의해 부착된다. 방열 시트(104)는 드라이버집적회로칩(103)의 동작에 의해 발생되는 열이 언더필층(107) 및 리드(102)를 통하여 하측 방향으로 전달된 후 외측으로 방열하기 위한 것으로서, 알루미늄 등의 금속류로 구성할 수 있다.
위와 같이, 종래기술의 금속류로 이루어진 방열층(104)은 200㎛정도로 두껍게 형성되며 특히 금속류의 방열층의 경우 별도로 절연테이프(105)를 사용하여야 하기 때문에 두께를 감소시키기 어려운 문제점이 있었다. 또한, 상기 금속류를 이용한 방열층(104)은 두께가 두꺼워지면 필름(101) 상의 리드 깨짐(Lead broken)과 같은 손상이 발생하는 문제가 있다.
본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, 드라이버 집적 회로칩의 높은 방열효과를 얻을 수 있고 리드깨짐을 방지할 수 있는 그라파이트 재료층을 포함하는 방열층이 구비된 칩온필름형 반도체 패키지를 제공하는데 그 목적이 있다.
본원 발명은 상기의 문제점을 해결하기 위해 필름; 상기 필름의 일면부에 형성된 복수개의 리드; 상기 리드들의 끝단 상에 접착되는 칩; 상기 칩과 리드들 사이의 공간을 매립하는 언더필층; 및 상기 필름의 이면부에 부착된 방열층; 를 포함하는 칩온필름형 반도체 패키지를 제공한다. 상기 방열층은 그라파이트 재료층, 상기 재료층이 외부로 노출출되지 않도록 그라파이트 재료층의 일측면에 형성되는 보호층 및 방열층을 상기 필름의 이면부에 부착시키는 역할을 하는 접착층을 포함한다.
상기 그라파이트 재료층은 그라파이트 필름을 포함하며, 여기에서 상기 그라파이트 필름은 고분자 필름 또는 탄소화된 고분자 필름 또는 고분자 필름 및 탄소화된 고분자 필름을 그라파이트화하여 얻어질 수 있다.
여기에서, 상기 고분자 필름은 폴리이미드일 수 있다.
또한, 상기 그라파이트 플름은 그라파이트 박막이 여러 겹 적층된 다층 구조인 것이다. 또한, 상기 그라파이트 필름은 상기 그라파이트 박막이 100 내지 300 층이 적층되어 있는 다층 구조인 것이다.
상기 칩온 필름형 반도체 패키지에서 상기 그라파이트 재료층의 두께는 20㎛ 내지 60㎛인 것이다. 상기 보호층은 절연성이 있는 것이다.
상기 보호층은 폴리에틸렌테레프탈레이트, 폴리부틸렌 테레프탈레이트, 폴리트리메틸렌테레프탈레이트, 폴리사이클로헥실렌 테레프탈레이트 및 폴리에틸렌 나프탈레이트으로 이루어진 그룹에서 선택되는 하나 이상을 포함하는 것이다.
상기 보호층의 두께는 10㎛ 내지 40㎛인 것이다. 상기 접착층의 두께는 10㎛ 내지 40㎛인 것이다. 상기 방열층의 두께는 60㎛ 내지 140㎛인 것이다.
상기 칩은 드라이버 집적회로칩(driver IC chip)인 것을 특징으로 하는 것이다. 상기 필름은 폴리이미드인 것이다.
또한, 그파라이트 재료층의 그라파이트는 고분자 구조가 서로 교차 결합(cross-link)된 폴리머 체인 구조인 것이다.
본원 발명의 칩온필름형 반도체 패키지는 그라파이트를 방열층에 적용하여 금속재질의 방열층에 비해 방열층의 두께가 얇으면서도 방열효율이 높은 장점이 있다. 또한, 상기 그라파이트는 인장력(Tensile force)이 뛰어나기 때문에 상기 그라파이트가 적용된 방열층을 구비한 본원 발명의 칩온필름형 반도체 패키지는 기존의 금속재질의 방열층을 적용할 수 없는 인장성 및 플렉서블 형태의 제품군에 보다 폭 넓게 적용이 가능하다. 마지막으로 본원 발명의 반도체 패키지에 사용된 방열층은 드라이버 집적 회로칩과 필름간의 온도갭(Temperature Gap)을 완충하는 스프레드(Spread) 효과가 있으며 온도변화에 따른 필름의 수축팽창을 억제하는 역할을 하여 리드 깨짐을 감소시키는 효과가 있다.
도 1은 종래기술에 따른 칩온필름형 반도체 패키지를 도시한 도면이다.
도 2는 본원 발명의 일 실시예에 따른 칩온필름형 반도체 패키지를 도시한 도면이다.
도 3은 그라파이트 시트의 단면을 나타낸 SEM 사진이다.
도 4는 본원 발명의 일 실시예에 따른 방열층의 확대도이다.
도 5는 본원 발명의 일 실시형태에 따른 최상부 금속 패드(top metal pad)가 사용된 칩온 필름형 반도체 패키지를 도시한 것으로 도 2의 원 부분을 확대하여 도시한 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 본 발명의 가장 바람직한 실시예를 나타내는 첨부 도면을 참조하여 설명한다.
도 2는 본원 발명의 일 실시형태에 따른 칩온필름형(COF TYPE) 반도체 패키지를 간략하게 도시한 도면이다.
도 2를 참조하면, 상기 칩온필름형(COF TYPE) 반도체 패키지는 필름(201), 상기 필름의 일측면상에 형성된 복수개의 리드(202), 디스플레이 구동용 드라이버 집적회로칩(203), 상기 리드(202)와 집적회로칩(203)을 접속시키는 범프(205), 상기 필름(201)의 이측면상에 부착된 방열층(204)을 포함한다. 여기서 드라이버 집적회로(IC) 는 TFT-LCD, STN-LCD, FLCD, Ch-LCD 또는 LED, PDP(Plasma Display Panel, 플라즈마 디스플레이 패널), 유기 EL(유기전계발광 디스플레이) 을 포함할 수 있다. 그리고 드라이버집적회로가 포함된 칩이 부착될 수 있다.
먼저, 필름(201)은 드라이버 집적회로를 형성하기 위해 제공되는 것으로 절연층(미도시)을 포함한다. 상기 필름(201)은 바람직하게는 유연성을 갖는 폴리이미드(Polyimide, PI)를 재료로 한다. 상기 리드(202)는 구리(Cu)를 재료로 한다. 상기 필름(201)과 상기 리드는(202)는 예를 들어 PI 필름에 구리(Cu)를 도금한 2층 구조로 형성되는데 이 구조는 높은 유연성과 파인 피치(fine pitch)에 적합하다. 상기 필름(201)상에 형성된 Cu 리드(202)는 드라이버 칩의 전기적 특성을 외부 출력 장치인 판넬에 전달하기 위한 역할을 수행한다. 상기 필름(201)은 10 ㎛ 내지 60㎛ 두께로 형성되며, 상기 Cu 리드(202)는 3 ㎛ 내지 20 ㎛ 두께로 형성된다. Cu 리드를 보호하기 위하여 솔더 레지스트(solder resist)(207)를 증착할 수 있다. 솔더 레지스트(207)가 없으면 Cu 가 외부 공기 중에 그대로 노출되기 때문에 산화되어 저항이 증가하게 된다. 그리고 솔더 레지스트(207)로 보호할 수 없는 영역인 Cu 표면에는 Sn(주석, Tin) 이 코팅된다.
상기 리드(202)와 드라이버 집적회로칩(203)은 범프(205)를 통해 접속된다. 상기 범프(205)는 Au 또는 Cu 또는 Ni, 또는 이들 중 두 개의 조합으로 된 재료로 이루어진다.
도 5를 참조하면, 드라이버 집적회로칩(203)과 범프(205)를 연결하기 위해서 드라이버 집적회로(203)과 연결된 최상부 금속 패드(top metal pad)(223)를 사용한다. 최상부 금속 패드(223)가 본딩 패드(boding pad)가 된다. 최상부 금속 패드(223) 하부에 드라이버 IC 기능을 하는 반도체 소자가 형성되어 있으며 드라이버 IC 와 최상부 금속 패드(223) 사이에 최상부 비아(top via)(225)가 형성될 수 있다. 드라이버 IC 기능을 하는 반도체 소자는 패드 하부에 또는 패드 측면에 형성될 수 있다. 패드 하부에 형성되는 경우 전체 칩의 면적을 줄일 수 있는 효과가 있다.
상기 장치 최상부 금속 패드(device Top metal pad)(223)는 보호막으로 사용되는 패시배이션층(passivation layer)(221) 사이에 노출되어 있다. 칩 내부로 수분이 침투되는 것을 막기 위해서 보호막이 필요하다. 여기서 패시배이션 층(221)은 실리콘 질화막(silicon nitride) 또는 실리콘 산화막(silicon oxide) 또는 이들의 조합을 포함하여 이루어진다. 최상부 금속 패드(223)로 Al 금속 또는 Cu 금속, Al-Cu 합금 중에서 하나를 선택해서 사용할 수 있다.　Al 금속을 사용할 경우, Al 금속의 하부에 배리어 금속(barrier metal)(224) 및 상부에 반사방지코팅층(Anti-reflective coating layer; ARC layer)(222)을 사용할 수 있는데, Ti, TiN, TiW 등을 사용할 수 있다. 예를 들어 Ti/Al/TiN, Ti/TiN/Al/TiN, Ti/TiN/Al/Ti/TiN, TiN/Al/TiN, Ti/Al/TiW 또는 Ti/TiN/Al/TiW 등의 조합 중에서 선택하여 사용할 수 있다.　이 중에서 Ti/Al/TiN 또는 Ti/TiN/Al/TiN 구조가 균열 방지 및 방열에 더 효과적이어서 이 구조를 사용할 수 있다. 본 발명에서는 바람직하게는 Ti/TiN/Al/TiN 를 사용한다.
상기 범프(205)와 상기 금속 패드(223) 사이의 접착력을 좋게 하기 위해 범프를 형성하기 전에, 언더 범프 금속 피복(under bump metallization; UBM)(220) 층을 형성한다. UBM(220) 층은 TiW 과 Au 로 이루어질 수 있다. 바람직하게는 TiW 막위에 Au 시드층을 추가로 형성한다. Au 는 Au 범프의 시드층 역할을 한다. Cu 범프를 할 경우 Cu 시드층을 형성할 수 있다. TiW과 Au 시드층은 스퍼터링 방식으로 증착될 수 있다.
도 5에서 확인할 수 있듯이, Al 패드와 접촉하는 범프 사이에 있는 반사방지코팅층(222)으로 사용되는 TiN은 제거하고 그 위에 TiW/Au를 증착한다. TiN이 남아 있으면 접착력을 떨어뜨릴 수 있기 때문에 제거한다. 패시배이션 층(221)의 개방(open)은 TiN을 제거하면 된다. 패시배이션 층(221) 아래에 있는 반사방지코팅층(222) 층인 TiN 은 남아있게 된다.
그리고 실리콘 기판(228)위에 형성되어 있는 드라이버 집적회로(203)와 최상부 금속 패드(223)과 전기적으로 연결 하기 위하여 언더 금속(226), 접속 플러그(227) 를 추가로 형성할 수 있다. 드라이버 집적회로(203)에는 웰(well, 미도시), 게이트 절연막(미도시), 게이트(미도시), 소오스 및 드레인(미도시), 얇은 트렌치 분리막 (shallow trench isolation, STI)과 깊은 트렌치 분리막(Deep trench isolation, DTI) 등의 필드산화막이 형성될 수 있다.
추후에 형성될 그라파이트 재료층에 의한 방열효과를 극대화하기 위해 범프 구조 및 UBM 에 사용되는 물질이 중요하다. 본 발명에서는 Al 패드면에 형성되는 TiW/Au 시드층/Au 범프 구조 또는 TiW/Cu 시드층/Cu 범프 또는 TiW/Au 시드층/Cu q범프 또는 TiW/Cu 시드층/Au 범프 구조가 방열효과를 극대화하기 위해 적합한 물질이다. 특히 범프 및 언더 범프 금속 피복 물질로 사용되는 Au 또는 Cu 물질은 열전도율이 좋기 때문에 그라파이트 재료층이 구비되는 경우 드라이버칩에 발생한 열에 대해 더 높은 방열 효과를 얻을 수 있다.
본 발명에서 드라이버 집적회로의 방열효과를 극대화하기 위해 Ti/TiN/Al/TiW/Au 범프/Polyimide/그라파이트 방열층 또는 Ti/TiN/Al/TiW/Cu 범프/Polyimide/그라파이트 방열층 을 사용할 수 있다.
다시 도 2를 참조하면, 상기 리드(202)들의 상부면 상에는 드라이버 집적회로칩(203)이 부착되며, 드라이버 집적회로칩(203)이 부착된 주변에는 언더필층(206)이 매립되어 드라이버 집적회로칩(203)을 필름(201)상에 안정적으로 고정한다. 즉, 언더필층(206)은 드라이버 집적회로칩(203)과 리드(202)들 사이의 공간을 매립한다. 언더필층(206)은 예를 들어 액상수지(Liquid resin) 등이 사용될 수 있다.
상기 필름(201)의 하부면상에는 방열층(204)이 접착층(204c)으로 매개로 하여 부착된다.
상기 방열층(204)은 드라이버 집적회로칩(203)의 동작에 의해 발생되는 열이 언더필층(206) 및 리드(202)를 통하여 하측 방향으로 전달된 후 외측으로 방열하기 위한 것이다.
본원 발명의 상기 방열층(204)은 그라파이트 재료층(204a), 보호층(204b) 및 접착층(204c)을 포함한다.
상기 그라파이트 재료층(204a)은 재료로써 그라파이트를 포함한다. 상기 그라파이트는 흑연의 원료인 코크를 일정 두께 이하의 가루로 분쇄하는 과정, 분쇄한 코크스를 결합제를 첨가하는 과정, 성형하는 과정, 성형한 후에 약 1,000℃의 열을 가해 “탄소화” 하여 카본블럭을 형성하는 과정, 상기 탄소화된 카본블럭을 3,000℃까지 가열하여 크기 및 부피를 감소시켜 얻을 수 있다.
또는 그라파이트 필름은 고분자 필름 및 또는 탄소화된 고분자 필름을 원료로 사용하여 제조할 수 있다. 이 방법은 고분자 필름을 600℃ 내지 1,800℃ 온도로 탄소화한 후 약 2,000℃ 내지 3,000℃ 온도에서 그라파이트화 하는 과정을 포함한다. 그라파이트화 과정을 통해 불순물이 제거되고 순수한 탄소 성분만 남게 된다. 상기 고분자 필름으로는 레이온계, 피치계(pitch), 폴리아크릴로니트릴계(polyacrylonitrile PAN), 폴리이미드계(PI), 폴리 아미드(polyamide,PA), 폴리비닐리덴 클로라이드계, 폴리퍼플로알코올계 또는 폐놀계 섬유, 또는 이들 중 둘 이상의 것일 수 있다. 바람직하게는 상기 고분자 필름은 폴리이미드계 고분자 필름를 사용한다. 폴리이미드 필름은 원하는 원료 모노머(monomer)를 선택하여 다양한 구조 및 특성을 갖는 필름을 얻을 수 있는 장점이 있다.
그래서, 도 3을 참조하면, 탄소화된 고분자 필름을 원료로 사용해서 얻어진 그라파이트는 고분자 구조가 서로 교차 결합(cross-link)된 폴리머 체인 구조를 갖는다. 또는 상기 그라파이트 필름은 미세한 그라파이트 박막이 수십층 내지 수백층이 겹쳐져 있는 다층 구조일 수 있다. 바람직하게는 상기 그라파이트 필름은 그파라이트 박막이 100 내지 300 층이 겹쳐져 이루어질 수 있다(도 3 및 도 4). 겹쳐진 효과로 말미암아 필름의 유연성 또는 탄성이 형성될 수 있다.
상기 그라파이트 재료층(204a)의 두께는 열저감 효율을 극대화하기 위해 20㎛ 내지 60㎛인 것이다. 바람직하게는 25㎛ 내지 40㎛인 것이다.
도 3은 탄소화된 고분자 필름을 사용해서 얻어진 그라파이트 필름의 단면을 나타낸 SEM 사진으로 상기 필름의 단면은 여러 개의 미세한 그라파이트 박막이 층층이 겹쳐진 모양을 하고 있다. 상기 박막들의 면은 평평하지 않고 굴곡이 있다. 따라서, SEM 사진에서 확인할 수 있듯이 그라파이트 박막과 박막 사이에 사이에 빈 공간 있을 수 있으며 이것은 그라파이트 필름에 유연성을 부여하게 된다. 또한 그라파이트 박막들은 필름(201)에 대해 수평 방향으로 적층되므로 LCD 드라이법 칩에서 발생한 열을 수평 또는 평면 방향(horizontal or planar direction)으로 빠르게 열을 확산시켜서 열을 분산시킬 수 있는 특성이 있다. 또한, 탄소화된 고분자 필름을 원료로 사용했기 때문에 폴리머 체인이 수평 및 수직 방향으로 서로 교차 결합되어 있기 때문에 고분자 고유 특성인 일정한 탄성도 갖게 된다.
상기 방열층(204)은 보호층(204b)을 포함한다. 상기 보호층(204b)은 절연층의 역할과 그라파이트 재료층(204c)이 외부로 노출되지 않도록 보호하는 역할을 한다. 상세하게는 그라파이트 재료층(204a)에 스크래치(Scratch) 및/또는 이물질(particle)이 생기지 않도록 한다. 만일 보호층이 없으면 그라파이트 재료층이 외부로 노출되어 여기에 스크래치가 발생하고 그라파이트로 구성된 전도성 입자가 반도체 소자 (LCD driver chip) 또는 기판에 부착될 수 있다. 이 경우, 단락 (short) 등의 문제를 일으킬 수 있다. 그러므로 그라파이트 재료층(204a) 위에 절연 효과 및 스크래치 방지, 전도성 물질의 이물 발생 방지 및 방열 효과를 극대화하기 위해 보호층(204b)을 형성하는 것이 바람직하다.
상기 보호층(204b)은 절연층의 역할을 수행할 수 있도록 절연성이 있는 폴리에스테르계 수지를 포함하는 것이 바람직하다. 상기 폴리에스트르계 수지로는 폴리에틸렌 테레프탈레이트(PET), 폴리부틸렌 테레프탈레이트(PBT), 폴리트리메틸렌테레프탈레이트(PTET), 폴리사이클로헥실렌 테레프탈레이트(PCHT) 및 폴리에틸렌 나프탈레이트(PEN)와 같은 것들이 포함되지만, 이에 한정되는 것은 아니다.
상기 보호층(204b)의 절연 효과 및 스크래치 방지, 전도성 물질의 이물 발생 방지 및 방열 효과를 극대화하기 위해 상기 보호층(204b)의 두께는 10㎛ 내지 40 ㎛ 두께로 하며 바람직하게는 30㎛로 한다. 만일 10㎛ 미만이거나 40㎛를 초과하면 상기 그라파이트 재료층(204a)의 우수한 열 전도성 발휘를 막을 수 있으며 그라파이트 재료층(204a)의 점착성 및 장기 신뢰성 측면에서도 문제가 생길 수 있다.
상기 접착층(204c)은 감압 접착제(PSA, Pressure sensitive adhesive)를 사용하는 것이 바람직하다. 상기 접착제는 전도성 입자가 포함된 접착제일 수 있다. 바람직하게는 상기 접착제는 아크릴계 접착제 또는 폴리이미드(polyimide), 폴리에틸렌 테레프탈레이트(PET), 양면 테이프 등을 사용할 수 있다. 본원 발명에 따른 전체 방열 효과를 극대화 및 접착성을 좋게 하기 위하여 접착층(204c)의 두께는 10㎛ 내지 40㎛으로 할 수 있다. 접착층(204c)의 두께가 상기 범위 내에 존재하는 경우, 또한 열전도성이 우수한 측면이 있다. 바람직하게는 20㎛이하, 더욱 바람직하게는 15㎛이하로 한다. 상기 접착층(204c)이 10㎛미만으로 형성되거나 또는 40㎛을 초과하는 경우에는 방열층(204)의 점착성 및 장기 신뢰성 측면에서 문제가 생길 수 있다.
본원 발명의 일 실시형태에 따르면 방열층(204)은 그라파이트 재료층/폴리에틸렌 테레프탈레이트(PET)/접착층 또는 그라파이트 재료층/폴리에틸렌 나프탈레이트(PEN)/접착층으로 구성될 수 있다. 상기와 같이 구성된 방열층(204)은, 전도성 및 열저감 효율이 높은 그라파이트 재료층(204a)에 의한 방열효과와 PET 또는 PEN의 보호층(204b)에 의한 전도성 물질의 이물 발생 방지 및 보호 효과가 합쳐져서 종래의 방열층보다 뛰어난 열전도도, 방열 효과 및 신뢰도를 갖는다.
본원 발명에 따른 방열층(204)은 약 60㎛ 내지 140㎛, 바람직하게는 65㎛ 내지 80㎛의 두께를 갖는 것이다. 방열층(204)을 금속류로 구성할 경우에는 소망하는 방열효과를 얻기 위해서는 방열층(204)의 두께가 약 200㎛ 이상 되어야 한다. 그러나 본원 발명의 방열층(204)은 그라파이트를 기반으로 하는 그라파이트 재료층(204b)를 포함하기 때문에 방열층(204)의 두께가 약 40㎛ 내지 140㎛으로서 금속 재료를 기반으로 하는 방열층보다 얇다. 그러나 열저감 효율이 뛰어난 방열효과를 갖는다.
또한, 그라파이트 재료층(204b)에 포함되는 그라파이트 필름은 그라파이트 미세 박막 사이의 층간 여유 공간에 의해 방열층(204)의 유연성이 높다. 이에 따라 라미네이팅 장비에 별도 개조 등 변경없이 롤(Roll) 형태로 공급할 수 있다. 즉, 릴투릴(Reel to reel)로 라미네이터 작업을 행함으로써 방열층(204)을 필름상에 용이하게 부착할 수 있다.
또한, 그라파이트 재료층(204b)을 포함하는 방열층(204)은 인장력(Tensile force)이 뛰어나 금속류의 방열층에서 구현되지 않는 인장성 및 플렉서블 형태의 제품군에 보다 폭 넓게 적용이 가능하다.
예컨대, 차량용 전장부품, LED, 형광램프 등의 방열 목적으로 사용이 가능하고, 드라이버 집적회로칩, 온도제어기, 중앙처리장치, 메모리, 기타 전자제품의 박막형태에 의해 히트싱크 장착을 할 수 없는 제품에 적용할 수 있다. 또한, 플렉서블 타입의 인쇄회로기판(Flexible PCB)에 절연성이 필요한 방열층으로 사용할 수 있고, 드라이버집적회로칩과 각종 반도체제품군 및 히트블록(Heat block)등의 히트싱크 (Heat sink) 대용으로 적용 가능하다.
또한 미세 박막형태의 그라파이트가 여러 장 겹친 그라파이트 방열층은 소수성을 갖고 있기 때문에 물의 흡수가 거의 없다고 볼 수 있다. 또한 본원 발명은 그라파이트 재료층(204a), 보호층(204b) 및 접착층(204c)이 일렬로 배치된 것을 특징으로 한다. 제조 방법의 용이성 측면에서 일렬로 배치하는 것이 바람직하다. 또는 보호층(204b)과 접착층(204c)의 양끝이 그라파이트 재료층(204a)의 길이보다 충분히 길게 하면서 서로 만나도록 하고 그 안쪽에 그라파이트 재료층(204a)을 배치할 수 있다(도 6 참조). 즉 그라파이트 재료층(204a) 끝단을 보호층(204b)과 접착층(204c)이 감싸고 있는 것이다. 그것은 그라파이트 재료층이 바깥쪽으로 노출되지 않기 위해서이다. 또는 그라파이트 재료층(204a)의 끝단의 적어도 일부분만 보호층(204b)과 접착층(204c)으로 피복하거나 감싸게 할 수 있다. 이렇게 함으로써 그라파이트 재료층(204a)이 외부 충격에 의해 박리 또는 들뜸 또는 탈착되는 현상을 줄일 수 있다. 또한 본원 발명에 따른 방열층(204)은 사각형 또는 각 모서리가 라운딩 된 사각형 형상으로 할 수 있다.
[실시예]
각각 알루미늄 재질의 방열층이 구비된 반도체 패키지(비교예)와 그라파이트 재료층이 포함된 방열층이 구비된 반도체 패키지(실시예 1 및 2)를 제작한 후 열전도율 및 열저감효율을 측정하였으며 아래 [표 1]에 정리하였다. 여기서 초기 온도 및 최종온도는 필름(201) 위에서 측정한 온도이다. 즉 폴리이미드 상에서 온도 변화를 측정하는 것이다. 여기서 열 저감효율은 초기 온도를 기준으로 초기 온도에서 최종온도 차이에 대한 변화율을 말한다.
비교예
 실시예 1 실시예 2
방열층 재질 알루미늄
 그라파이트 그라파이트
접착층/재료층/보호층의 두께(㎛) 50/120/30 10/25/30 10/40/30
총 두께(㎛) 200 65 80
열전도율(W/mk) 4.5 5.0 5.1
열저감효율(%) 24 34 38
상기 [표 1]에서 확인할 수 있는 바와 같이 실시예 1 및 2는 비교예에 비해 방열층의 두께가 얇으면서도 열전도율 및 열저감효율이 우수한 것을 확인할 수 있었다. 방열층의 두께를 25㎛ 에서 40㎛로 했을 때 열저감 효율이 34% 에서 38% 로 증대되었다. 그래서 상기 그라파이트 재료층/보호층으로 구성된 방열층을 구성할 수 있다. 2 가지 층을 사용함으로써 전도성 및 열저감 효율이 높은 그라파이트 재료층에 의한 방열효과와, 보호층을 사용함으로 전도성 물질의 이물 발생 방지 및 보호 효과가 합쳐져서 종래의 방열층보다 얇지만 높은 방열 효과를 얻었다.
이와 더불어 본 발명의 방열층은 알루미늄재질의 방열층보다 유연성이 우수하여 적용 분야가 매우 폭넓다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도면의 주요 부분에 대한 부호의 설명
201 : 필름 202 : 리드
203 : 드라이버집적회로칩 204 : 방열층
204a: 그라파이트 재료층 204b: 보호층
204c: 접착층 205 : 범프
206 : 언더필층 207 : 솔더 레지스트
220: 언더 범프 금속 피복(under bump metallization; UBM)
221: 패시배이션 층
222: 반사방지코팅층(Anti-reflective coating layer; ARC layer)
223: 최상부 금속 패드(top metal pad)
224: 배리어 금속 225: 최상부 비아
226: 언더 금속
227: 접속 플러그
228: 실리콘 기판

Claims (14)

  1. 필름;
    상기 필름의 일면부에 형성된 복수개의 리드;
    상기 리드들의 끝단 상에 접착되는 칩;
    상기 칩과 리드들 사이의 공간을 매립하는 언더필층; 및
    상기 필름의 이면부에 부착된 방열층;
    를 포함하며,
    상기 방열층은 그라파이트 재료층, 상기 재료층이 외부로 노출출되지 않도록 그라파이트 재료층의 일측면에 형성되는 보호층 및 방열층을 상기 필름의 이면부에 부착시키는 역할을 하는 접착층을 포함하는 것인 칩온필름형 반도체 패키지.
  2. 제1항에 있어서,
    상기 그라파이트 재료층은 그라파이트 필름을 포함하며, 여기에서 상기 그라파이트 필름은 고분자 필름 및 탄소화된 고분자 필름을 그라파이트화 하여 얻어지는 것을 특징으로 하는 것인, 칩온필름형 반도체 패키지.
  3. 제2항에 있어서,
    상기 고분자 필름은 폴리이미드인 것을 특징으로 하는 것인, 칩온필름형 반도체 패키지.
  4. 제2항에 있어서,
    상기 그라파이트 필름은 그라파이트 박막이 여러 겹 적층된 다층 구조인 것을 특징으로 하는 것인, 칩온필름형 반도체 패키지.
  5. 제4항에 있어서,
    상기 그라파이트 필름은 상기 그라파이트 박막이 100 내지 300층이 적층되어 있는 다층 구조인 것을 특징으로 하는 것인, 칩온필름형 반도체 패키지.

  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 그라파이트 재료층의 두께는 20㎛ 내지 60㎛인 것을 특징으로 하는 것인, 칩온필름형 반도체 패키지.
  7. 제1항에 있어서,
    상기 보호층은 절연성이 있는 것을 특징으로 하는 것인, 칩온 필름형 반도체 패키지
  8. 제1항 또는 제7항에 있어서,
    상기 보호층은 폴리에틸렌테레프탈레이트, 폴리부틸렌 테레프탈레이트, 폴리트리메틸렌테레프탈레이트, 폴리사이클로헥실렌 테레프탈레이트 및 폴리에틸렌 나프탈레이트으로 이루어진 그룹에서 선택되는 하나 이상을 포함하는 것인, 칩온필름형 반도체 패키지.
  9. 제1항 또는 제7항에 있어서,
    상기 보호층의 두께는 10㎛ 내지 40㎛인 것을 특징으로 하는 칩온 필름형 반도체 패키지.
  10. 제1항에 있어서,
    상기 접착층의 두께는 10㎛ 내지 40㎛인 것을 특징으로 하는 칩온 필름형 반도체 패키지.
  11. 제1항에 있어서,
    상기 방열층의 두께는 60㎛ 내지 140㎛인 것인, 칩온 필름형 반도체 패키지.
  12. 제1항에 있어서,
    상기 칩은 드라이버 집적회로칩(driver IC chip)인 것을 특징으로 하는 것인, 칩온필름형 반도체 패키지.
  13. 제1항에 있어서,
    상기 필름은 폴리이미드인 것인, 칩온 필름형 반도체 패키지.
  14. 제1항에 있어서
    상기 그라파이트 재료층은 그라파이트 고분자가 서로 교차 결합된 폴리머 체인 구조인 것을 특징으로 하는 것인, 칩온 필름형 반도체 패키지
KR1020110040319A 2011-04-28 2011-04-28 칩온필름형 반도체 패키지 KR20120122266A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110040319A KR20120122266A (ko) 2011-04-28 2011-04-28 칩온필름형 반도체 패키지
CN201110334588.0A CN102760704B (zh) 2011-04-28 2011-10-26 薄膜覆晶型半导体封装
US13/404,085 US9070680B2 (en) 2011-04-28 2012-02-24 Chip on film type semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110040319A KR20120122266A (ko) 2011-04-28 2011-04-28 칩온필름형 반도체 패키지

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180049222A Division KR102026561B1 (ko) 2018-04-27 2018-04-27 칩온필름형 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20120122266A true KR20120122266A (ko) 2012-11-07

Family

ID=47055101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110040319A KR20120122266A (ko) 2011-04-28 2011-04-28 칩온필름형 반도체 패키지

Country Status (3)

Country Link
US (1) US9070680B2 (ko)
KR (1) KR20120122266A (ko)
CN (1) CN102760704B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160133082A (ko) * 2015-05-12 2016-11-22 주식회사 넥시아 디바이스 평판 디스플레이 드라이버 칩 및 이를 구비하는 기판 구조체
WO2019039847A1 (ko) * 2017-08-21 2019-02-28 김학모 방열 및 전자파 차폐 기능이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지
KR20190046435A (ko) * 2017-10-26 2019-05-07 주식회사 실리콘웍스 칩온필름 패키지

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643155B2 (en) * 2011-06-09 2014-02-04 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display and chip on film thereof
US8803333B2 (en) * 2012-05-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same
TWI495061B (zh) * 2012-11-20 2015-08-01 Raydium Semiconductor Corp 封裝結構製造方法
CN103322457B (zh) * 2013-06-26 2015-04-01 合肥京东方光电科技有限公司 一种灯条、背光模组和显示装置
CN103889196B (zh) * 2014-04-11 2016-06-22 江苏悦达新材料科技有限公司 一种高导热人工石墨膜的制备方法
CN104505347B (zh) * 2014-12-04 2017-05-24 江苏长电科技股份有限公司 一种在塑封过程中贴装石墨烯散热薄膜的方法
WO2017087969A1 (en) * 2015-11-19 2017-05-26 Boyd Corporation Densified foam for thermal insulation in electronic devices
JP6531033B2 (ja) * 2015-11-24 2019-06-12 株式会社ジャパンディスプレイ 表示装置
US11075186B2 (en) 2017-02-09 2021-07-27 Advanced Semiconductor Engineering, Inc. Semiconductor package
US10079194B1 (en) * 2017-03-07 2018-09-18 Novatek Microelectronics Corp. Chip on film package
US10418305B2 (en) 2017-03-07 2019-09-17 Novatek Microelectronics Corp. Chip on film package
US11581261B2 (en) * 2018-06-12 2023-02-14 Novatek Microelectronics Corp. Chip on film package
US10937713B2 (en) * 2018-06-12 2021-03-02 Novatek Microelectronics Corp. Chip on film package
KR20200013185A (ko) 2018-07-26 2020-02-06 매그나칩 반도체 유한회사 반도체 패키지 제조 방법
CN209845575U (zh) * 2018-08-29 2019-12-24 惠科股份有限公司 一种显示面板和显示装置
CN111171746B (zh) * 2020-01-03 2022-02-08 京东方科技集团股份有限公司 防静电散热胶带及其制备方法和显示装置及其制备方法
CN111403362A (zh) * 2020-03-27 2020-07-10 Tcl华星光电技术有限公司 覆晶薄膜封装方法、封装结构、显示装置、电子设备
CN111508910B (zh) * 2020-04-21 2022-09-20 颀中科技（苏州）有限公司 一种覆晶封装结构及封装方法
KR20220003692A (ko) * 2020-07-01 2022-01-11 삼성디스플레이 주식회사 표시 장치, 표시 장치의 재작업 방법 및 표시 장치의 분리 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
JP3938681B2 (ja) * 2001-11-21 2007-06-27 信越化学工業株式会社 放熱構造体
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
TWI317991B (en) * 2003-12-19 2009-12-01 Advanced Semiconductor Eng Semiconductor package with flip chip on leadframe
JP3939317B2 (ja) * 2004-06-29 2007-07-04 北川工業株式会社 熱伝導材及びその製造方法
JP2006261519A (ja) * 2005-03-18 2006-09-28 Sharp Corp 半導体装置及びその製造方法
KR100771890B1 (ko) 2006-07-20 2007-11-01 삼성전자주식회사 씨오에프(ｃｏｆ)형 반도체 패키지
US8508056B2 (en) * 2009-06-16 2013-08-13 Dongbu Hitek Co., Ltd. Heat releasing semiconductor package, method for manufacturing the same, and display apparatus including the same
KR101189255B1 (ko) * 2009-10-30 2012-10-09 매그나칩 반도체 유한회사 칩온필름형 반도체 패키지
US8564954B2 (en) * 2010-06-15 2013-10-22 Chipmos Technologies Inc. Thermally enhanced electronic package

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160133082A (ko) * 2015-05-12 2016-11-22 주식회사 넥시아 디바이스 평판 디스플레이 드라이버 칩 및 이를 구비하는 기판 구조체
WO2019039847A1 (ko) * 2017-08-21 2019-02-28 김학모 방열 및 전자파 차폐 기능이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지
WO2019039848A1 (ko) * 2017-08-21 2019-02-28 김학모 시인성 및 작업성이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지
KR20190020636A (ko) * 2017-08-21 2019-03-04 김학모 방열 및 전자파 차폐 기능이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지
KR20190020637A (ko) * 2017-08-21 2019-03-04 김학모 시인성 및 작업성이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지
US11355687B2 (en) 2017-08-21 2022-06-07 Hag Mo Kim Graphite-laminated chip-on-film-type semiconductor package having improved heat dissipation and electromagnetic wave shielding functions
US11437556B2 (en) 2017-08-21 2022-09-06 Hag Mo Kim Graphite-laminated chip-on-film-type semiconductor package allowing improved visibility and workability
KR20190046435A (ko) * 2017-10-26 2019-05-07 주식회사 실리콘웍스 칩온필름 패키지

Also Published As

Publication number Publication date
CN102760704A (zh) 2012-10-31
CN102760704B (zh) 2016-05-18
US20120273928A1 (en) 2012-11-01
US9070680B2 (en) 2015-06-30

Similar Documents

Publication Publication Date Title
KR20120122266A (ko) 칩온필름형 반도체 패키지
KR102026561B1 (ko) 칩온필름형 반도체 패키지
US9307676B2 (en) Thermally enhanced electronic package
TWI803509B (zh) 改善視覺外觀性及加工性的層壓石墨的膜上晶片型半導體封裝及其顯示設備
TWI328423B (en) Circuit board structure having heat-dissipating structure
US9117401B2 (en) Organic light emitting diode display
TWI335654B (en) Package for reducing stress
TWI726048B (zh) 附有銀基材層之金屬構件、附有銀基材層之絕緣電路基板、半導體裝置、附有散熱片之絕緣電路基板及附有銀基材層之金屬構件之製造方法
KR101189255B1 (ko) 칩온필름형 반도체 패키지
WO2020184772A1 (ko) 방열판재
TW201640631A (zh) Ｃｏｆ型半導體封裝及液晶顯示裝置
TWI446842B (zh) 承載件及無核心封裝基板之製法
KR102475400B1 (ko) 칩 온 필름용 하이브리드 단열부재
US9439326B1 (en) Electronic components
US11373968B2 (en) Via structure for semiconductor dies
US20230187594A1 (en) Electronic device
WO2022071719A1 (ko) 칩 온 필름용 단열시트, 이를 포함하는 단열 칩 온 필름 패키지 및 디스플레이 장치
KR20220043807A (ko) 칩 온 필름용 단열시트, 이를 포함하는 단열 칩 온 필름 패키지 및 디스플레이 장치
TWM523965U (zh) 具有防刮及高散熱的覆晶載板機構
TW200812036A (en) Bump structures and packaged structures thereof
TWM530474U (zh) 具有防刮及高散熱打線的晶片基板機構
TW201039422A (en) Semiconductor device having at least one bump without overlapping specific pad or directly contacting specific pad
TW200901402A (en) Chip module and displaying device therewith

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
AMND Amendment