TWI292213B - - Google Patents

Download PDF

Info

Publication number
TWI292213B
TWI292213B TW090125297A TW90125297A TWI292213B TW I292213 B TWI292213 B TW I292213B TW 090125297 A TW090125297 A TW 090125297A TW 90125297 A TW90125297 A TW 90125297A TW I292213 B TWI292213 B TW I292213B
Authority
TW
Taiwan
Prior art keywords
insulating member
semiconductor device
semiconductor wafer
inner lead
lead
Prior art date
Application number
TW090125297A
Other languages
English (en)
Inventor
Suzuki Hiromichi
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TWI292213B publication Critical patent/TWI292213B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

1292213 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（1 ) (發明所屬技術領域） 本發明關於半導體製造技術，特別關於搭載窄電極間 距之較小半導體晶片之提升半導體裝置之信賴性之有效技 (習知技術） 內引線介由接著劑等固定於金屬板或陶瓷板之技術， 有例如特開平8 — 1 1 6 0 1 2號公報、特開平5 — 160304號公報、特開平5 - 36862號公報、特 開平1 1 — 2 8 9 0 4 0號公報、特開平1 1 — 514149號公報、特開平7— 153890號公報、 特開平6 - 2 9 1 2 1 7號公報、特開平5 — 235246號公報之揭示。 首先，特開平8 - 1 1 6 0 1 2號公報揭示，使用鋁 板作爲散熱板，且於該鋁板表面設絕緣層俾於鋁板介由接 著劑固定內引線之樹脂封裝型半導體裝置，於該半導體裝 置以達成散熱性之提升、材料費之削減、及製造時間之縮 短爲目的。 於特開平5 - 1 6 0 3 0 4揭示，使用鋁板作爲散熱 板，以達成散熱性之提升爲目的，介由接著劑將引線接著 於鋁板之半導體裝置。 特開平5 — 3 6 8 6 2揭示，於內引線接著隊瓷板之 半導體裝置，半導體晶片之熱介由陶瓷板及內引線散熱至 外部，以提升半導體裝置之散熱性爲目的。 本紙張尺度適用中國國家標準（CNS ) A4規格{ 21〇Χ297公釐） Τ (請先閲讀背面之注意事項再填寫本頁) 1292213 Α7 Β7 五、發明説明（2 ) 特開平11 — 2 8 9 0 4 0揭示，於散熱板之一方之 面，介由電氣絕緣層及接著劑層接合內引線之引線框架及 (請先閱讀背面之注意事項再填寫本頁) 使用其之半導體裝置，以品質提升及製造成本降低爲目的 〇 特開平1 1 一 5 1 4 1 4 9揭示，於表面施以電氣絕 緣性陽極處理被膜的熱爐固定半導體晶片及引線之構造之 電子封裝，以改善熱特性爲目的。 特開平7 - 1 5 3 8 9 0揭示，於施以絕緣處理之金 屬板構成的散熱板介由接著劑固定內引線之半導體裝置用 引線框架，藉由該引線框架達成散熱性提升、信號處理之 高速化，及半導體裝置之長壽命化。 特開平6 - 2 9 1 2 1 7揭示，使用陶瓷板作爲散熱 板，且於該陶瓷板介由接著劑固定內引線的散熱型引線框 架’以該引線框架構成封裝構造時，以抑制熱引起之殘留 應力之同時，防止製作階段之引線框架之變形爲目的。 特開平5 — 2 3 5 2 4 6揭示，於絕緣捲帶之一方之 經濟部智慧財產局員工消費合作社印製 面介由接著劑固定半導體晶片之主面，於另一方之面介由 接著劑固定內引線，於絕緣捲帶之孔使半導體晶片之表面 電極露出，令內引線與表面電極介由上述孔藉由導線連接 之半導體裝置，以提升晶片設計之自由度之同時，達成信 號傳送之高速化爲目的。 (發明欲解決之問題） 但是，除了特開平5 — 2 3 5 2 4 6以外上述7個公 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ ς _ 1292213 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（3) 報揭示之技術係以陶瓷板作爲金屬板以提升散熱性爲目的 ，介由接著劑將內引線固定於金屬板或陶瓷板之技術使用 於多數引腳，且窄電極間距之半導體裝置之思想均未被記 載。〇 另外，特開平5 - 2 3 5 2 4 6雖揭示將內引線固定 於絕緣捲帶之技術，但其揭示之構造（於絕緣捲帶之一方 之面固定半導體裝置之主面，於另一方之面固定內引線， 於絕緣捲帶之孔使半導體裝置之電極露出，令內引線與電 極介由上述孔藉由導線連接之構造）中，半導體裝置小， 且爲多數引腳，晶片上之捲帶區域變少，於絕緣捲帶形成 孔之區域變少爲其問題。 因此，以特開平5 - 2 3 5 2 4 6揭示之構造難以實 現小晶片且多數引腳之構造，此爲其問題。 又，特開平5 - 2 3 5 2 4 6揭示之構造，需於絕緣 捲帶形成孔，需要配合晶片尺寸大小之絕緣捲帶之同時， 需準備該絕緣捲帶黏貼之引線框架，無法達成引線框架之 標準化，此亦爲問題。 本發明目的在於提供可達成窄電極間距及提升信賴性 的半導體裝置及其製造方法。 又，本發明另一目的在於提供引線框架之標準化可能 之半導體裝置及其製造方法。 本發明之目的及特徵可由以下說明及圖面了解。 (解決問題之手段） 本紙張尺度適用巾賴家轉（CNS ) A4“（ 21GX297公釐) " (請先閲讀背面之注意事項再填寫本頁) 1292213 A7 ____B7_ 五、發明説明（4) 本發明之代表性槪要簡單說明如下。 (請先閲讀背面之注意事項再填寫本頁) 亦即，本發明之半導體裝置，係具有：延伸於半導體 晶片周圍的多數內引線·，支持上述半導體晶片，分別與上 述內引線之端部接合的薄板狀絕緣性構件；連接上述半導 體晶片之表面電極和與其對應之上述內引線的接合用導線 ;對上述半導體晶片與上述導線與上述絕緣性構件施以樹 脂封裝而形成的封裝部；及與上述內引線相連接，由上述 封裝部露出的多數外引線；上述半導體晶片之主面之短邊 之長度，係前端配置於半導體裝置之平面方向之中心線起 最遠位置的內引線之上述前端至上述半導體晶片止之距離 之2倍以下。 依本發明，將內引線固定於絕緣性構件，可確實有效 抑制模塑樹脂流動引起之導線流動或內引線之搖動。 結果，內引線接合於絕緣性構件之構造之半導體裝置 之信賴性可提升。 經濟部智慧財產局員工消費合作社印製 又，即使晶片尺寸小之情況下亦可於絕緣性構件搭載 半導體晶片，不需依晶片尺寸準備引線框架，結果可達成 引線框架之標準化。 又，本發明之半導體裝置，係具有：延伸於半導體晶 片周圍的多數內引線；支持上述半導體晶片，分別與上述 內引線之端部接合的薄板狀絕緣性構件；連接上述半導體 晶片之表面電極和與其對應之上述內引線的接合用導線； 對上述半導體晶片與上述導線與上述絕緣性構件施以樹脂 封裝而形成的封裝部；及與上述內引線相連接，由上述封 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1292213 A7 ___B7_ 五、發明説明（5 ) (請先閲讀背面之注意事項再填寫本頁) 裝部露出的多數外引線；上述半導體晶片之主面之短邊之 長度，係前端配置於半導體裝置之平面方向之中心線起最 遠位置的內引線之上述前端至上述半導體晶片止之距離以 上，而且爲該距離之2倍以下。 又，本發明之半導體裝置，係具有：延伸於半導體晶 片周圍的多數內引線；支持上述半導體晶片，分別與上述 內引線之端部接合的薄板狀絕緣性構件；接合上述內引線 與上述絕緣性構件的接著層；連接上述半導體晶片之表面 •電極和與其對應之上述內引線的接合用導線；對上述半導 體晶片與上述導線與上述絕緣性構件施以樹脂封裝而形成 的封裝部；及與上述內引線相連接，由上述封裝部露出的 多數外引線。 依本發明，可確實有效抑制模塑樹脂流動引起之導線 流動或內引線之搖動，結果可達成內引線之窄電極間距化 0 又，模塑樹脂與內引線之熱膨脹係數差引起之焊錫回 流時之內引線之前端伸縮可被抑制。 經濟部智慧財產局員工消費合作社印製 依此則導線之於與內引線之接合部產生之斷線可被防 十.，結果可提升半導體裝置之信賴性。 又，本發明之半導體裝置，半導體晶片之厚度，可大 於絕緣性構件與接著層之合計厚度。 依本發明，絕緣性構件之厚度可構成較薄，可提升晶 粒接合時之熱傳導。 又，絕緣性構件之厚度可構成較薄，故半導體裝置之 本紙張尺度適用中國國家標準（CNS ) A4規格{ 210X297公釐） ' 1292213 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（6) 厚度可形成較薄。依此則可降低材料費，達成半導體裝置 之低成本化。 又’本發明之半導體裝置之製造方法，係具備以下工 程：準備多數之內引線，及分別接合於上述內引線之端部 之同時，可支持半導體晶片的薄板狀絕緣性構件，及與上 述內引線相連接之多數外引線所構成之多數封裝區域呈一 列連接而形成之多連之引線框架的工程；於上述封裝區域 令上述半導體晶片搭載於上述絕緣性構件的工程；令上述 半導體晶片之表面電極和與其對應之上述內引線藉由導線 連接的工程；令上述半導體晶片、上述導線、及上述絕緣 性構件藉由樹脂封裝而形成封裝部的工程；及令露出上述 封裝部之多數外引線由上述引線框架之框部予以分離的工 程。 又，本發明之半導體裝置之製造方法，係具備以下工 程：準備多數之內引線，及分別接合於上述內引線之端部 之同時，可支持半導體晶片的薄板狀絕緣性構件，及與上 述內引線相連接之多數外引線所構成之多數封裝區域呈矩 陣配置而形成之多連之矩陣框架的工程；於上述封裝區域 令上述半導體晶片搭載於上述絕緣性構件的工程；令上述 半導體晶片之表面電極和與其對應之上述內引線藉由導線 連接的工程；令上述半導體晶片、上述導線、及上述絕緣 性構件藉由樹脂封裝而形成封裝部的工程；及令露出上述 封裝部之多數外引線由上述矩陣框.架之框部予以分離的工 程。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -9 - (請先閲讀背面之注意事項再填寫本頁) 1292213 A7 B7 五、發明説明（7) (發明之實施形態） 以下依圖面說明本發明之實施形態。 以下之實施形態中，爲方便而且必要時分割成多數區 塊或實施形態加以說明，除特別明示以外其並非互相無關 係者，一方爲另一方之一部分或全部之變形例、詳細、具 補充說明等之關係。 又，以下實施形態中，言及要素之數目等（包含個數 、數値、量、範圍等）之情況，除特別明示之情況以及原 理上明確限於特定數目之情況以外，並不限定特定之數目 〇 又，以下實施形態中，該構成要素（包含要素步驟等 )，除特別明示之情況以及原理上明確必須之情況以外， 不一定必須者。 同樣，以下實施形態中，言及構成要素等之形狀、位 置關係等時，除特別明示之情況以及原理上明確並非如此 之情況以外，實質上包含與該形狀近似或類似者。此關於 上述數値及範圍亦相同。 又，實施形態說明之全圖中，具相同機能者附加同一 符號，並省略重複說明。 (實施形態1 ) 圖1係本發明實施形態1之半導體裝置構造之〜例， (a)爲斷面圖’ （b)爲平面圖’圖2係圖1之半導體 本紙張又度適用中國國家標準（CNS ) A4規格{210X297公釐） — ^---.------ (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -10- 1292213 A7 B7 五、發明説明（8) (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 裝置中半導體晶片與內引線之間之距離之一例之部分平面 圖。圖3係圖1之半導體裝置中半導體晶片之電極間距及 內引線之引線間間距之一例之擴大部分平面圖。圖4係圖 1之半導體裝置組裝使用之矩陣狀框架構造之一例之一部 分斷面之部分平面圖。圖5係圖4之A- A 線之斷面構 造之擴大部分斷面圖。圖6係使用圖4之矩陣狀框架之半 導體裝置之組裝之晶粒接合後之構造之例之一部分斷面之 部分平面圖。圖7係圖6之B-B’線之斷面構造之擴大 部分斷面圖。圖8係圖7之變形例之晶粒接合後之構造之 擴大部分斷面圖。圖9係使用圖4之矩陣狀框架之半導體 裝置之組裝之導線接合後之構造之例之一部分斷面之部分 平面圖。圖1 0係圖9之C 一 C’線之斷面構造之擴大部 分斷面圖。圖1 1係圖1 0之變形例之導線接合後之構造 之擴大部分斷面圖。圖1 2係使用圖4之矩陣狀框架之半 導體裝置之組裝之樹脂封裝後之構造之例之一部分斷面之 部分平面圖。圖13係圖12之D—D’線之斷面構造之 擴大部分斷面圖。圖1 4係圖1之半導體裝置組裝使用之 單列引線框架之框架本體構造之一例之部分平面圖。圖 1 5係圖1 4之框架本體安裝有絕緣性構件之單列引線框 架之構造之擴大部分平面圖。圖1 6係使用圖1 5之單列 引線框架的半導體裝置組裝之導線接合後之構造之一例之 擴大部分平面圖。圖1 7係使用圖1 5之單列引線框架的 半導體裝置組裝之樹脂封裝後之構造之一例之擴大部分平 面圖。圖1 8係使用圖1 5之單列引線框架的半導體裝置 -11 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1292213 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（9) 組裝之切斷成型後之構造之一例之擴大部分平面圖。圖 1 9係圖1之半導體裝置與其他半導體裝置之安裝狀態之 一例之擴大部分平面圖。圖2 0係圖5之變形例之構造之 擴大部分斷面圖。圖2 i係本發明實施形態之變形例之半 導體裝置之構造之斷面圖。圖2 2係圖2 1之變形例之半 導體裝置之詳細構造之斷面圖。圖2 3係圖2 1之變形例 之半導體裝置之詳細構造之斷面圖。圖2 4係圖2 1之變 形例之半導體裝置之詳細構造之斷面圖。圖2 5係本發明 實施形態1之變形例之半導體裝置之Q F N之構造’ （a )爲斷面圖，（b)爲底面圖。 本實施形態1之半導體裝置’係樹脂封裝型且爲表面 安裝型之同時，尺寸較小且爲窄電極間距（例如電極間距 爲8 0 u m以下）之半導體晶片2被組裝者，本實施形態 中，該半導體裝置之一例以圖1之QFP ( Quad Flat Package) 6爲例說明。 本實施形態1之Q F P 6爲多數引腳者。 以下說明Q F P 6之基本構成，如圖1 ( a ) ( b ) 所示，係由朝半導體晶片2之周圍延伸之多數內引線1 b :支持半導體晶片2，且與各個內引線1 b之端部接合的 薄板狀絕緣性構件；用於電連接形成於半導體晶片2之主 面2 c的表面電極之電極2 a及與其對應之內引線1 b的 接合用導線4 ;對半導體晶片2及接合用導線4及上述絕 緣性構件施以樹脂封裝而形成的封裝部3 ;及與內引線 1 b相連接，且由封裝部3朝4方向之外部突出的外部端 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -12- 1292213 A7 B7_ 五、發明説明（id 子之多數外引線1 c構成，該外引線1 C被彎曲加工成雙 翼狀。 又’ Q F P 6，上述絕緣性構件，係例如絕緣性之環 氧系等之捲帶狀基材5 a與熱可塑性樹脂等絕緣性接著層 5 b構成之捲帶狀基板5 ，以該晶片支持面5 c支持半導 體晶片2，各個內引線1 b之端部藉由接著層5 b固定於 絕緣性構件5，因此，模塑（樹脂封裝）時之模塑樹脂之 流動引起之導線流動或內引線1 b之搖動可被抑制。 本實施形態之Q F P 6之特徵在於，除以薄板狀捲帶 狀基板5固定內引線1 b之外，如圖2所示半導體晶片2 之四角形主面2 c之短邊之長度（a )，設爲前端配置於 最遠離Q F P 6之平面方向之中心線6 a ( X軸或Y軸之 中心線6 a )位置的內引線1 b之上述前端起至半導體晶 片2之距離（b )之2倍以下。 亦即’半導體晶片2之短邊之長度（a )，和半導體 晶片2之前端位置爲最遠離之內引線1 b之與半導體晶片 2之間之間隙（b )之關係，設爲a S 2 b。 又，較好爲bSa$2b。 依此則搭載較小且窄電極間距之半導體晶片2的多數 引腳之Q F P 6 ，可確實發揮抑制導線流動或內引線1 b 之搖動之效果。 結果可提升Q F P 6之信賴性。 又，Q F P 6中，即使半導體晶片2之尺寸較小，亦 可於捲帶狀基板5搭載半導體晶片2，可不必依每一晶片 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ29*7公釐） IJ---,------ (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -13- 1292213 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（ 尺寸準備矩陣狀框架1 (參照圖4 )或單列引線框架1 g (參照圖1 5 )等之引線框架，結果可達成引線框架之標 準化。 圖3表示Q F P 6搭載之窄電極間距之半導體晶片2 之電極間距（P )，和與其鄰接之前端引線間間距爲最小 (最窄）之內引線1 b之前端間距（L )之間之關係，P 關係，爲P $ L / 2之關係。 亦即’半導體晶片2之電極間距，設爲鄰接之內引線 1 b間之前端之間距之最小値之丨/ 2以下，依此則可提 升搭載窄電極間距之半導體晶片2之Q F P 6之有效性。 又’半導體晶片2之電極間距（P )，例如爲6 0 u m，內引線1 b之前端間距之最小値（L )例如爲 180um，則成爲（p = 60um)S(L = 180 u m ) / 2 〇 又，本實施形態1之Q F P 6，系窄電極間距且爲多 數引腳。上述Q F P 6之所以可獲得有效性，在於封裝部 3之平面方向之尺寸例如爲2 0mmX2 0mm以上，且 引腳數目（外部端子數）爲1 7 6條以上之情況下，可得 高之有效性。 但是，上述電極間距（P )，內引線1 b之前端之間 距之最小値（L )、封裝部3之平面方向之尺寸以及引腳 數目等並不限於上述數値。 又，於半導體晶片2，於其主面2 c形成所要之半導 體積體電路，主面2 c上形成之電極2 a及與其對應之內 (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ _ 1292213 A7 B7 五、發明説明（θ 引線1 b ’系藉由接合用導線4連接，又，與內引線1 b 相連接之外引線1 c作爲Q F P 6之外部端子輸出至外部 〇 (請先閲讀背面之注意事項再填寫本頁) 因此，半導體晶片2與外引線1 c之間之信號傳送， 係藉由接合用導線4及內引線1 b進行。 又，接合用導線4例如爲金線。 內引線1 b及外引線1 c可爲例如鐵- N i合金或銅 合金等。 又’封裝部3，例如使用環氧系熱硬化性樹脂進行模 塑（樹脂封裝），之後，使其硬化形成。 以下說明本實施形態1之Q F P 6之製造方法。 又，Q F P 6之製造方法使用之引線框架，首先以使 用圖4之矩陣狀框架1做說明。 經濟部智慧財產局員工消費合作社印製 最初，準備多數內引線1 b，及與各個內引線1 b之 端部接合之同時可支持半導體晶片2的薄板狀捲帶狀基板 5 (絕緣性構件），及與內引線1 b相連之多數外引線 1 c構成之多數封裝區域1 h被以矩陣狀配置形成之圖4 之矩陣狀框架1。 亦即，準備於鐵- N i合金或銅合金等構成之框架本 體1 a之各封裝區域1 h，如圖5所示安裝有捲帶狀基板 5之矩陣狀框架1。 例如，準備於捲帶狀基材5 a塗敷熱可塑性樹脂之接 著劑而形成有接著層5 b之捲帶狀基板5，於矩陣狀框架 1之各封裝區域1 h，介由接著層5 b以熱壓接法將各個 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1292213 A7 B7 五、發明説明（ 內引線1 b之端部與捲帶狀基板5固定。 (請先閲讀背面之注意事項再填寫本頁) 此時，於捲帶狀基板5之內引線配置側之面，亦即晶 片支持面5 c之全面形成接著層5 b滅該接著層5 b接合 各內引線1 b與捲帶狀基板5。 依此則完成圖4之矩陣狀框架1。 又，於1片矩陣狀框架1 ，1個QFP6對應之封裝 區域1 h被以矩陣狀配置，於各個封裝區域1 h，於各內 引線1 b之端部介由絕緣性接著層5 b接合捲帶狀基材 5 a 〇 又，於各個封裝區域1 h，對絕緣性構件5之周圍4 方向配置多數之內引線1 b，及分別相連成一體之外部端 子的外引線1 c ，及阻止模塑時之模塑樹脂之流出的壩桿 1 i ，各外引線1 c ，係由框架本體1 a之框部1 f支持 0 於框部1 f ，形成晶粒接合時或導線接合時搬送矩陣 狀框架1之導引用長孔1 d及定位孔1 e。 經濟部智慧財產局員工消費合作社印製 之後’如圖6及圖7所不’於各封裝區域1 h，於捲 帶狀基板5之晶片支持面5 c進行搭載半導體晶片2之晶 粒接合（亦稱 pellet bonding 或 chip mount)。 亦即，固定半導體晶片2之背面2 b與捲帶狀基板5 之晶片支持面5 c。 此時，半導體晶片2之固定，如圖7所示亦可藉由捲 帶狀基板5之接著層5 b進行。或者，如圖8之變形例所 示，藉由銀糊等樹脂糊8予以固定。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 716. 1292213 A7 ___B7 __ 五、發明説明（ (請先閲讀背面之注意事項再填寫本頁) 又，於各封裝區域1 h之捲帶狀基板5，半導體晶片 2搭載於捲帶狀基板5之內引線配置側之面之同時，使半 導體晶片2之四角形主面2 c之短邊之長度，成爲前端配 置於最遠離Q F P 6之平面方向之中心線6 a之位置的內 引線1 b之上述前端起至半導體晶片2止之距離之2倍以 下。 亦即，成乂廿圖2所示a $ 2 b之關係。 又，組入本實施形態1之Q F P 6的半導體晶片2， 係小形，而且其電極間距爲例如小於8 0 u m，較好爲 6 0 u m以下之窄電極間距者。 之後，如9、10所示，令半導體晶片2之電極2a 及與其對應之內引線1 b藉由導線接合予以接合。 亦即，使用金線等接合用導線4進行接合，依此則電 極2 a及與其對應之內引線1 b可藉由接合用導線4連接 〇 又，圖1 1之變形例，係使用含玻璃之環氧基板5 d 作爲絕緣性構件。 經濟部智慧財產局員工消費合作社印製 導線接合後，藉模塑法以樹脂封裝半導體晶片2及接 合用導線4及各內引線1 b及捲帶狀基板5 ，如圖1 2、 1 3所示形成封裝部3。 又’上述模塑使用之模塑樹脂，可爲例如環氧系熱硬 化性樹脂等。 樹脂封裝後，使用切斷成型金屬模具（未圖示）將突 出Θ 部3之1 7 6條之外引線1 c由引線框架1之框架 -17- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1292213 A7 B7 五、發明説明（θ 本體1 a之框部1 f切斷，又，如圖1 ( a )所示令外引 線1 c彎曲爲雙翼狀。 (請先閲讀背面之注意事項再填寫本頁) 依此則可製造圖1之QFP6 (半導體裝置）。 以下說明使用圖1 5之單列引線框架1 g進行製造之 情況。 單列引線框架1 g，係由多數內引線1 b ，及與各個 內引線1 b之端部接合之同時可支持半導體晶片2的薄板 狀絕緣性構件之捲帶狀基板5，及與內引線1 b相連之多 數外引線1 c構成之如圖1 4所示多數封裝區域1 h排成 1列而形成之多數列者。 亦即，在多數內引線1 b及與其相連之多數外引線 1 c所構成之多數封裝區域1 h排成1列而形成之圖1 4 所示框架本體1 a之各封裝區域1 h，和圖4之引線框架 1之情況同樣地安裝捲帶狀基板5。 以下藉由和使用矩陣狀框架1之製造方法同樣之手續 進行晶粒接合及導線接合，成爲圖1 6之狀態。 經濟部智慧財產局員工消費合作社印製 又，進行模塑樹脂封裝使成圖1 7之狀態，之後，進 行切斷成型完成圖18之QFP6。 又，完成之QFP6 ，如圖19所示，與其他半導體 封裝之S〇P ( Small Outline Package ) 9或其他電子元件 等一齊藉由例如焊接可混合搭載於同一安裝基板7。 以下說明圖2 0 - 2 5所示本實施形態1之變形例。 圖2 0係使用陶瓷基板5 e作爲薄板狀絕緣性構件之 例。陶瓷基板5 e與內引線1 b藉由接著層5 b接合，使 -18- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1292213 A7 B7 五、發明説明（θ 用陶瓷基板5 e亦和使用捲帶狀基板5之情況一樣可得同 樣效果。 (請先閲讀背面之注意事項再填寫本頁) 又，圖2 1之QFP 6，係於捲帶狀基板5等之絕緣 性構件之內引線配置側之面（晶片支持面5 c )之相反側 之面，安裝金屬板5 f之構造，圖2 2 - 2 4爲其具體例 0 圖2 2係使用接著層5 b作爲絕緣性構件者。 亦即，於金屬板5 f之一方之面塗敷絕緣性接著劑形 成接著層5 b，介由該接著層5 b接合內引線1 b與金屬 板5 f 〇 又，圖2 3係接著層5 b由硬質接著層5 g與軟質接 著層5 h構成之2層式，藉由軟質接著層5 h達成內引線 1 b與硬質接著層5 g之接合，且藉由硬質接著層5 g防 止內引線1 b之毛邊之突出金屬板5 f側。 又圖2 4係於捲帶狀基材5 a之表裏兩面形成接著層 5 b，藉此達成內引線1 b與捲帶狀基材5 a之結合，及 捲帶狀基材5 a與金屬板5 f之接何者。 經濟部智慧財產局員工消費合作社印製 又，圖2 1 — 2 4之變形例之情況，除可得使用圖1 之捲帶狀基板5之效果以外’藉由金屬板5 f之安裝可提 升Q F P 6之散熱性。 又，圖25 (a) 、 （b)之變形例，係半導體裝置 爲 Q F N ( Quad Flat Non-leaded Package) 1 〇 之情況，本 實施形態1之半導體裝置爲Q F N 1 〇亦可實現其目的。 Q F N 1 0，如圖2 5 ( b )所示，於封裝部3之背 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠) :19_ "~ 1292213 A7 B7 五、發明説明（θ (請先閲讀背面之注意事項再填寫本頁) 面3 a之周緣部配置作爲外部端子之外引線1 c之構造， 如圖2 5 ( a )所示，係於內引線]_ b之端部，固定例如 捲帶狀基板5寺之絕緣性構件（可爲陶瓷基板5 e或含玻 璃之環氧基板5 d )，於晶片支持面5 c固定半導體晶片 2.之構造。 於該Q F N 1 〇，半導體晶片2與內引線1 b之關係 設爲圖2所示關係，或者再加上藉由圖3所示電極間距及 內引線1 b之前端之間距之條件之設定，可得和圖1之 QFP6同樣之效果。 (實施形態2 ) 經濟部智慧財產局員工消費合作社印製 圖2 6係本發明實施形態2之半導體裝置之構造之一 例之斷面圖。圖2 7係圖2 6之半導體裝置組裝使用之引 線框架之構造之一例之部分斷面圖。圖2 8 -圖3 3係本 發明實施形態2之變形例之引線框架之構造之部分斷面圖 。圖3 4係本發明實施形態2之引線框架之絕緣性構件搭 載半導體晶片時之半導體晶片，與絕緣性構件及接著層之 間之厚度關係之一例之部分斷面圖。圖3 5 -圖3 6係本 發明實施形態2之變形例之引線框架之構造之擴大部分平 面圖。 圖2 6之本實施形態2之半導體裝置，係和實施形態 1之QFP6具備略相同基本構造之QFP1 1 ，但不包 含實施形態1說明之圖2及圖3之條件。 Q F P 1 1之基本構造，係由：延伸於半導體晶片2 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -20- 1292213 A7 B7 五、發明説明（θ (請先閲讀背面之注意事項再填寫本頁) 之周圍的多數內引線1 b ;支持上述半導體晶片2 ，且分 別與上述內引線1 b之端部接合的薄板狀絕緣性構件；接 合半導體晶片2與上述絕緣性構件的樹脂糊8 ;接合上述 內引線1 b與上述絕緣性構件的接著層5 b ;連接上述半 導體晶片之電極2 a和與其對應之上述內引線1 b的接合 用導線4 ;對上述半導體晶片2與上述導線4與上述絕緣 性構件施以樹脂封裝而形成的封裝部3 ;及與上述內引線 1 b相連接，且由上述封裝部3露出的多數外引線1 c構 成。 本實施形態2之Q F P 1 1之特徵在於，變化接著層 5 b之形成位置或絕緣性構件之材質或形狀等。 首先，圖2 7係使用捲帶狀基板5作爲上述絕緣性構 件，另外，接著層5 b僅配置於捲帶狀基板5之內引線配 置側之面之引線接合部5 1 ，捲帶狀基板5之捲帶狀基材 5 a與內引線1 b係藉由接著層5 b接合。 依此則可減少接著層5 b形成之接著劑之量，降低成 本。 經濟部智慧財產局員工消費合作社印製 又，圖2 8係使用含玻璃之環氧基板5 d作爲上述絕 緣性構件，圖2 9係使用含玻璃之環氧基板5 d作爲上述 絕緣性構件時，接著層5 b僅配置於含玻璃之環氧基板 5 d之內引線配置側之面之引線接合部5 1 ° 圖2 8及圖2 9中，含玻璃之環氧基板5 d與內引線 1 b藉由接著層5 b接合。 又，圖3 0及圖3 1係使用含玻璃之環氧基板5 d作 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -21 - 1292213 A7 B7 五、發明説明（ (請先閲讀背面之注意事項再填寫本頁) 爲上述絕緣性構件時，含玻璃之環氧基板5 d與內引線 1 b，藉由具備表裏兩面均配置有接著層5 b之捲帶狀基 材5 a的兩面接著捲帶5 i之接著層5 b予以接合。 此時，圖3 0係兩面接著捲帶5 i配置於含玻璃之環 氧基板5 d之內引線配置側之面（晶片支持面5 c )之全 面，而圖3 1係兩面接著捲帶5 i僅配置於內引線1 b之 引線接合部5 1之情況。 又，圖3 2及圖3 3係上述絕緣性構件爲含有鋁粒子 5 j之含玻璃之環氧基板5 d，含玻璃之環氧基板5 d與 內引線1 b係藉由兩面接著捲帶5 i之接著層5 b接合。 此時，圖3 2係兩面接著捲帶5 i配置於含玻璃之環 氧基板5 d之內引線配置側之面（晶片支持面5 c )之全 面，圖3 3則於含玻璃之環氧基板5 d之兩面接著捲帶接 合側之相反側之面安裝金屬板5 f。 經濟部智慧財產局員工消費合作社印製 又，藉由使用含有鋁粒子5 j之含玻璃之環氧基板 5 d作爲上述絕緣性構件，可使含玻璃之環氧基板5 d之 熱膨脹係數接近半導體晶片2之矽之同時’可提升散熱性 。又，如圖3 3所示，藉由金屬板5 f之安裝更能提升散 熱性。 圖3 4矽使用含玻璃之環氧基板5 d (捲帶狀基板5 亦可）作爲上述絕緣性構件時’半導體晶片2之厚度（C )大於含玻璃之環氧基板5 d與接著層5 b之合計厚度（ D )之構造，C > D。 依此則可提升半導體晶片2之晶粒接合時之熱傳導性 本紙張尺度適用中國國家標準（CNS ) A4規格〈210X297公釐） -22 - 1292213 A7 B7 五、發明説明（2d 〇 (請先閲讀背面之注意事項再填寫本頁) 又，因半導體晶片2之厚度，大於含玻璃之環氧基板 5 d等之絕緣性構件與接著層5 b之合計厚度（D )，故 上述絕緣性構件之厚度可構成較薄，本實施形態2之 Q. F P 1 1之厚度可形成較薄。 結果，可降低材料費，達成Q F P 1 1之低成本化。 又，圖3 5及圖3 6之變形例，矽使用捲帶狀基板5 (亦可爲含玻璃之環氧基板5 d )作爲絕緣性構件時，於 捲帶狀基板5形成各種形狀之貫通孔5 k，於貫通孔5 k 埋入樹脂封裝時之模塑樹脂者。 圖3 5矽於捲帶狀基板5設置多數圓形貫通孔5 k者 ’圖3 6則爲將細長貫通孔5 k設爲十字形配置者。 藉由圖3 5及圖3 6之構造，可抑制內引線1 b之搖 動’而且可防止導線流動之同時，可提升模塑樹脂與捲帶 狀基板5之密接性，可提升Q F P 1 1之信賴性。 經濟部智慧財產局員工消費合作社印製 又，捲帶狀基板5之貫通孔5 k之形狀或形成區域， 只要不會因模塑樹脂而產生導線流動之程度之大小（形狀 )或區域即可，並不特別限定。 依本實施形態2之Q F P 1 1 ，令內引線1 b之端不 與捲帶狀基板5或含玻璃之環氧基板5 d等之薄板狀絕緣 性構件接合，據此可抑制模塑樹脂流動引起之導線流動或 內引線之搖動。結果，可達成內引線1 b之窄電極間距化 之同時可防止內引線1 b之搖動引起之接合用導線4之斷 線0 -23- 本紙張尺度適用中國國家標準（CNS ) A4規格< 210X297公釐） 1292213 A7 B7 五、發明説明（21) 又，令內引線1 b之端部與上述薄板狀絕緣性構件接 合，可抑制模塑樹脂與內引線1 b之間之熱膨脹係數差引 起之焊錫回流時之內引線1 b之前端附近之伸縮。 依此則可防止在接合用導線4與內引線1 b之接合部 所產生之斷線。結果可提升Q F P 1 1之信賴性。 又Q F P 1 1 ，係令內引線1 b固定於上述薄板狀絕 緣性構件（含玻璃之環氧基板5 d、混入鋁粒子5 j之含 玻璃之環氧基板5 d或捲帶狀基板5等）之構造，和在銅 板等金屬薄板固定內引線1 b之情況比較，安裝有上述薄 板狀絕緣性構件之矩陣狀框架1 (參照4 )或單列引線框 架1 g (參照圖1 5 )可構成較輕且低成本。 又，上述銅板約爲厚度1 2 0 um，此時之半導體裝 置之厚度約爲2 · 8 - 3 m m，相對於此，本實施形態2 之情況下，上述薄板狀絕緣性構件可形成約5 0 u m之厚 度，因此使用其組裝而成之Q F P 1 1可構成約1 一 1 . 2 m m之厚度。 ，. 因此，依本實施形態2，可實現輕、薄形、且爲多數 引腳之Q F P 1 1。 又，本實施形態2之Q F P 1 1之製造方法，係和實 施形態1之Q F P 6之製造方法同樣，故省略重複說明。 以上係依實施形態具體說明本發明，但本發明並不限 於上述實施形態，在不脫離其要旨情況下可做各種變更。 例如，本實施形態2中，半導體裝置以Q f P 1 1爲 例做說明，但實施形態2之半導體裝置，亦可爲 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -24- 1292213 A7 B7 五、發明説明（ Q F P 1 1以外之外引線1 c朝2方向突出者。 (請先閲讀背面之注意事項再填寫本頁) 又’本發明之半導體裝置及其製造方法，亦可爲上述 實施形態1與實施形態2組合者。 (.發明之效果） 本發明之效果簡單說明如下。 (1 )令內引線接合於絕緣性構件，且半導體晶片之 主面之短邊之長度，設爲前端配置於半導體裝置之中心線 起最遠位置的內引線之上述前端至半導體晶片之間之距離 之2倍以下’依此則可將內引線固定於絕緣性構件，確實 發揮抑制模塑樹脂流動引起之導線流動或內引線之搖動。 結果可提升內引線接合於絕緣性構件之構造之半導體裝置 之信賴性。 經濟部智慧財產局員工消費合作社印製 (2 )令內引線接合於絕緣性構件，且半導體晶片之 主面之短邊之長度，設爲前端配置於半導體裝置之中心線 起最遠位置的內引線之上述前端至半導體晶片之間之距_ 之2倍以下，依此則即使在晶片尺寸小之情況下亦可將半 導體晶片搭載於絕緣性構件，不必依每一晶片尺寸準備引 線框架，結果可達成引線框架之標準化。 (3 )令內引線之端部接合於薄板狀絕緣性構件，則 可確實有效抑制模塑樹脂流動引起之導線流動或內引線之 搖動，結果可達成內引線之窄電極間距化之同時，可防止 內引線之搖動引起之導線之斷線。 (4 )令內引線之端部接合於薄板狀絕緣性構件，則 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 25 - 1292213 A7 _____B7__ 五、發明説明（2$ (請先閲讀背面之注意事項再填寫本頁) 可抑制模塑樹脂與內引線間之熱膨脹係數差引起之焊錫回 流時之內引線前端之伸縮。結果可防止導線之於與內引線 之接合部所產生之之斷線。 (5 )半導體晶片之厚度，設爲大於絕緣性構件與接 著層之合計厚度，則可提升晶粒接合時之熱傳導性。 (6 )半導體晶片之厚度，設爲大於絕緣性構件與接 著層之合計厚度，依此則絕緣性構件之厚度可構成較薄， 半導體裝置之厚度可形成較薄。結果可降低材料費、達成 半導體裝置之低成本化。 (圖面之簡單說明） 圖1 ( a ) 、（ b )係本發明實施形態1之半導體裝 置構造之一例，（a )爲斷面圖，（b )爲平面圖。 圖2係圖1之半導體裝置中半導體晶片與內引線之間 之距離之一例之部分平面圖。 圖3係圖1之半導體裝置中半導體晶片之電極間距及 內引線之引線間間距之一例之擴大部分平面圖。 經濟部智慧財產局員工消費合作社印製 圖4係圖1之半導體裝置組裝使用之矩陣狀框架構造 之一例之一部分斷面之部分平面圖。 圖5係圖4之A - A ’線之斷面構造之擴大部分斷面 圖。 圖6係使用圖4之矩陣狀框架之半導體裝置之組裝之 晶粒接合後之構造之例之一部分斷面之部分平面圖。 圖7係圖6之B - B ’線之斷面構造之擴大部分斷面 -26- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1292213 A7 B7 五、發明説明（2』 圖。 圖8係圖7之變形例之晶粒接合後之構造之擴大部分 斷面圖。 圖9係使用圖4之矩陣狀框架之半導體裝置之組裝之 導線接合後之構造之例之一部分斷面之部分平面圖。 圖10係圖9之C-C’線之斷面構造之擴大部分斷 面圖。 圖1 1係圖1 0之變形例之導線接合後之構造之擴大 部分斷面圖。 圖1 2係使用圖4之矩陣狀框架之半導體裝置之組裝 之樹脂封裝後之構造之例之一部分斷面之部分平面圖。 圖1 3係圖1 2之D - D ’線之斷面構造之擴大部分 斷面圖。 圖1 4係圖1之半導體裝置組裝使用之單列引線框架 之框架本體構造之一例之部分平面圖。 圖1 5係圖1 4之框架本體安裝有絕緣性構件之單列 引線框架之構造之擴大部分平面圖。 圖1 6係使用圖1 5之單列引線框架的半導體裝置組 裝之導線接合後之構造之一例之擴大部分平面圖。 圖1 7係使用圖1 5之單列引線框架的半導體裝置組 裝之樹脂封裝後之構造之一例之擴大部分平面圖。 圖1 8係使用圖1 5之單列引線框架的半導體裝置組 裝之切斷成型後之構造之一例之擴大部分平面圖。 圖1 9係圖1之半導體裝置與其他半導體裝置之安裝 本&張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） .27 - " — (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 1292213 A7 B7 五、發明説明（ 狀態之一例之擴大部分平面圖。 圖2 0係圖5之變形例之構造之擴大部分斷面圖。 (請先閲讀背面之注意事項再填寫本頁) 圖2 1係本發明實施形態之變形例之半導體裝置之構 造之斷面圖。 圖2 2係圖2 1之變形例之半導體裝置之詳細構造之 斷面圖。 圖2 3係圖2 1之變形例之半導體裝置之詳細構造之 斷面圖。 圖2 4係圖2 1之變形例之半導體裝置之詳細構造之 斷面圖。 圖2 5 ( a ) 、（ b )係本發明實施形態1之變形例 之半導體裝置之QFN之構造，（a)爲斷面圖，（b) 爲底面圖。 圖2 6係本發明實施形態2之半導體裝置之構造之一 例之斷面圖。 圖2 7係圖2 6之半導體裝置組裝使用之引線框架之 構造之一例之部分斷面圖。 經濟部智慧財產局員工消资合作社印製 圖2 8係本發明實施形態2之變形例之引線框架之構 造之部分斷面圖。 圖2 9係本發明實施形態2之變形例之引線框架之構 造之部分斷面圖。 圖3 0係本發明實施形態2之變形例之引線框架之構 造之部分斷面圖。 圖3 1係本發明實施形態2之變形例之引線框架之構 -28- 本紙張尺度適用中周國家標準（CNS ) A4規格{ 210X297公釐） 1292213 A7 ___B7_ 五、發明説明（ 造之部分斷面圖。 圖3 2係本發明實施形態2之變形例之引線框架之構 (請先閲讀背面之注意事項再填寫本頁) 造之部分斷面圖。 圖3 3係本發明實施形態2之變形例之引線框架之構 造之部分斷面圖。 圖3 4係本發明實施形態2之引線框架之絕緣性構件 搭載半導體晶片時之半導體晶片，與絕緣性構件及接著層 之間之厚度關係之一例之部分斷面圖。 圖3 5係本發明實施形態2之變形例之引線框架之構 造之擴大部分平面圖。 圖3 6係本發明實施形態2之變形例之引線框架之構 造之擴大部分平面圖。 (符號說明） 1、矩陣狀框架（引線框架） 經濟部智慧財產局員工消費合作社印製 1 a、框架本體 1 b、內引線 1 c、外引線 1 d、導引用長孔 1 e、定位孔 1 f、框部 1 g、單列引線框架（引線框架） 1. h、封裝區域 1 1 、壩桿 29 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1292213 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（27) 2、 半導體晶片 2 a、電極（表面電極） 2 b、背面 2 c、主面 3、 封裝部 3 a、背面 4、 接合用導線 5、 捲帶狀基板（絕緣性構件） 5 a、捲帶狀基材 5 b、接著層 5 c、晶片支持面 5 d、含玻璃之環氧基板（絕緣性構件） 5 e、陶瓷基板（絕緣性構件） 5 f、金屬板 5 g、硬質接著層 5 h、軟質接著層 5 1 、兩面接著捲帶 5 j 、鋁粒子 5 k、貫通孔 5 1、引線接合部 6、 QFP (半導體裝置） 6 a 、中心線 7、 安裝基板 8、 樹脂糊 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -30- 1292213 A7 B7 五、發明説明（2^>
9、 S 〇 P 10、 QFN(半導體裝置） 11、 QFP (半導體裝置） (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ ·

Claims (1)

  1. 六、申請專利範圍 附件1: (請先閲讀背面之注意事項再填寫本頁) 第90125279號專利申請案 中文申請專利範圍修正本 民國96年9月29日修正 1. 一種半導體裝置，係具有： 延伸於半導體晶片周圍的多數內引線； 支持上述半導體晶片，分別與上述內引線之端部接合 的薄板狀絕緣性構件； 連接上述半導體晶片之表面電極和與其對應之上述內 引線的接合用導線； 對上述半導體晶片與上述導線與上述絕緣性構件施以 樹脂封裝而形成的封裝部；及 與上述內引線相連接，由上述封裝部露出的多數外引 線； 上述半導體晶片，係搭載於上述絕緣性構件之上述 內引線配置側之面上， 經濟部智慧財產局員工消費合作社印製 上述半導體晶片之主面之短邊之長度，係前端配置於 半導體裝置之平面方向之中心線起最遠位置的內引線之上 述前端至上述半導體晶片之間之距離之2倍以下。 2· —種半導體裝置，係具有： 延伸於半導體晶片周圍的多數內引線； 支持上述半導體晶片，分別與上述內引線之端部接合 的薄板狀絕緣性構件； 連接上述半導體晶片之表面電極和與其對應之上述內 本紙張尺度適用中國國家操準（CNS ) A4規格（210X297公釐）-1 A8 B8 C8 D8 頁 29日 六、申請專利範圍 引線的接合用導線； (請先聞脅背面之注意事項再填寫本頁) 對上述半導體晶片與上述導線與上述絕緣性構件施以 樹脂封裝而形成的封裝部；及 與上述內引線相連接’由上述封裝部露出的多數外引 線， 上述半導體晶片，係搭載於上述絕緣性構件之上述 內引線配置側之面上， 上述半導體晶片之主面之短邊之長度，係前端配置於 半導體裝置之平面方向之中心線起最遠位置的內引線之上 述前端至上述半導體晶片之間之距離以上，而且爲該距離 之2倍以下。 3 .如申請專利範圍第1項之半導體裝置，其中 上述半導體晶片之上述表面電極之設置間距，係鄰接 之上述內引線間之前端之間距之最小値之1 / 2以下。 4 .如申請專利範圍第1項之半導體裝置，其中 上述半導體裝置，其封裝部之平面尺寸爲2 OmmX 2 0 m m以上，而且上述外引線之數目爲1 7 6條以上。 經濟部智慧財產局員工消費合作社印製 5 .如申請專利範圍第1項之半導體裝置，其中 上述絕緣性構件，係由捲帶狀基材與接著層構成之捲 帶狀基板，上述捲帶狀基材與上述內引線係藉由上述接著 層接合。 6 .如申請專利範圍第1項之半導體裝置，其中 上述絕緣性構件，係含玻璃之環氧基板，上述含玻璃 之環氧基板與上述內引線係藉由接著層接合。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-2 -
    六、申請專利範圍 7 .如申請專利範圍第1項之半導體裝置，其中 (請先閲讀背面之注意事項再填寫本頁) 上述絕緣性構件，係陶瓷基板，上述陶瓷基板與上述 內引線係藉由接著層接合。 8 .如申請專利範圍第1項之半導體裝置，其中 於上述絕緣性構件之內引線配置側之面搭載上述半導 體晶片。 9 .如申請專利範圍第1項之半導體裝置，其中 於上述絕緣性構件之內引線配置側之面之相反側之面 安裝有金屬板。 1 〇 .如申請專利範圍第1項之半導體裝置，其中 上述內引線與上述絕緣性構件藉由接著層接合，上述 半導體晶片之厚度，係大於上述絕緣性構件與上述接著層 之合計之厚度。 1 1 .如申請專利範圍第1項之半導體裝置，其中 上述絕緣性構件爲含玻璃之環氧基板，上述含玻璃之 環氧基板與上述內引線，係藉由具備表裏兩面配置有接著 層之捲帶狀基材的兩面接著捲帶之上述接著層接合。 經濟部智慧財產局員工消費合作社印製 1 2 ·如申請專利範圍第1項之半導體裝置，其中 上述絕緣性構件，係含有鋁粒子之含玻璃之環氧基板 ，上述含玻璃之環氧基板與上述內引線係藉由接著層接合 〇 1 3 ·如申請專利範圍第1項之半導體裝置，其中 於上述絕緣性構件形成貫通孔，於上述貫通孔埋入模 塑樹脂。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-3 -
    六、申請專利範圍 1 4 ·如申請專利範圍第1項之半導體裝置，其中 上述內引線與上述絕緣性構件係藉由接著層接合，上 述接著層係於上述絕緣性構件之內引線配置側之面之全面 被配置。 1 5 .如申請專利範圍第1項之半導體裝置，其中 上述內引線與上述絕緣性構件係藉由接著層接合，上 述接著層係僅於上述絕緣性構件之內引線配置側之面之弓丨 線接合部被配置。 16· —種半導體裝置，係具有： 延伸於半導體晶片周圍的多數內引線； 支持上述半導體晶片，分別與上述內引線之端部接合 的薄板狀絕緣性構件； 接合上述內引線與上述絕緣性構件的接著層； 連接上述半導體晶片之表面電極和與其對應之上述內 引線的接合用導線； 對上述半導體晶片與上述導線與上述絕緣性構件施以 樹脂封裝而形成的封裝部；及 與上述內引線相連接，由上述封裝部露出的多數外引 線， 上述半導體晶片，係搭載於上述絕緣性構件之上述 內引線配置側之面上。 1 7 ·如申請專利範圍第1 6項之半導體裝置，其中 上述半導體晶片之厚度，係大於上述絕緣性構件與上 述接著層之合計之厚度。 本紙張尺度逋用中國國家摞準（CNS ) A4規格（210X297公釐）-4 - (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製
    經濟部智慧財產局員工消費合作社印製 六、申請專利範園 1 8 ·如申請專利範圍第1 6項之半導體裝置，其中 上述絕緣性構件，係由捲帶狀基材與接著層構成之捲 帶狀基板’上述捲帶狀基材與上述內引線係藉由上述接著 層接合。 1 9 ·如申請專利範圍第1 6項之半導體裝置，其中 上述絕緣性構件，係含玻璃之環氧基板，上述含玻璃 之環氧基板與上述內引線係藉由接著層接合。 2 0 ·如申請專利範圍第1 6項之半導體裝置，其中 上述絕緣性構件爲含玻璃之環氧基板，上述含玻璃之 環氧基板與上述內引線，係藉由具備表裏兩面配置有接著 層之捲帶狀基材的兩面接著捲帶之上述接著層接合。 2 1 ·如申請專利範圍第1 6項之半導體裝置，其中 上述絕緣性構件，係含有鋁粒子之含玻璃之環氧基板 ，上述含玻璃之環氧基板與上述內引線係藉由接著層接合 〇 2 2 ·如申請專利範圍第1 6項之半導體裝置，其中 於上述絕緣性構件形成貫通孔，於上述貫通孔埋入模 塑樹脂。 2 3 ·如申請專利範圍第1 6項之半導體裝置，其中 上述接著層係於上述絕緣性構件之內引線配置側之面 之全面被配置。 2 4 ·如申請專利範圍第1 6項之半導體裝置，其中 上述接著層係僅於上述絕緣性構件之內引線配置側之 面之引線接合部被配置。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-5 - (請先閲·«背面之注意事項再填寫本頁)
    Α8 Β8 C8 D8 賴 六、申請專利範圍 2 5 · —種樹脂封裝型半導體裝置之製造方法，係具 備以下工程： (請先閎讀背面之注意事項再填寫本頁) 準備多數之內引線，及分別接合於上述內引線之端部 之同時，可支持半導體晶片的薄板狀絕緣性構件，及與上 述內引線相連接之多數外引線所構成之多數封裝區域排成 一列所形成之多數列之引線框架的工程； 於上述封裝區域令上述半導體晶片搭載於上述絕緣性 構件之上述內引線配置側之面上的工程； 令上述半導體晶片之表面電極和與其對應之上述內引 線藉由導線連接的工程； 令上述半導體晶片、上述導線、及上述絕緣性構件藉 由樹脂封裝而形成封裝部的工程；及 令露出上述封裝部之多數外引線由上述引線框架之框 部予以分離的工程。 2 6 · —種樹脂封裝型半導體裝置之製造方法，係具 備以下工程： 經濟部智慧財產局員工消費合作社印製 準備多數之內引線，及分別接合於上述內引線之端部 之同時，可支持半導體晶片的薄板狀絕緣性構件，及與上 述內引線相連接之多數外引線所構成之多數封裝區域呈矩 陣配置而形成之多連之矩陣框架的工程； 於上述封裝區域令上述半導體晶片搭載於上述絕緣性 構件之上述內引線配置側之面上的工程； 令上述半導體晶片之表面電極和與其對應之上述內引 線藉由導線連接的工程； 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）-6 -
    -} ) /-V · 2f職 A8 B8 C8 D8 六、申請專利範圍 令上述半導體晶片、上述導線、及上述絕緣性構件藉 由樹脂封裝而形成封裝部的工程；及 (請先閱-1»背面之注意事項再填寫本頁) 令露出上述封裝部之多數外引線由上述矩陣框架之框 部予以分離的工程。 2 7 ·如申請專利範圍第2 5項之半導體裝置之製造 方法，其中 於上述絕緣性構件搭載上述半導體晶片時，係將上述 半導體晶片搭載於上述絕緣性構件之內引線配置側之面。 2 8 ·如申請專利範圍第2 5項之半導體裝置之製造 方法，其中 於上述絕緣性構件搭載上述半導體晶片時，係將上述 半導體晶片配置、搭載使上述半導體晶片之主面之短邊之 長度’成爲前端配置於半導體裝置之平面方向之中心線起 最遠位置的內引線之上述前端至上述半導體晶片止之距離 之2倍以下。 2 9 ·如申請專利範圍第2 5項之半導體裝置之製造 方法，其中 經濟部智慧財產局員工消費合作社印製 使用藉由在上述絕緣性構件之內引線配置側之面之全 面被配置之接著層而接合上述內引線與上述絕緣性構件的 上述引線框架進行組裝。 3 0 ·如申請專利範圍第2 5項之半導體裝置之製造 方法，其中 使用藉由僅在上述絕緣性構件之內引線配置側之面之 引線接合部被配置之接著層而接合上述內引線與上述絕緣 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-7 -
    六、申請專利範圍 性構件的上述引線框架進行組裝。 (請先閱脅背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
    本紙張尺度適用中國國家楯準（CNS ) A4規格（210X297公釐）-8 -
TW090125297A 2000-10-20 2001-10-12 TWI292213B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000320794A JP2002134674A (ja) 2000-10-20 2000-10-20 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TWI292213B true TWI292213B (zh) 2008-01-01

Family

ID=18799021

Family Applications (2)

Application Number Title Priority Date Filing Date
TW096136616A TWI301652B (en) 2000-10-20 2001-10-12 Semiconductor device and its manufacturing method
TW090125297A TWI292213B (zh) 2000-10-20 2001-10-12

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW096136616A TWI301652B (en) 2000-10-20 2001-10-12 Semiconductor device and its manufacturing method

Country Status (4)

Country Link
US (3) US6661081B2 (zh)
JP (1) JP2002134674A (zh)
KR (1) KR100764405B1 (zh)
TW (2) TWI301652B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004004005A1 (ja) * 2002-07-01 2004-01-08 Renesas Technology Corp. 半導体装置およびその製造方法
WO2005024933A1 (ja) * 2003-08-29 2005-03-17 Renesas Technology Corp. 半導体装置の製造方法
US8648458B2 (en) * 2009-12-18 2014-02-11 Nxp B.V. Leadframe circuit and method therefor
US10267506B2 (en) 2010-11-22 2019-04-23 Cree, Inc. Solid state lighting apparatuses with non-uniformly spaced emitters for improved heat distribution, system having the same, and methods having the same
CN103348496A (zh) 2011-02-07 2013-10-09 克利公司 用于发光二极管（led）发光的部件和方法
US9431582B2 (en) * 2012-01-06 2016-08-30 Luminus Devices, Inc. Packaging method and system for LEDs
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置
US9806246B2 (en) 2012-02-07 2017-10-31 Cree, Inc. Ceramic-based light emitting diode (LED) devices, components, and methods
US8895998B2 (en) 2012-03-30 2014-11-25 Cree, Inc. Ceramic-based light emitting diode (LED) devices, components and methods
US9786825B2 (en) 2012-02-07 2017-10-10 Cree, Inc. Ceramic-based light emitting diode (LED) devices, components, and methods
US9538590B2 (en) 2012-03-30 2017-01-03 Cree, Inc. Solid state lighting apparatuses, systems, and related methods
USD738542S1 (en) 2013-04-19 2015-09-08 Cree, Inc. Light emitting unit
US9826581B2 (en) 2014-12-05 2017-11-21 Cree, Inc. Voltage configurable solid state lighting apparatuses, systems, and related methods
US10748830B2 (en) * 2016-09-20 2020-08-18 Mitsubishi Electric Corporation Semiconductor device
USD823492S1 (en) 2016-10-04 2018-07-17 Cree, Inc. Light emitting device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02217995A (ja) * 1989-02-18 1990-08-30 Kubota Ltd 自動販売機
JP2734463B2 (ja) * 1989-04-27 1998-03-30 株式会社日立製作所 半導体装置
US5068708A (en) * 1989-10-02 1991-11-26 Advanced Micro Devices, Inc. Ground plane for plastic encapsulated integrated circuit die packages
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
JPH0536862A (ja) 1991-07-31 1993-02-12 Nec Ic Microcomput Syst Ltd 半導体装置
JPH05160304A (ja) 1991-12-06 1993-06-25 Toshiba Corp 半導体装置
JP3080333B2 (ja) 1992-02-25 2000-08-28 日立電線株式会社 半導体装置
US5457340A (en) * 1992-12-07 1995-10-10 Integrated Device Technology, Inc. Leadframe with power and ground planes
JPH06291217A (ja) 1993-03-30 1994-10-18 Hitachi Cable Ltd 熱放散型リードフレーム
JP3049466B2 (ja) 1993-11-30 2000-06-05 株式会社三井ハイテック 半導体装置用リ−ドフレ−ム
JPH08116012A (ja) 1994-10-18 1996-05-07 Dainippon Printing Co Ltd 放熱板とそれを用いたリードフレーム部材及び樹脂封止型半導体装置、および放熱板の製造方法
US5650663A (en) 1995-07-03 1997-07-22 Olin Corporation Electronic package with improved thermal properties
JPH09312375A (ja) * 1996-03-18 1997-12-02 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
JPH11289040A (ja) 1998-02-09 1999-10-19 Shinko Electric Ind Co Ltd リードフレーム及びこれを用いた半導体装置
US6404067B1 (en) * 1998-06-01 2002-06-11 Intel Corporation Plastic ball grid array package with improved moisture resistance
JP2000252404A (ja) 1999-02-25 2000-09-14 Toshiba Microelectronics Corp 半導体パッケージ及びその製造方法
EP2174215B1 (en) 2007-06-27 2016-09-28 Altera Corporation Restructuring data from a trace buffer of a configurable ic

Also Published As

Publication number Publication date
US20040051167A1 (en) 2004-03-18
JP2002134674A (ja) 2002-05-10
US6661081B2 (en) 2003-12-09
US6962836B2 (en) 2005-11-08
TW200811973A (en) 2008-03-01
US20040089923A1 (en) 2004-05-13
KR100764405B1 (ko) 2007-10-05
US20020047189A1 (en) 2002-04-25
TWI301652B (en) 2008-10-01
KR20020031050A (ko) 2002-04-26

Similar Documents

Publication Publication Date Title
TWI453838B (zh) 具有散熱器之無引線封裝
TWI292213B (zh)
JPH06132453A (ja) 半導体装置及びその製造方法
JP2003115573A (ja) デュアルダイパッケージ
JPH11330313A (ja) 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム
US20050184367A1 (en) Two die semiconductor assembly and system including same
JP2001210777A (ja) 半導体装置
JP2895920B2 (ja) 半導体装置及びその製造方法
US9379505B2 (en) Method of manufacturing lead frame
JPH11214606A (ja) 樹脂封止型半導体装置及びリードフレーム
US8053285B2 (en) Thermally enhanced single inline package (SIP)
JP2006093679A (ja) 半導体パッケージ
JP5147295B2 (ja) 半導体装置
JP2003243598A (ja) 半導体装置及びその半導体装置の製造方法
CN112216658A (zh) 具有适应各种管芯尺寸的引线框架的半导体器件
JP3528711B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH09312372A (ja) 半導体装置の製造方法
JP4688647B2 (ja) 半導体装置とその製造方法
TWM545363U (zh) 晶片封裝結構
JP3541751B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2814006B2 (ja) 電子部品搭載用基板
JPH03161957A (ja) 半導体装置
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP4241408B2 (ja) 半導体装置およびその製造方法
JPH11219969A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees