JP2005123464A - 半導体装置及びその製造方法、電子モジュール並びに電子機器 - Google Patents

半導体装置及びその製造方法、電子モジュール並びに電子機器 Download PDF

Info

Publication number
JP2005123464A
JP2005123464A JP2003358077A JP2003358077A JP2005123464A JP 2005123464 A JP2005123464 A JP 2005123464A JP 2003358077 A JP2003358077 A JP 2003358077A JP 2003358077 A JP2003358077 A JP 2003358077A JP 2005123464 A JP2005123464 A JP 2005123464A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
semiconductor device
electrodes
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003358077A
Other languages
English (en)
Other versions
JP3736638B2 (ja
Inventor
Masami Uchida
将巳 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003358077A priority Critical patent/JP3736638B2/ja
Priority to US10/960,099 priority patent/US7307339B2/en
Priority to KR1020040082647A priority patent/KR100679533B1/ko
Priority to CNB2004100852826A priority patent/CN1332444C/zh
Publication of JP2005123464A publication Critical patent/JP2005123464A/ja
Application granted granted Critical
Publication of JP3736638B2 publication Critical patent/JP3736638B2/ja
Priority to US11/976,899 priority patent/US20080064140A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 本発明の目的は、リード及び電極の電気的接続の信頼性を高めることにある。
【解決手段】 半導体装置は、複数のリード２２が形成された基板２０と、複数の電極１４を有する面が基板２０に対向するように、基板２０に搭載されてなる半導体チップ１０と、を有する。それぞれのリード２２は、いずれかの電極１４と接合される第１の部分２４と、半導体チップ１０とオーバーラップする領域の内側から外側に引き出される第２の部分２６と、を含む。第２の部分２６は、屈曲して全体的に基板２０に付着してなる。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法、電子モジュール並びに電子機器に関する。
ＣＯＦ（Chip On Film）の実装形態では、基板に半導体チップが搭載されている。基板と半導体チップは、熱膨張係数が異なるため、基板に形成されたリードと、半導体チップの電極との接合部分にストレスが生じる。ストレスによって、微細なリードは断線しやすくなるので、これを防止することが要求されている。また、基板と半導体チップの熱膨張係数に差があるため、リードと電極が大きくずれると良好な電気的接続が確保できない。
特開平２００１−３２６２４３号公報
本発明の目的は、リード及び電極の電気的接続の信頼性を高めることにある。
（１）本発明に係る半導体装置は、複数のリードが形成された基板と、
複数の電極を有する面が前記基板に対向するように、前記基板に搭載されてなる半導体チップと、
を有し、
それぞれの前記リードは、いずれかの前記電極と接合される第１の部分と、前記半導体チップとオーバーラップする領域の内側から外側に引き出される第２の部分と、を含み、
前記第２の部分は、屈曲して全体的に前記基板に付着してなる。本発明によれば、第２の部分が屈曲しているので断線しにくくなっている。これにより、リード及び電極の電気的接続の信頼性を高めることができる。
（２）本発明に係る半導体装置は、複数のリードが形成された基板と、
複数の電極を有する面が前記基板に対向するように、前記基板に搭載されてなる半導体チップと、
を有し、
それぞれの前記リードは、いずれかの前記電極と接合される第１の部分と、前記第１の部分から連続的に引き出される第２の部分と、を含み、
前記第２の部分は、屈曲して全体的に前記基板に付着してなる。本発明によれば、第２の部分が屈曲しているので断線しにくくなっている。これにより、リード及び電極の電気的接続の信頼性を高めることができる。
（３）この半導体装置において、
前記複数の電極は、前記半導体チップの一辺に沿って配列され、
それぞれの前記リードは、前記一辺と交差するように配置され、
接合された前記第１の部分及びいずれかの前記電極は、前記第１の部分が前記半導体チップの前記一辺の中央方向にずれるように配置されていてもよい。
（４）この半導体装置において、
前記第２の部分は、前記第１の部分から、前記半導体チップの前記一辺の中央から離れる方向に突出するように屈曲していてもよい。
（５）この半導体装置において、
それぞれの前記リードは、前記第２の部分から連続的に、前記第１の部分とは反対方向に延びる第３の部分をさらに含み、
前記第１及び第３の部分は、１つの直線上を延びるように配置されていてもよい。
（６）この半導体装置において、
それぞれの前記リードは、前記第２の部分から連続的に、前記第１の部分とは反対方向に延びる第３の部分をさらに含み、
前記第１の部分は、第１の直線上を延びるように配置され、
前記第３の部分は、前記第１の直線から前記第２の部分の突出方向に平行にずれた第２の直線上を延びるように配置されていてもよい。
（７）この半導体装置において、
前記複数の電極は、千鳥状に配列されていてもよい。
（８）本発明に係る電子モジュールは、上記半導体装置が取り付けられてなる。
（９）本発明に係る電子機器は、上記半導体装置を有する。
（１０）本発明に係る半導体装置の製造方法は、（ａ）複数のリードが形成された基板と、複数の電極を有する半導体チップと、を加熱すること、
（ｂ）それぞれの前記リードといずれかの前記電極が対向するように、前記半導体チップを前記基板に搭載すること、及び、
（ｃ）前記リードと前記電極とを接合すること、
を含み、
前記基板は、前記半導体チップよりも、線膨張率が大きい材料で形成されており、
前記（ａ）工程で、前記基板及び前記半導体チップを、それぞれ、加熱前後の長さの変化率が同じになる温度で加熱する。本発明によれば、基板及び半導体チップを、加熱前後の長さの変化率が同じになる温度で加熱するので、リード及び電極のずれを小さくすることができる。これにより、リード及び電極の電気的接続の信頼性を高めることができる。
（１１）本発明に係る半導体装置の製造方法は、（ａ）複数のリードが形成された基板と、複数の電極を有する半導体チップと、を加熱するとともに膨張させること、
（ｂ）それぞれの前記リードの第１の部分といずれかの前記電極が対向するように、前記半導体チップを前記基板に搭載すること、
（ｃ）それぞれの前記リードの前記第１の部分といずれかの前記電極とを接合すること、及び、
（ｄ）前記半導体チップ及び前記基板を放熱させるとともに収縮させること、
を含み、
それぞれの前記リードは、前記第１の部分から連続的に引き出される第２の部分を含み、前記第２の部分の全体が前記基板に付着しており、
前記（ｄ）工程は、
（ｄ１）前記半導体チップを前記基板よりも大きい比率で収縮させ、その収縮力によって、いずれかの前記電極に接合された前記第１の部分を介して前記第２の部分に収縮方向の力を加えて、前記第２の部分を屈曲させること、及び、
（ｄ２）前記基板を前記半導体チップよりも大きい比率で収縮させ、その収縮力によって、前記基板に付着する前記第２の部分に収縮方向の力を加えて、前記第２の部分を屈曲させることを含む。本発明によれば、第２の部分は、屈曲されるので断線しにくくなっている。これにより、リード及び電極の電気的接続の信頼性を高めることができる。
（１２）この半導体装置の製造方法において、
前記複数の電極は、前記半導体チップの一辺に沿って配列され、
前記（ｂ）工程で、前記リードを、前記一辺と交差するように配置し、
前記（ｄ１）及び前記（ｄ２）で、前記第２の部分に、前記第１の部分から、前記半導体チップの前記一辺の中央から離れる方向に突出する突出部を形成し、
前記突出部は、その突出方向に前記第１の部分から屈曲する第１の屈曲部と、前記突出方向から戻る方向に屈曲する第２の屈曲部と、を含み、
前記（ｄ１）工程で、前記第１の屈曲部を形成し、
前記（ｄ２）工程で、前記第２の屈曲部を形成してもよい。
（１３）この半導体装置の製造方法において、
前記（ｂ）工程で、対向する前記第１の部分及びいずれかの前記電極を、前記第１の部分が前記半導体チップの前記一辺の中央方向にずれるように配置してもよい。
（１４）この半導体装置の製造方法において、
対向することになる前記第１の部分及びいずれかの前記電極は、加熱前に、前記第１の部分が前記半導体チップの前記一辺の中央方向にずれるように予め設計されてなり、
前記（ａ）工程で、前記基板及び前記半導体チップを、それぞれ、加熱前後の長さの変化率が同じになる温度で加熱してもよい。
（１５）この半導体装置の製造方法において、
対向することになる前記第１の部分及びいずれかの前記電極は、加熱前に、幅方向の中心が一致するように予め設計されてなり、
前記（ａ）工程で、前記第１の部分が前記半導体チップの前記一辺の中央方向にずれるように、前記基板及び前記半導体チップを、それぞれ、加熱前後の長さの変化率が異なる温度で加熱してもよい。
以下、本発明の実施の形態を、図面を参照して説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体装置を説明する図である。図２は、図１に示す半導体装置のII−II線断面の拡大図である。半導体装置は、半導体チップ１０を有する。半導体チップ１０は、立方体であってもよいし直方体であってもよい。半導体チップ１０には集積回路１２が形成されている。半導体チップ１０は、電極１４を有する。複数の電極１４が、半導体チップ１０の一辺に沿って配列されている。半導体チップ１０の一辺に沿って配列された複数の電極１４は、千鳥状に配列されていてもよい。電極１４は、パッド及びその上に設けられたバンプであってもよい。電極１４は、金や銅などの金属で形成されている。複数の電極１４は、半導体チップ１０の内部に電気的に接続され、２つ以上の電極１４（全ての電極１４又は全てではないが複数の電極１４）は、集積回路１２に電気的に接続されている。集積回路１２を覆うようにパッシベーション膜１６が形成されている。電極１４は、パッシベーション膜１６から露出するように形成されている。
半導体装置は、基板２０を有する。基板２０は、フィルムやプレートであってもよい。基板２０は、半導体チップ１０よりも熱膨張率（例えば線膨張率）が大きい材料で形成されている。基板２０は、半導体チップ１０よりも熱伝導率が低いなどの理由で、放熱性が低くてもよい。基板２０は、ポリイミド樹脂などの樹脂で形成されていてもよいし、樹脂などの有機材料及び無機材料の混合材料で形成されてもよい。
基板２０には、複数のリード２２が形成されている。リード２２は、銅などの金属で形成されている。リード２２（例えばその全体）と基板２０とは図示しない接着剤によって接着されていてもよいし、接着剤が介在することなくリード２２（例えばその全体）が基板２０に直接付着していてもよい。基板２０は、リード２２の延びる方向に平行な線に対して、線対称の形状であってもよい。
基板２０に半導体チップ１０が搭載されている。半導体チップ１０の実装形態は、ＣＯＦ（Chip On Film）であってもよい。半導体チップ１０の電極１４を有する面が基板２０に対向している。半導体チップ１０と基板２０との間にはアンダーフィル材１８が設けられてもよい。リード２２と電極１４は電気的に接続されている。リード２２と電極１４は対向している。リード２２及び電極１４の少なくとも一方は変形していてもよく、リード２２及び電極１４のいずれか一方が他方に入り込んでいてもよい。リード２２は、半導体チップ１０の一辺（複数の電極１４が配列された一辺）と交差（例えば直交）するように配置される。
リード２２の第１の部分２４は、電極１４と接合される。接合とは、第１の部分２４及び電極１４の材料からなる金属共晶を形成する接合のみならず、第１の部分２４及び電極１４間に導電粒子が介在する接合も含む。リード２２の第２の部分２６は、第１の部分２４から連続的に引き出される。第２の部分２６は、半導体チップ１０とオーバーラップする領域の内側から外側に引き出される。第２の部分２６は全体的に基板２０に付着している。第２の部分２６は屈曲している。リード２２の第３の部分２８は、第２の部分２６から連続的に、第１の部分２４とは反対方向に延びる。
図３は、半導体装置において半導体チップ、電極及びリードの位置及び形状を説明する図である。図３において、直線Ｌ１は、電極１４の中間を通る直線であって複数の電極１４のピッチを規定するための直線である。直線Ｌ２は、直線Ｌ１から、半導体チップ１０の一辺の中央方向に平行にずれる直線である。第１の部分２４は、直線Ｌ２上を延びるように配置されている。第２の部分２６は、第１の部分２４から、直線Ｌ２から離れる方向であって直線Ｌ１の方向に屈曲し、再び、直線Ｌ２の方向に戻るように屈曲している。第２の部分２６は、第１の部分２４から、直線Ｌ１を超えるように延びてもよい。すなわち、第２の部分２６は、第１の部分２４の電極１４からのずれ量（ピッチＰ１）よりも大きく、第１の部分２４から突出してもよい。
第２の部分２６は、第１の部分２４から、半導体チップ１０の一辺の中央から離れる方向（図３では右方向）に突出するように屈曲してなる。中央から離れる方向は、半導体チップ１０の一辺の両端のうち第１の部分２４に近い一方の端部に近づく方向でもある。接合された第１の部分２４及び電極１４は、第１の部分２４が半導体チップ１０の一辺の中央方向にずれるように配置されてなる。第２の部分２６の突出部３０は、電極１４の側端（第２の部分２６の突出方向の側端）から、直線Ｌ１に平行に引いた直線Ｌ３を超えないようになっている。すなわち、第２の部分２６は、隣同士の電極１４の間の領域に達しないので、隣の電極１４と接触しないようになっている。
なお、突出部３０は、その突出方向に第１の部分２４から屈曲する第１の屈曲部３２を含む。突出部３０は、その突出方向から戻る方向に屈曲する第２の屈曲部３４を含む
第３の部分２８は、直線Ｌ２上を延びるように配置されている。電極１４と第１の部分２４とのピッチＰ１と、第２の部分２６の突出部３０と第３の部分２８とのピッチＰ２とは、
Ｐ１＜Ｐ２
であってもよく、
Ｐ１≦Ｐ２／２
であってもよい。
本実施の形態によれば、リード２２の第２の部分２６が屈曲しているので断線しにくくなっている。これにより、リード２２及び電極１４の電気的接続の信頼性を高めることができる。
次に、本発明の実施の形態に係る半導体装置の製造方法を説明する。図４（Ａ）は、半導体装置の製造に使用する基板と半導体チップの設計上の形状を説明する図である。なお、図４（Ａ）には、基板２０は、図１に一点鎖線で囲んだ領域のみが示されており、このことは、以下の図でも同様である。
設計上の半導体チップ１０及び電極１４についての説明は上述した通りである。一方、設計上のリード２２には、上述したような屈曲が形成されていない。また、対向することになる第１の部分２４及び電極１４は、第１の部分２４が半導体チップ１０の一辺の中央方向にずれるように予め設計されている。この点は、上述した通りである。
図４（Ｂ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、複数のリード２２が形成された基板２０と、複数の電極１４を有する半導体チップ１０と、を加熱する。そして、基板２０及び半導体チップ１０を膨張させる。ここで、基板２０は、半導体チップ１０よりも線膨張率が大きい材料で形成されている。例えば基板２０が樹脂で形成され、半導体チップ１０はシリコンで形成されている。したがって、同じ温度で加熱すれば、基板２０及び半導体チップ１０は同じ比率で膨張するが、本実施の形態では、半導体チップ１０を基板２０よりも高温で加熱する。詳しくは、基板２０及び半導体チップ１０を、それぞれ、加熱前後の長さの変化率が同じになる温度で加熱する。例えば、基板２０を１００℃程度で、半導体チップ１０を４００℃程度で加熱する。こうすることで、図４（Ａ）及び図４（Ｂ）を比較して明らかなように、設計上の、電極１４及びリード２２の位置関係を維持することができる。すなわち、対向する第１の部分２４及び電極１４を、第１の部分２４が半導体チップ１０の一辺の中央方向にずれるように配置することができる。本実施の形態によれば、基板２０及び半導体チップ１０を、加熱前後の長さの変化率が同じになる温度で加熱するので、リード２２及び電極１４の設計上の位置からのずれを小さくすることができる。これにより、リード２２及び電極１４の電気的接続の信頼性を高めることができる。
本実施の形態では、それぞれのリード２２といずれかの電極１４が対向するように、半導体チップ１０を基板２０に搭載する。また、リード２２と電極１４を接合する。接合には、金属接合を適用してもよいし、接着剤を使用してもよいし、第１の部分２４及び電極１４間に導電粒子を介在させてもよい。電極１４と第１の部分２４は固定されていてもよい。
続いて、半導体チップ１０及び基板２０を放熱させるとともに収縮させる。この工程は、図５及び図６に示す工程を含んでもよい。
図５に示すように、まず、半導体チップ１０を基板２０よりも大きい比率で収縮させる。その収縮力によって、いずれかの電極１４に接合された第１の部分２４を介して第２の部分２６に収縮方向の力を加える。こうして、第２の部分２６を屈曲させる。詳しくは、突出部３０（図３参照）の突出方向に第１の部分２４から屈曲する第１の屈曲部３２を形成する。
その後、図６に示すように、基板２０を半導体チップ１０よりも大きい比率で収縮させ、その収縮力によって、基板２０に付着する第２の部分２６に収縮方向の力を加える。こうして、第２の部分２６を屈曲させる。詳しくは、突出部３０（図３参照）の突出方向から戻る方向に屈曲する第２の屈曲部３４を形成する。
本実施の形態に係る半導体装置の製造方法は、上述した半導体装置の説明から導き出すことができるプロセスを含んでもよい。本実施の形態によれば、リード２２の第２の部分２６は、屈曲されるので断線しにくくなっている。これにより、リード２２及び電極１４の電気的接続の信頼性を高めることができる。
（第２の実施の形態）
図７は、本発明の第２の実施の形態に係る半導体装置を説明する図である。図７に示す例は、図３に示す例の変形例である。図７において、半導体チップ１０及び電極１４については、第１の実施の形態で説明した内容が該当する。リード４０の第１の部分４２は、電極１４と接合される。リード４０の第２の部分４４は、第１の部分４２から連続的に引き出される。リード４０は、第２の部分４４から連続的に、第１の部分４２とは反対方向に延びる第３の部分４６をさらに含む。第１の部分４２は、第１の直線Ｌ１１上を延びるように配置される。第３の部分４６は、第２の直線Ｌ１２上を延びるように配置されてなる。第２の直線Ｌ１２は、第１の直線Ｌ１１から第２の部分４４の突出方向に平行にずれた直線である。リード４０についてのその他の詳細は、第１の実施の形態で説明したリード２２の内容が該当する。
次に、本実施の形態に係る半導体装置の製造方法を説明する。図８（Ａ）は、半導体装置の製造に使用する基板と半導体チップの設計上の形状を説明する図である。
設計上の半導体チップ１０及び電極１４についての説明は上述した通りである。一方、設計上のリード４０には、図７に示す屈曲が形成されていない。また、対向することになる第１の部分４２及び電極１４は、幅方向の中心が一致するように予め設計されている。
図８（Ｂ）は、本実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態でも、複数のリード４０が形成された基板５０と、複数の電極１４を有する半導体チップ１０と、を加熱する。そして、基板５０及び半導体チップ１０を膨張させる。本実施の形態では、第１の実施の形態と異なり、第１の部分４２が半導体チップ１０の一辺の中央方向にずれるように、基板５０及び半導体チップ１０を、それぞれ、加熱前後の長さの変化率が異なる温度で加熱する。例えば、基板５０を、第１の実施の形態と比べると低い温度で加熱する。こうすることで、図８（Ａ）及び図８（Ｂ）を比較して明らかなように、電極１４及びリード４０の位置をずらすことができる。その効果は、第１の実施の形態で説明した通りである。
本実施の形態でも、それぞれのリード４０といずれかの電極１４が対向するように、半導体チップ１０を基板５０に搭載する。また、リード４０と電極１４を接合する。
続いて、半導体チップ１０及び基板５０を放熱させるとともに収縮させる。この工程は、図９及び図１０に示す工程を含んでもよい。
図９に示すように、まず、半導体チップ１０を基板５０よりも大きい比率で収縮させる。その収縮力によって、いずれかの電極１４に接合された第１の部分４２を介して第２の部分４４に収縮方向の力を加える。こうして、第２の部分４４を屈曲させる。
その後、図１０に示すように、基板５０を半導体チップ１０よりも大きい比率で収縮させ、その収縮力によって、基板５０に付着する第２の部分４４に収縮方向の力を加える。こうして、第２の部分４４を屈曲させる。この屈曲は、第１の実施の形態における屈曲よりも小さい。その理由は、基板５０の膨張が、第１の実施の形態の基板２０と比べて小さいため、収縮も小さいからである。この違いによって、本実施の形態と第１の実施の形態との相違が生じる。その他の内容は、第１の実施の形態で説明した内容が該当する。
図１１には、上述した実施の形態で説明した半導体装置１が取り付けられた電子モジュール（例えば液晶モジュール）１０００が示されている。この半導体装置を有する電子機器として、図１２にはノート型パーソナルコンピュータ２０００が示され、図１３には携帯電話３０００が示されている。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。さらに、本発明は、実施の形態で説明した技術的事項のいずれかを限定的に除外した内容を含む。あるいは、本発明は、上述した実施の形態から公知技術を限定的に除外した内容を含む。
図１は、本発明の第１の実施の形態に係る半導体装置を説明する図である。 図２は、図１に示す半導体装置のII−II線断面の拡大図である。 図３は、半導体装置において半導体チップ、電極及びリードの位置及び形状を説明する図である。 図４（Ａ）は、半導体装置の製造に使用する基板と半導体チップの設計上の形状を説明する図であり、図４（Ｂ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 図５は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 図６は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 図７は、本発明の第２の実施の形態に係る半導体装置において半導体チップ、電極及びリードの位置及び形状を説明する図である。 図８（Ａ）は、半導体装置の製造に使用する基板と半導体チップの設計上の形状を説明する図であり、図８（Ｂ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 図９は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 図１０は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 図１１は、本実施の形態に係る半導体装置が取り付けられた電子モジュールを示す図である。 図１２は、本実施の形態に係る半導体装置を有する電子機器を示す図である。 図１３は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
符号の説明
１０…半導体チップ １２…集積回路 １４…電極 １６…パッシベーション膜 １８…アンダーフィル材 ２０…基板 ２２…リード ２４…第１の部分 ２６…第２の部分 ２８…第３の部分 ３０…突出部 ３２…第１の屈曲部 ３４…第２の屈曲部 ４０…リード ４２…第１の部分 ４４…第２の部分 ４６…第３の部分 ５０…基板

Claims (15)

  1. 複数のリードが形成された基板と、
    複数の電極を有する面が前記基板に対向するように、前記基板に搭載されてなる半導体チップと、
    を有し、
    それぞれの前記リードは、いずれかの前記電極と接合される第１の部分と、前記半導体チップとオーバーラップする領域の内側から外側に引き出される第２の部分と、を含み、
    前記第２の部分は、屈曲して全体的に前記基板に付着してなる半導体装置。
  2. 複数のリードが形成された基板と、
    複数の電極を有する面が前記基板に対向するように、前記基板に搭載されてなる半導体チップと、
    を有し、
    それぞれの前記リードは、いずれかの前記電極と接合される第１の部分と、前記第１の部分から連続的に引き出される第２の部分と、を含み、
    前記第２の部分は、屈曲して全体的に前記基板に付着してなる半導体装置。
  3. 請求項１又は請求項２記載の半導体装置において、
    前記複数の電極は、前記半導体チップの一辺に沿って配列され、
    それぞれの前記リードは、前記一辺と交差するように配置され、
    接合された前記第１の部分及びいずれかの前記電極は、前記第１の部分が前記半導体チップの前記一辺の中央方向にずれるように配置されてなる半導体装置。
  4. 請求項３記載の半導体装置において、
    前記第２の部分は、前記第１の部分から、前記半導体チップの前記一辺の中央から離れる方向に突出するように屈曲してなる半導体装置。
  5. 請求項４記載の半導体装置において、
    それぞれの前記リードは、前記第２の部分から連続的に、前記第１の部分とは反対方向に延びる第３の部分をさらに含み、
    前記第１及び第３の部分は、１つの直線上を延びるように配置されてなる半導体装置。
  6. 請求項４記載の半導体装置において、
    それぞれの前記リードは、前記第２の部分から連続的に、前記第１の部分とは反対方向に延びる第３の部分をさらに含み、
    前記第１の部分は、第１の直線上を延びるように配置され、
    前記第３の部分は、前記第１の直線から前記第２の部分の突出方向に平行にずれた第２の直線上を延びるように配置されてなる半導体装置。
  7. 請求項３から請求項６のいずれかに記載の半導体装置において、
    前記複数の電極は、千鳥状に配列されてなる半導体装置。
  8. 請求項１から請求項７のいずれかに記載の半導体装置が取り付けられてなる電子モジュール。
  9. 請求項１から請求項７のいずれかに記載の半導体装置を有する電子機器。
  10. （ａ）複数のリードが形成された基板と、複数の電極を有する半導体チップと、を加熱すること、
    （ｂ）それぞれの前記リードといずれかの前記電極が対向するように、前記半導体チップを前記基板に搭載すること、及び、
    （ｃ）前記リードと前記電極とを接合すること、
    を含み、
    前記基板は、前記半導体チップよりも、線膨張率が大きい材料で形成されており、
    前記（ａ）工程で、前記基板及び前記半導体チップを、それぞれ、加熱前後の長さの変化率が同じになる温度で加熱する半導体装置の製造方法。
  11. （ａ）複数のリードが形成された基板と、複数の電極を有する半導体チップと、を加熱するとともに膨張させること、
    （ｂ）それぞれの前記リードの第１の部分といずれかの前記電極が対向するように、前記半導体チップを前記基板に搭載すること、
    （ｃ）それぞれの前記リードの前記第１の部分といずれかの前記電極とを接合すること、及び、
    （ｄ）前記半導体チップ及び前記基板を放熱させるとともに収縮させること、
    を含み、
    それぞれの前記リードは、前記第１の部分から連続的に引き出される第２の部分を含み、前記第２の部分の全体が前記基板に付着しており、
    前記（ｄ）工程は、
    （ｄ１）前記半導体チップを前記基板よりも大きい比率で収縮させ、その収縮力によって、いずれかの前記電極に接合された前記第１の部分を介して前記第２の部分に収縮方向の力を加えて、前記第２の部分を屈曲させること、及び、
    （ｄ２）前記基板を前記半導体チップよりも大きい比率で収縮させ、その収縮力によって、前記基板に付着する前記第２の部分に収縮方向の力を加えて、前記第２の部分を屈曲させることを含む半導体装置の製造方法。
  12. 請求項１１記載の半導体装置の製造方法において、
    前記複数の電極は、前記半導体チップの一辺に沿って配列され、
    前記（ｂ）工程で、前記リードを、前記一辺と交差するように配置し、
    前記（ｄ１）及び前記（ｄ２）で、前記第２の部分に、前記第１の部分から、前記半導体チップの前記一辺の中央から離れる方向に突出する突出部を形成し、
    前記突出部は、その突出方向に前記第１の部分から屈曲する第１の屈曲部と、前記突出方向から戻る方向に屈曲する第２の屈曲部と、を含み、
    前記（ｄ１）工程で、前記第１の屈曲部を形成し、
    前記（ｄ２）工程で、前記第２の屈曲部を形成する半導体装置の製造方法。
  13. 請求項１２記載の半導体装置の製造方法において、
    前記（ｂ）工程で、対向する前記第１の部分及びいずれかの前記電極を、前記第１の部分が前記半導体チップの前記一辺の中央方向にずれるように配置する半導体装置の製造方法。
  14. 請求項１３記載の半導体装置の製造方法において、
    対向することになる前記第１の部分及びいずれかの前記電極は、加熱前に、前記第１の部分が前記半導体チップの前記一辺の中央方向にずれるように予め設計されてなり、
    前記（ａ）工程で、前記基板及び前記半導体チップを、それぞれ、加熱前後の長さの変化率が同じになる温度で加熱する半導体装置の製造方法。
  15. 請求項１３記載の半導体装置の製造方法において、
    対向することになる前記第１の部分及びいずれかの前記電極は、加熱前に、幅方向の中心が一致するように予め設計されてなり、
    前記（ａ）工程で、前記第１の部分が前記半導体チップの前記一辺の中央方向にずれるように、前記基板及び前記半導体チップを、それぞれ、加熱前後の長さの変化率が異なる温度で加熱する半導体装置の製造方法。
JP2003358077A 2003-10-17 2003-10-17 半導体装置、電子モジュール及び電子機器 Expired - Fee Related JP3736638B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003358077A JP3736638B2 (ja) 2003-10-17 2003-10-17 半導体装置、電子モジュール及び電子機器
US10/960,099 US7307339B2 (en) 2003-10-17 2004-10-08 Semiconductor device having curved leads offset from the center of bonding pads
KR1020040082647A KR100679533B1 (ko) 2003-10-17 2004-10-15 반도체 장치
CNB2004100852826A CN1332444C (zh) 2003-10-17 2004-10-18 半导体装置及其制造方法
US11/976,899 US20080064140A1 (en) 2003-10-17 2007-10-29 Semiconductor device having curved leads offset from the center of bonding pads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003358077A JP3736638B2 (ja) 2003-10-17 2003-10-17 半導体装置、電子モジュール及び電子機器

Publications (2)

Publication Number Publication Date
JP2005123464A true JP2005123464A (ja) 2005-05-12
JP3736638B2 JP3736638B2 (ja) 2006-01-18

Family

ID=34614774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003358077A Expired - Fee Related JP3736638B2 (ja) 2003-10-17 2003-10-17 半導体装置、電子モジュール及び電子機器

Country Status (4)

Country Link
US (2) US7307339B2 (ja)
JP (1) JP3736638B2 (ja)
KR (1) KR100679533B1 (ja)
CN (1) CN1332444C (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3736638B2 (ja) * 2003-10-17 2006-01-18 セイコーエプソン株式会社 半導体装置、電子モジュール及び電子機器
KR20120032293A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 패키지
JP6182928B2 (ja) * 2013-03-27 2017-08-23 セイコーエプソン株式会社 半導体装置
KR102051122B1 (ko) * 2013-06-18 2019-12-02 삼성전자주식회사 표시 장치
CN105470229A (zh) * 2015-12-26 2016-04-06 中国电子科技集团公司第十三研究所 一种用于微波器件表贴封装的外壳引线及其连接结构
TWI646877B (zh) * 2018-03-12 2019-01-01 Chipbond Technology Corporation 軟性電路基板之佈線結構
KR20220029128A (ko) 2020-09-01 2022-03-08 삼성전자주식회사 반도체 패키지

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04287937A (ja) 1991-02-26 1992-10-13 Sony Corp プリント配線板
JP3203889B2 (ja) 1993-07-12 2001-08-27 株式会社デンソー 半導体装置
JPH09129686A (ja) * 1995-11-06 1997-05-16 Toshiba Microelectron Corp テープキャリヤ及びその実装構造
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
JP3380151B2 (ja) 1997-12-22 2003-02-24 新光電気工業株式会社 多層回路基板
JP2001326243A (ja) 2000-03-10 2001-11-22 Seiko Epson Corp 半導体装置の製造方法
JP3536023B2 (ja) * 2000-10-13 2004-06-07 シャープ株式会社 Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
JP4572465B2 (ja) 2000-12-15 2010-11-04 株式会社村田製作所 電子部品装置の製造方法
US6699732B2 (en) * 2002-04-17 2004-03-02 Celerity Research Pte. Ltd. Pitch compensation in flip-chip packaging
JP4271435B2 (ja) 2002-12-09 2009-06-03 シャープ株式会社 半導体装置
KR100549409B1 (ko) * 2003-03-11 2006-02-08 삼성전자주식회사 파상의 빔 리드를 구비하는 테이프 배선 기판 및 그를이용한 반도체 칩 패키지
JP3736638B2 (ja) * 2003-10-17 2006-01-18 セイコーエプソン株式会社 半導体装置、電子モジュール及び電子機器

Also Published As

Publication number Publication date
KR20050037384A (ko) 2005-04-21
US7307339B2 (en) 2007-12-11
JP3736638B2 (ja) 2006-01-18
CN1332444C (zh) 2007-08-15
US20080064140A1 (en) 2008-03-13
KR100679533B1 (ko) 2007-02-07
CN1610107A (zh) 2005-04-27
US20050116339A1 (en) 2005-06-02

Similar Documents

Publication Publication Date Title
US7193328B2 (en) Semiconductor device
JP2006060128A (ja) 半導体装置
JP3640155B2 (ja) 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置、回路基板並びに電子機器
JP4740708B2 (ja) 配線基板、及び半導体装置
JP2001217354A (ja) 半導体チップの実装構造、および半導体装置
US20080064140A1 (en) Semiconductor device having curved leads offset from the center of bonding pads
JP4975584B2 (ja) 半導体装置及び半導体装置の製造方法。
JP2007042736A (ja) 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法
JP3833669B2 (ja) 半導体装置および半導体装置の製造方法
JP3807502B2 (ja) 半導体装置の製造方法
US10211118B2 (en) Semiconductor module
JP3698155B2 (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
JP4442426B2 (ja) 半導体装置及びその製造方法
JP2001244667A (ja) 電子回路装置
JP2004288815A (ja) 半導体装置及びその製造方法
JP2005159235A (ja) 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器
JP2006237324A (ja) 半導体装置及びその製造方法
JP2004235305A (ja) 半導体製造装置
JP3687674B2 (ja) 半導体装置、半導体チップ、電子モジュール並びに電子機器
JP2002305219A (ja) テープキャリアパッケージ半導体装置およびその製造方法
JP2006190746A (ja) 半導体装置及びその製造方法
JP2004288813A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005310848A (ja) 半導体装置およびその製造方法
JP2004165376A (ja) 電子回路装置、半導体装置および実装基板
JP2006093306A (ja) 電子部品及びその製造方法

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050208

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees