JP2006093306A - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
JP2006093306A
JP2006093306A JP2004275234A JP2004275234A JP2006093306A JP 2006093306 A JP2006093306 A JP 2006093306A JP 2004275234 A JP2004275234 A JP 2004275234A JP 2004275234 A JP2004275234 A JP 2004275234A JP 2006093306 A JP2006093306 A JP 2006093306A
Authority
JP
Japan
Prior art keywords
substrate
electronic component
electrical connection
manufacturing
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004275234A
Other languages
English (en)
Inventor
Takahiro Imai
隆浩 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004275234A priority Critical patent/JP2006093306A/ja
Publication of JP2006093306A publication Critical patent/JP2006093306A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】 信頼性の高い電子部品及びその製造方法を提供することにある。
【解決手段】 複数の領域12を有し、それぞれの領域12に対応してグループ化された複数の第1の電気的接続部14を有する第1の基板10上に、複数の第2の電気的接続部34を有する第2の基板30を搭載して、第1の電気的接続部14と第2の電気的接続部34とを対向させて電気的に接続する。第1及び第2の基板10,30の間に、両者を接着する樹脂部40を形成する。第1の基板10における第1の電気的接続部14が形成された面には、領域12を避けて凹部20が形成されてなる。樹脂部40を形成する工程は、第2の基板30を搭載する工程の前に、領域12毎に樹脂部40の材料42を設けること、及び、第2の基板30を搭載する工程で、材料42を、凹部20に至るように押し広げることを含む。
【選択図】 図6

Description

本発明は、電子部品及びその製造方法に関する。
2つの基板の間に樹脂部を設けて、両者を接着することを含む電子部品の製造方法が知られている。樹脂部を、設計通りの領域内に形成することができれば、信頼性の高い電子部品を提供することができる。
本発明の目的は、信頼性の高い電子部品及びその製造方法を提供することにある。
特開2000−286283号公報
(1)本発明に係る電子部品の製造方法は、複数の領域を有し、それぞれの前記領域に対応してグループ化された複数の第1の電気的接続部を有する第1の基板上に、複数の第2の電気的接続部を有する第2の基板を配置して、前記第1の電気的接続部と前記第2の電気的接続部とを対向させて電気的に接続すること、及び、
前記第1及び第2の基板の間に配置されて、両者を接着する樹脂部を形成することを含み、
前記第1の基板における前記第1の電気的接続部が形成された面には、前記領域を避けて凹部が形成されてなり、
前記樹脂部を形成する工程は、前記第2の基板を搭載する工程の前に、前記領域毎に前記樹脂部の材料を設けること、及び、前記第2の基板を搭載する工程で、前記第1及び第2の基板によって、前記材料を、前記凹部に至るように押し広げることを含む。本発明によれば、第1の基板には凹部が形成されてなる。そのため、樹脂部の材料を押し広げる際に、該材料が所定の領域以上に拡がることを防止することができる。そのため、信頼性の高い電子部品を効率よく製造することができる。
(2)この電子部品の製造方法において、
前記凹部は、一定の間隔をあけて平行に延びる複数の第1の直線のそれぞれに沿った形状をなす第1の凹部と、一定の間隔をあけて前記第1の直線に直交する方向に平行に延びる複数の第2の直線のそれぞれに沿った形状をなす第2の凹部とを含んでもよい。
(3)この電子部品の製造方法において、
前記凹部は、前記第1の直線と前記第2の直線との交点を避けて形成されていてもよい。
(4)この電子部品の製造方法において、
前記第2の電気的接続部は、複数のグループにグループ化されてなり、
前記第2の基板を搭載する工程で、1つの前記第1の基板に1つの前記第2の基板を搭載し、それぞれのグループの前記第2の電気的接続部をいずれかのグループの前記第1の電気的接続部と対向させてもよい。
(5)この電子部品の製造方法において、
前記第2の基板を搭載する工程で、1つの前記第1の基板に複数の前記第2の基板を搭載し、それぞれの前記第2の基板の前記第2の電気的接続部をいずれかのグループの前記第1の電気的接続部と対向させてもよい。
(6)この電子部品の製造方法において、
前記第1の基板は、1つのプレートと、前記プレートの上に、間隔をあけて配置された複数の個片とを有し、
それぞれの前記個片は、いずれかの前記領域とオーバーラップするように配置されてなり、
前記凹部は、隣り合う2つの前記個片の互いに対向する側面と前記プレートの表面とによって構成されていてもよい。
(7)この電子部品の製造方法において、
前記第1の基板を分割することをさらに含んでもよい。
(8)本発明に係る電子部品は、複数の領域を有し、それぞれの前記領域に対応してグループ化された複数の第1の電気的接続部を有する第1の基板と、
複数の第2の電気的接続部を有する第2の基板と、
前記第1の基板と前記第2の基板との間に配置されて、両者を接着する樹脂部と、
を含み、
前記第1の電気的接続部は、前記第2の電気的接続部と対向して電気的に接続されてなり、
前記第1の基板における前記第1の電気的接続部が形成された面には、前記領域を避けて凹部が形成されてなり、
前記樹脂部の少なくとも一部は、前記凹部内に配置されている。本発明によれば、信頼性が高く、かつ、効率よく製造することが可能な構造をなす電子部品を提供することができる。
(9)この電子部品において、
前記凹部は、一定の間隔をあけて平行に延びる複数の第1の直線のいずれかに沿って形成された第1の凹部と、一定の間隔をあけて前記第1の直線に直交する方向に平行に延びる複数の第2の直線のいずれかに沿って形成された第2の凹部とを含んでもよい。
(10)この電子部品において、
前記凹部は、前記第1の直線と前記第2の直線との交点を避けて形成されていてもよい。
(11)この電子部品において、
1つの前記第1の基板には、1つの前記第2の基板が搭載されてなり、
前記第2の電気的接続部は、複数のグループにグループ化されてなり、
それぞれのグループの前記第1の電気的接続部は、いずれかのグループの前記第2の電気的接続部と対向して電気的に接続されていてもよい。
(12)この電子部品において、
1つの前記第1の基板には、複数の前記第2の基板が、それぞれの前記第2の基板の前記第2の電気的接続部がいずれかのグループの前記第1の電気的接続部と対向するように搭載されていてもよい。
(13)この電子部品において、
前記第1の基板は、1つのプレートと、前記プレートの上に、間隔をあけて配置された複数の個片とを有し、
それぞれの前記個片は、いずれかの前記領域とオーバーラップするように配置されてなり、
前記凹部は、隣り合う2つの前記個片の互いに対向する側面と前記プレートの表面とによって構成されていてもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明の実施の形態は、以下に説明する実施の形態及び変形例の内容を組み合わせたものを含むものとする。
図1(A)〜図9は、本発明を適用した実施の形態に係る電子部品の製造方法について説明するための図である。
本実施の形態に係る電子部品の製造方法は、図1(A)〜図1(C)に示す、第1の基板10を用意することを含んでいてもよい。なお、図1(A)は、第1の基板10の表面(第1の電気的接続部14が設けられた面)の一部拡大図である。また、図1(B)は、図1(A)のIB−IB線断面の一部拡大図であり、図1(C)は、図1(A)のIC−IC線断面の一部拡大図である。第1の基板10は、複数の領域12を有する。また、第1の基板10には、複数の第1の電気的接続部14が設けられてなる。そして、第1の電気的接続部14は、それぞれの領域12に対応してグループ化されてなる(図1(A)参照)。それぞれのグループの第1の電気的接続部14の配置は特に限定されない。例えば、第1の電気的接続部14は、それぞれの領域12の端部のみに形成されていてもよい。領域12が矩形をなす場合、第1の電気的接続部14は、領域12の4辺に沿って配列されていてもよいし、領域12の向かい合う2辺に沿って配列されていてもよい。あるいは、第1の電気的接続部14は、それぞれの領域12に対してエリアアレイ状に設けられていてもよい。第1の基板10には、また、凹部20が形成されてなる。凹部20は、図1(A)及び図1(B)に示すように、第1の基板10の第1の電気的接続部14が形成された面に形成されてなる。凹部20は、領域12を避けて形成されてなる。凹部20は、それぞれの領域12を囲むように形成されていてもよい。凹部20は、第1の凹部22と第2の凹部24とを含んでいてもよい。第1の凹部22は、一定の間隔をあけて平行に延びる複数の第1の直線21のそれぞれに沿った形状をなす。また、第2の凹部24は、一定の間隔をあけて第1の直線21に直交する方向に平行に延びる複数の第2の直線23のそれぞれに沿った形状をなす。このとき、凹部20は、図1(A)又は図1(C)に示すように、第1及び第2の直線21,23の交点を避けて形成されていてもよい。ただし、これとは別に、凹部は、第1及び第2の直線21,22の交点にも設けられていてもよい(図示せず)。
第1の基板10は、図1(B)に示すように、複数の配線パターン15を有する配線基板であってもよい。このとき、第1の電気的接続部14は、配線パターン15の一部であってもよい。例えば、第1の電気的接続部14は、配線パターン15のランドであってもよい。それぞれの配線パターン15は、いずれかの領域12に設けられていてもよい。そして、第1の電気的接続部14は、それぞれの配線パターン15に対応してグループ化されていてもよい。また、それぞれの配線パターン15は、相互に電気的に接続されていなくてもよい。第1の基板10の材料や構造は特に限定されず、既に公知となっているいずれかの基板を利用してもよい。第1の基板10は、フレキシブル基板であってもよく、リジッド基板であってもよい。あるいは、第1の基板10は、テープ基板であってもよい。第1の基板10は、積層型の基板であってもよく、あるいは、単層の基板であってもよい。また、第1の基板10の外形も特に限定されるものではない。第1の基板10の外形は、例えば矩形をなしていてもよい(図7参照)。あるいは、第1の基板10の外形は、テープ状をなしていてもよく、あるいは円盤状をなしていてもよい(図示せず)。
本実施の形態に係る電子部品の製造方法は、図2(A)及び図2(B)に示す、第2の基板30を用意することを含んでいてもよい。なお、図2(A)は、第2の基板30の表面(第2の電気的接続部34が設けられた面とは反対側の面)の一部拡大図であり、図2(B)は、図2(A)のIIB−IIB線断面の一部拡大図である。第2の基板30は、図2(B)に示すように、複数の第2の電気的接続部34を有する。第2の電気的接続部34は、複数のグループにグループ化されていてもよい。第2の基板30は複数の領域32を有していてもよく、このとき、第2の電気的接続部34は、それぞれの領域32に対応してグループ化されていてもよい。それぞれの第2の電気的接続部34は、いずれかの第1の電気的接続部14と対向することができるように配列されていてもよい。すなわち、第1の電気的接続部14と第2の電気的接続部とは同じ配列をなしていてもよい。また、それぞれの第2の電気的接続部34には、図2(B)に示すように、バンプ36が形成されていてもよい。
第2の基板30は、半導体ウエハであってもよい。このとき、第2の基板30は、図2(B)に示すように、複数の集積回路35を有してもよい。集積回路35は、それぞれの領域32に対応して設けられていてもよい。それぞれのグループの第2の電気的接続部34は、いずれかの集積回路35に対応して設けられていてもよい。言い換えると、第2の電気的接続部34は、それぞれの集積回路35に対応してグループ化されていてもよい。このとき、第2の電気的接続部34は、集積回路35の電極であってもよい。第2の電気的接続部34は、集積回路35と電気的に接続されていてもよい。ただし、第2の電気的接続部34は、集積回路35と電気的に接続されていない電極であってもよい。集積回路35の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。第2の基板30の全体形状は特に限定されないが、円盤状をなしていてもよい(図7参照)。ただし、第2の基板30の全体形状はこれに限られるものではなく、例えば矩形をなしていてもよい(図示せず)。
本実施の形態に係る電子部品の製造方法は、第1の基板10上に第2の基板30を搭載して、第1の電気的接続部14と第2の電気的接続部34とを対向させて電気的に接続することを含む。第2の電気的接続部34が複数のグループにグループ化されている場合、1つの第1の基板10上に1つの第2の基板30を搭載し、それぞれのグループの第1の電気的接続部14といずれかのグループの第2の電気的接続部34とを対向させて電気的に接続してもよい。そして、本実施の形態に係る電子部品の製造方法は、第1及び第2の基板10,30の間に配置されて、両者を接着する樹脂部40を形成することを含む(図6参照)。以下、これらの工程について説明する。はじめに、第1の基板10を、第1の電気的接続部14が設けられた面を上に向けて配置してもよい(図3(A)及び図3(B)参照)。第1の基板10は、図示しない支持台上に配置してもよい。そして、第1の基板10に樹脂部40の材料42を設ける。材料42を設ける工程は、第1の基板10上に第2の基板30を搭載する工程の前に行う。材料42は、図3(A)及び図3(B)に示すように、領域12毎に設ける。材料42は、第1の基板10における第1の電気的接続部14が形成された面に設ける。このとき、それぞれの材料42を、領域12の内側に設けてもよく、領域12の外側にはみ出すように設けてもよい。また、材料42は、凹部20を避けて設けてもよい。あるいは、材料42は、一部が凹部20に至るように設けてもよい。材料42は、外形が矩形となるように設けてもよく、あるいは、外形が円形となるように設けてもよい。材料42は、ペースト状で設けてもよいし、フィルム状で設けてもよい。材料42は、導電粒子を含有する異方性導電材料(例えば、ACFやACP)であってもよい。あるいは、材料42は、絶縁材料(例えば、NCFやNCP)であってもよい。なお、図3(A)は、材料42が設けられた状態の第1の基板10を示す図である。また、図3(B)は、図3(A)のIIIB−IIIB線断面の一部拡大図である。そして、図4に示すように、第1の基板10上に第2の基板30を配置してもよい。このとき、図4に示すように、第2の基板30の第2の電気的接続部34が設けられた面を、第1の基板10と対向させる。また、第1の電気的接続部14と第2の電気的接続部34とが対向するように、第2の基板30を位置合わせしてもよい(図4参照)。そして、図5に示すように、第1の基板10上に、第2の基板30を搭載する。本工程は、第1の基板10に樹脂部40の材料42を設ける工程の後に行う。これにより、第1の電気的接続部14と第2の電気的接続部34とを対向させて電気的に接続する。例えば、バンプ36と第1の電気的接続部14とを接触させて、第1及び第2の電気的接続部14,24を電気的に接続してもよい。あるいは、バンプ36と第1の電気的接続部14との間に導電粒子を介在させて、両者を電気的に接続してもよい。例えば、第2の基板30を第1の基板10に向かって押圧して、両者を電気的に接続させてもよい。第2の基板30を搭載する工程で、第1及び第2の基板10,30によって、材料42を、凹部20に至るように押し広げてもよい。材料42を押し広げて、第1及び第2の基板10,30の間で材料42を流動させてもよい。そして、材料42を、凹部20に充填させてもよい。このとき、図5に示すように、第1及び第2の基板10,30の間に材料42を充填させてもよい。そして、図6に示すように、材料42を硬化させて、樹脂部40を形成してもよい。樹脂部40は、第1及び第2の基板10,30の間に配置されて、両者を接着する。
以上の工程を経て、図7に示す、電子部品100を形成してもよい。本実施の形態に係る電子部品の製造方法によれば、先に説明したように、第1の基板10には凹部20が形成されてなる。そのため、第1及び第2の基板10,30の間で材料42を流動させる際に、凹部20によって、材料42の移動を制限することができる。詳しくは、第1及び第2の基板10,30によって押し広げられた材料42は、領域12を越えて拡がろうとする。しかし、第1の基板10には領域12とオーバーラップしないように凹部20が形成されている。そのため、1つの領域12に設けられた材料42が、当該領域12を越えて他の領域12に到達することを防止することができる。逆に言うと、1つの領域12上に、他の領域12上に設けられた材料42が配置されることを防止することができる。そのため、材料42を硬化させて樹脂部40を形成したときに、樹脂部40の境界43を、凹部20とオーバーラップする領域に形成することができる(図6参照)。すなわち、境界43が領域12上に配置されることを防止することができる。そのため、樹脂部40を、設計通りの領域に形成することができる。なお、領域12毎に材料42を設けた場合(図3(A)及び図3(B)参照)、材料42は第1及び第2の基板10,30によって押し広げられ、等方性を持って広がり、最後に第1及び第2の直線21,23の交点に至るように流動する。このとき、凹部20が第1及び第2の直線21,23の交点を避けて形成されていれば、当該交点上に材料42を充填させやすくなり、第1及び第2の基板10,30の間に、材料42を容易に充填させることができる。そして、材料42を硬化させることによって、設計通りの樹脂部40を形成することができる。電子部品100は、複数の領域12を有し、それぞれの領域12に対応してグループ化された複数の第1の電気的接続部14を有する第1の基板10を含む。電子部品100は、複数の第2の電気的接続部34を有する第2の基板30を含む。電子部品100は、第1の基板10と第2の基板30との間に配置されて、両者を接着する樹脂部40を含む。第1の電気的接続部14は、第2の電気的接続部34と対向して電気的に接続されてなる。第1の基板10における第1の電気的接続部14が形成された面には、領域12を避けて凹部20が形成されてなる。樹脂部40の少なくとも一部は、凹部20内に配置されてなる。
本実施の形態に係る電子部品の製造方法は、図8に示すように、電子部品100を分割することをさらに含んでいてもよい。電子部品100を分割して、図9に示す、電子部品1を形成してもよい。本工程は、第1の基板10を分割する工程を含んでいてもよい。第1の基板10を、それぞれの領域12に分割してもよい。第1の基板10を分割して、基板52を形成してもよい。このとき、樹脂部40を分割して、樹脂部54を形成してもよい。また、第2の基板30を分割して、基板56を形成してもよい。本工程では、電子部品100を切断することによって分割してもよい。電子部品100を、凹部20に沿って切断してもよい。この場合、切断されて除去される領域は、凹部20よりも広い幅をなしていてもよい。先に説明したように、材料42は、凹部20に至るように流動する。そのため、樹脂部の境界43を、凹部20とオーバーラップするように配置することができる。ところで、本工程で、凹部20よりも広い領域を除去すれば、樹脂部の境界43も除去されるため、電子部品1を、樹脂部54が境界を有しない様に形成することができる。そのため、信頼性の高い電子部品を製造することができる。なお、本工程では、図8に示すように、ブレード50によって電子部品100を切断して、第1の基板10を分割してもよい。このとき、ブレード50の幅は、凹部20の幅よりも広くなっていてもよい。なお、図9に示すように、電子部品1は外部端子を有してもよい。これにより、実装性に優れた電子部品を提供することができる。そして、図10には、電子部品1が実装された回路基板1000を示す。また、電子部品1を有する電子機器として、図11にはノート型パーソナルコンピュータ2000を、図12には携帯電話3000を、それぞれ示す。なお、ここまで説明した内容と異なり、第1の基板10として半導体ウエハを、第2の基板30として配線基板を、それぞれ利用してもよい。
(変形例)
以下、本発明を適用した実施の形態の変形例に係る電子部品の製造方法について説明する。なお、本変形例でも、既に説明した内容を可能な限り適用するものとする。図13〜図18は、本変形例に係る電子部品の製造方法について説明するための図である。
本変形例に係る電子部品の製造方法は、図13に示す、第1の基板60を用意することを含んでいてもよい。第1の基板60は、1つのプレート62と、複数の個片64とを有する。第1の基板60は複数の領域を有してもよく、個片64は、それぞれの領域とオーバーラップするように配置されていてもよい。個片64は、プレート62上に、間隔をあけて配置されてなる。そして、第1の基板60は凹部66を有する。凹部66は、隣り合う2つの個片64の互いに対向する側面とプレート62の表面とによって構成されてなる。第1の基板60は、複数の第1の電気的接続部65を有する。第1の電気的接続部65は、複数のグループにグループ化されてなる。第1の電気的接続部65は、個片64毎にグループ化されていてもよい。すなわち、それぞれのグループの第1の電気的接続部65は、いずれかの個片64に形成されていてもよい。なお、それぞれの個片64は、配線パターンを有する配線基板であってもよい。あるいは、集積回路が形成された半導体チップであってもよい。また、プレート62は、例えばガラス基板であってもよい。
本変形例に係る電子部品の製造方法は、図14に示す、第2の基板70を用意することを含んでいてもよい。本工程では、複数の第2の基板70を用意する。それぞれの第2の基板70は、複数の第2の電気的接続部72を有する。第2の基板70は、集積回路が形成された半導体チップであってもよく、配線パターンを有する配線基板であってもよい。第2の基板70は、個片64よりも小さくてもよい(図15参照)。ただし、第2の基板として、個片64よりも大きな基板を利用してもよい(図示せず)。
本変形例に係る電子部品の製造方法は、第1の基板60に、複数の第2の基板70を搭載することを含む。それぞれの第2の基板70を、いずれかの個片64上に搭載してもよい。そして、それぞれの第2の基板70の第2の電気的接続部72を、いずれかのグループの第1の電気的接続部65と対向させて電気的に接続してもよい。また、本変形例に係る電子部品の製造方法は、第1及び第2の基板60,70の間に配置されて両者を接着する樹脂部80を形成することを含む(図17参照)。以下、本工程について説明する。はじめに、第1の基板60を、第1の電気的接続部65が設けられた面が上を向くように配置する(図15参照)。そして、図15に示すように、第1の基板60に、樹脂部80の材料82を設ける。このとき、材料82を個片64毎に設ける。材料82は、凹部66に至るように設けてもよく、凹部66に至らないように設けてもよい。そして、図16に示すように、第1の基板60上に第2の基板70を搭載する。このとき、それぞれの第2の基板70を、いずれかの個片64上に搭載する。本工程によって、材料82を、凹部66に至るように流動させてもよい。そして、材料82を硬化させて、図17に示すように、樹脂部80を形成してもよい。以上の工程によって、電子部品200を形成してもよい。なお、本変形例に係る方法であっても、樹脂部の境界85を、凹部66とオーバーラップする領域内に形成することができる。言い換えると、樹脂部の境界85を、個片64とオーバーラップしないように形成することができる。
本変形例に係る電子部品の製造方法は、電子部品200を分割することをさらに含んでいてもよい。本工程は、第1の基板60を分割することを含んでいてもよい。第1の基板60を、それぞれの個片64に分割してもよい。このとき、プレート62を剥離することによって、第1の基板60をそれぞれの個片64に分割してもよい。また、本工程は、樹脂部80を切断することを含んでいてもよい。樹脂部80を切断して、複数の樹脂部81としてもよい。このとき、樹脂部80を、境界85を含む領域で切断してもよい。これによれば、第1の基板60を分割する工程を容易に行うことができるため、効率よく電子部品を製造することができる。これにより、電子部品200を分割して、電子部品2を形成してもよい。本変形例に係る方法であっても、電子部品2を、樹脂部81が境界を有しない様に形成することができる。そのため、信頼性の高い電子部品を提供することができる。また、先に説明したように、本変形例に係る電子部品の製造方法では、個片64毎に第2の基板70を搭載する。そのため、第2の基板を切断することなく電子部品200を分割することができるため、効率よく電子部品を製造することができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1(A)〜図1(C)は、本発明を適用した実施の形態に係る電子部品の製造方法について説明するための図である。 図2(A)及び図2(B)は、本発明を適用した実施の形態に係る電子部品の製造方法について説明するための図である。 図3(A)及び図3(B)は、本発明を適用した実施の形態に係る電子部品の製造方法について説明するための図である。 図4は、本発明を適用した実施の形態に係る電子部品の製造方法について説明するための図である。 図5は、本発明を適用した実施の形態に係る電子部品の製造方法について説明するための図である。 図6は、本発明を適用した実施の形態に係る電子部品の製造方法について説明するための図である。 図7は、本発明を適用した実施の形態に係る電子部品の製造方法について説明するための図である。 図8は、本発明を適用した実施の形態に係る電子部品の製造方法について説明するための図である。 図9は、本発明を適用した実施の形態に係る電子部品の製造方法について説明するための図である。 図10は、本発明を適用した実施の形態に係る方法で製造した電子部品が実装された回路基板を示す図である。 図11は、本発明を適用した実施の形態に係る方法で製造した電子部品を有する電子機器を示す図である。 図12は、本発明を適用した実施の形態に係る方法で製造した電子部品を有する電子機器を示す図である。 図13は、本発明を適用した実施の形態の変形例に係る電子部品の製造方法について説明するための図である。 図14は、本発明を適用した実施の形態の変形例に係る電子部品の製造方法について説明するための図である。 図15は、本発明を適用した実施の形態の変形例に係る電子部品の製造方法について説明するための図である。 図16は、本発明を適用した実施の形態の変形例に係る電子部品の製造方法について説明するための図である。 図17は、本発明を適用した実施の形態の変形例に係る電子部品の製造方法について説明するための図である。 図18は、本発明を適用した実施の形態の変形例に係る電子部品の製造方法について説明するための図である。
符号の説明
10…第1の基板、 12…領域、 14…第1の電気的接続部、 20…凹部、 30…第2の基板、 32…第2の領域、 34…第2の電気的接続部、 40…樹脂部、 42…材料

Claims (13)

  1. 複数の領域を有し、それぞれの前記領域に対応してグループ化された複数の第1の電気的接続部を有する第1の基板上に、複数の第2の電気的接続部を有する第2の基板を搭載して、前記第1の電気的接続部と前記第2の電気的接続部とを対向させて電気的に接続すること、及び、
    前記第1及び第2の基板の間に配置されて、両者を接着する樹脂部を形成することを含み、
    前記第1の基板における前記第1の電気的接続部が形成された面には、前記領域を避けて凹部が形成されてなり、
    前記樹脂部を形成する工程は、前記第2の基板を搭載する工程の前に、前記領域毎に前記樹脂部の材料を設けること、及び、前記第2の基板を搭載する工程で、前記第1及び第2の基板によって、前記材料を、前記凹部に至るように押し広げることを含む電子部品の製造方法。
  2. 請求項1記載の電子部品の製造方法において、
    前記凹部は、一定の間隔をあけて平行に延びる複数の第1の直線のそれぞれに沿った形状をなす第1の凹部と、一定の間隔をあけて前記第1の直線に直交する方向に平行に延びる複数の第2の直線のそれぞれに沿った形状をなす第2の凹部とを含む電子部品の製造方法。
  3. 請求項2記載の電子部品の製造方法において、
    前記凹部は、前記第1の直線と前記第2の直線との交点を避けて形成されてなる電子部品の製造方法。
  4. 請求項1から請求項3のいずれかに記載の電子部品の製造方法において、
    前記第2の電気的接続部は、複数のグループにグループ化されてなり、
    前記第2の基板を搭載する工程で、1つの前記第1の基板に1つの前記第2の基板を搭載し、それぞれのグループの前記第2の電気的接続部をいずれかのグループの前記第1の電気的接続部と対向させる電子部品の製造方法。
  5. 請求項1から請求項3のいずれかに記載の電子部品の製造方法において、
    前記第2の基板を搭載する工程で、1つの前記第1の基板に複数の前記第2の基板を搭載し、それぞれの前記第2の基板の前記第2の電気的接続部をいずれかのグループの前記第1の電気的接続部と対向させる電子部品の製造方法。
  6. 請求項1から請求項5のいずれかに記載の電子部品の製造方法において、
    前記第1の基板は、1つのプレートと、前記プレートの上に、間隔をあけて配置された複数の個片とを有し、
    それぞれの前記個片は、いずれかの前記領域とオーバーラップするように配置されてなり、
    前記凹部は、隣り合う2つの前記個片の互いに対向する側面と前記プレートの表面とによって構成されてなる電子部品の製造方法。
  7. 請求項1から請求項6のいずれかに記載の電子部品の製造方法において、
    前記第1の基板を分割することをさらに含む電子部品の製造方法。
  8. 複数の領域を有し、それぞれの前記領域に対応してグループ化された複数の第1の電気的接続部を有する第1の基板と、
    複数の第2の電気的接続部を有する第2の基板と、
    前記第1の基板と前記第2の基板との間に配置されて、両者を接着する樹脂部と、
    を含み、
    前記第1の電気的接続部は、前記第2の電気的接続部と対向して電気的に接続されてなり、
    前記第1の基板における前記第1の電気的接続部が形成された面には、前記領域を避けて凹部が形成されてなり、
    前記樹脂部の少なくとも一部は、前記凹部内に配置されてなる電子部品。
  9. 請求項8記載の電子部品において、
    前記凹部は、一定の間隔をあけて平行に延びる複数の第1の直線のいずれかに沿って形成された第1の凹部と、一定の間隔をあけて前記第1の直線に直交する方向に平行に延びる複数の第2の直線のいずれかに沿って形成された第2の凹部とを含む電子部品。
  10. 請求項9記載の電子部品において、
    前記凹部は、前記第1の直線と前記第2の直線との交点を避けて形成されてなる電子部品。
  11. 請求項8から請求項10のいずれかに記載の電子部品において、
    1つの前記第1の基板には、1つの前記第2の基板が搭載されてなり、
    前記第2の電気的接続部は、複数のグループにグループ化されてなり、
    それぞれのグループの前記第1の電気的接続部は、いずれかのグループの前記第2の電気的接続部と対向して電気的に接続されてなる電子部品。
  12. 請求項8から請求項10のいずれかに記載の電子部品において、
    1つの前記第1の基板には、複数の前記第2の基板が、それぞれの前記第2の基板の前記第2の電気的接続部がいずれかのグループの前記第1の電気的接続部と対向するように搭載されてなる電子部品。
  13. 請求項8から請求項12のいずれかに記載の電子部品において、
    前記第1の基板は、1つのプレートと、前記プレートの上に、間隔をあけて配置された複数の個片とを有し、
    それぞれの前記個片は、いずれかの前記領域とオーバーラップするように配置されてなり、
    前記凹部は、隣り合う2つの前記個片の互いに対向する側面と前記プレートの表面とによって構成されてなる電子部品。
JP2004275234A 2004-09-22 2004-09-22 電子部品及びその製造方法 Withdrawn JP2006093306A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004275234A JP2006093306A (ja) 2004-09-22 2004-09-22 電子部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004275234A JP2006093306A (ja) 2004-09-22 2004-09-22 電子部品及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006093306A true JP2006093306A (ja) 2006-04-06

Family

ID=36234000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004275234A Withdrawn JP2006093306A (ja) 2004-09-22 2004-09-22 電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP2006093306A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211474A (ja) * 2012-03-30 2013-10-10 Olympus Corp 基板および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211474A (ja) * 2012-03-30 2013-10-10 Olympus Corp 基板および半導体装置

Similar Documents

Publication Publication Date Title
JP4484035B2 (ja) 半導体装置の製造方法
US8487421B2 (en) Microelectronic package with stacked microelectronic elements and method for manufacture thereof
JP4058642B2 (ja) 半導体装置
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR101117887B1 (ko) 마이크로전자 워크피스 및 이 워크피스를 이용한 마이크로전자 디바이스 제조 방법
JPH11340359A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20150012285A (ko) 와이어 본드 상호연결을 이용하여 기판 없이 적층가능한 패키지
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001068621A (ja) 半導体装置及びその製造方法
JP3565090B2 (ja) 半導体装置の製造方法
JP2007042829A (ja) 電子部品内蔵モジュールと電子部品内蔵基板およびそれらの製造方法
JP2006093306A (ja) 電子部品及びその製造方法
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JP4692719B2 (ja) 配線基板、半導体装置及びその製造方法
JP2005123464A (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
JP2004259749A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004006670A (ja) スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004266016A (ja) 半導体装置、半導体装置の製造方法、及び半導体基板
JP2004288815A (ja) 半導体装置及びその製造方法
JP4442426B2 (ja) 半導体装置及びその製造方法
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JP2006093305A (ja) 電子部品及びその製造方法
JP3844079B2 (ja) 半導体装置の製造方法
TW201343019A (zh) 系統級封裝組件、印刷電路板組件及其製作方法
JP2005116881A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060112

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071204