JP2015002246A - モールドパッケージ - Google Patents

モールドパッケージ Download PDF

Info

Publication number
JP2015002246A
JP2015002246A JP2013125690A JP2013125690A JP2015002246A JP 2015002246 A JP2015002246 A JP 2015002246A JP 2013125690 A JP2013125690 A JP 2013125690A JP 2013125690 A JP2013125690 A JP 2013125690A JP 2015002246 A JP2015002246 A JP 2015002246A
Authority
JP
Japan
Prior art keywords
substrate
thickness
mold resin
mold
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013125690A
Other languages
English (en)
Inventor
慎也 内堀
Shinya Uchibori
慎也 内堀
典久 今泉
Norihisa Imaizumi
典久 今泉
竹中 正幸
Masayuki Takenaka
正幸 竹中
賢吾 岡
Kengo Oka
賢吾 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013125690A priority Critical patent/JP2015002246A/ja
Publication of JP2015002246A publication Critical patent/JP2015002246A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Casings For Electric Apparatus (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】基板上に搭載された電子部品の上下の両側がモールド樹脂で封止されている構成において、モールド樹脂の応力による電子部品へのダメージを軽減する。
【解決手段】基板10と、基板10の一面11上に搭載された部品であって、基板10の一面11とは離間した素子部21と素子部21に一体化され基板10の一面11に接続された接続端子としてのリード22とを有する電子部品20と、基板10の一面11上に設けられ、電子部品20とともに当該一面11を封止するモールド樹脂30と、を備え、モールド樹脂30は、素子部21の下面21aと基板10の一面11との間に充填されるとともに、素子部21の上面21bを被覆しており、モールド樹脂30のうち素子部21の下面21a側に位置する部分の第1の厚さt1と、素子部21の上面21bの直上に位置する部分の第2の厚さt2とが、同等の厚さとされている。
【選択図】図1

Description

本発明は、基板と、基板の一面に当該一面とは隙間を有しつつ接合部材を介して接合された電子部品と、基板の一面を電子部品とともに封止するモールド樹脂と、を備え、モールド樹脂は、電子部品と基板の一面との隙間にも充填されているモールドパッケージに関する。
従来より、この種のモールドパッケージとしては、基板と、基板の一面上に搭載された電子部品と、基板の一面上に設けられ、電子部品とともに当該一面を封止するモールド樹脂と、を備えたものが、提案されている(たとえば、特許文献1参照)。
ここで、電子部品がQFP(クワッドフラットパッケージ)やBGA(ボールグリッドアレイ)等のミニモールド部品等である場合、電子部品の本体である素子部自体は、基板の一面とは離間している。そして、電子部品は、素子部に一体化された、リードやバンプ等の電極よりなる接続端子を有しており、この接続端子が、はんだや導電性接着剤等によって基板の一面の導体等に接合されている。
そのため、モールド樹脂は、電子部品の上部を被覆するだけでなく、電子部品と基板の一面との隙間にも充填されている。つまり、モールド樹脂は、素子部における基板の一面に対向する下面と基板の一面との間に充填されるとともに、素子部における下面とは反対側の上面を被覆したものとなる。
特開2010−141158号公報
ところで、上記従来のモールドパッケージの場合、通常は、電子部品における素子部の上面側のモールド樹脂の厚さが、素子部の下面側のモールド樹脂の厚さよりも大きいものとなっている。これは、基板の一面上に設けられている他の部品やワイヤ等を、モールド樹脂で確実に被覆する等の理由による。
しかしながら、電子部品の素子部の上下でモールド樹脂の厚さが異なることで、モールド樹脂の膨張、収縮等によりモールド樹脂に発生する応力が、電子部品の上下で異なるため、当該応力による電子部品へのダメージが懸念される。
本発明は、上記問題に鑑みてなされたものであり、基板上に搭載された電子部品の上下の両側がモールド樹脂で封止されている構成において、モールド樹脂の応力による電子部品へのダメージを軽減することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、基板(10)と、基板の一面(11)上に搭載された部品であって、基板の一面とは離間した素子部(21)と素子部に一体化され基板の一面に接続された接続端子(22、22a)とを有する電子部品(20)と、基板の一面上に設けられ、電子部品とともに当該一面を封止するモールド樹脂(30)と、を備え、モールド樹脂は、素子部における基板の一面に対向する下面(21a)と基板の一面との間に充填されるとともに、素子部における下面とは反対側の上面(21b)を被覆しており、
モールド樹脂のうち素子部の下面と基板の一面との間に位置する部分の厚さである第1の厚さ(t1)と、モールド樹脂のうち素子部の上面の直上に位置する部分の厚さである第2の厚さ(t2)とが、同等の厚さとされていることを特徴とする。
それによれば、電子部品の素子部の上下でモールド樹脂の厚さが同等となるので、電子部品の上下でモールド樹脂に発生する応力も同等となる。そのため、本発明によれば、モールド樹脂の応力による電子部品へのダメージを軽減することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第1実施形態にかかるモールドパッケージを示す概略断面図である。 本発明の第2実施形態にかかるモールドパッケージを示す概略断面図である。 図2中の上視概略平面図である。 上記第2実施形態にかかるモールドパッケージの製造方法を示す工程図である。 図4に続く製造方法を示す工程図である。 図5に続く製造方法を示す工程図である。 本発明の第3実施形態にかかるモールドパッケージを示す概略断面図である。 本発明の第4実施形態にかかるモールドパッケージを示す概略断面図である。 本発明の第5実施形態にかかるモールドパッケージを示す概略断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
本発明の第1実施形態にかかるモールドパッケージP1について、図1を参照して述べる。このモールドパッケージP1は、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。
本実施形態のモールドパッケージP1は、大きくは、基板10と、基板10の一面11上に搭載された電子部品20と、基板10の一面11上に設けられ電子部品20とともに当該一面11を封止するモールド樹脂30と、を備えて構成されている。
図1に示されるように、基板10は、電子部品20が実装されると共にモールド樹脂30にて覆われる一面11と、その反対面となる他面12とを有する板状部材をなすものである。具体的には、基板10は、エポキシ樹脂等の樹脂をベースとしたプリント基板や、セラミックをベースとしたセラミック基板などによって構成されている。
ここで、基板10の一面11には、電子部品20と接続するためのCu等の金属よりなる導体13が設けられている。そして、電子部品20は、はんだや導電性接着剤等の接合部材40を介して導体13と電気的および機械的に接合されている。
電子部品20は、基板10の一面11とは離間した素子部21と、素子部21に一体化され基板10の一面11にて導体13に接続された接続端子22と、を有するものとして構成されている。
ここでは、電子部品20は、構成要素24〜26がパッケージ樹脂23でモールドされたQFP(クワッドフラットパッケージ)やSOP(スモールアウトラインパッケージ)等よりなる。このパッケージ樹脂23は、エポキシ樹脂等の熱硬化性樹脂等より構成されている。
この場合、素子部21は、パッケージ樹脂23で区画された部分、すなわち、パッケージ樹脂23およびその内部の構成要素であるアイランド24、半導体素子25、ボンディングワイヤ26により構成されたものである。更に言えば、素子部21の外形はパッケージ樹脂23の外形に相当する。一方、接続端子は、パッケージ樹脂23と一体化されて一部がパッケージ樹脂23より突出するリード22により構成されている。
具体的には、図1に示されるように、電子部品20の素子部21は、Cu等よりなるアイランド24上に半導体素子25が搭載、固定され、半導体素子25とCu等よりなるリード22とをAuやAl等のボンディングワイヤ26により接続してなる。そして、これらの構成要素24〜26は、パッケージ樹脂23で封止されている。
ここで、パッケージ樹脂23は、基板10の一面11に対向する下面21a、この下面21aとは反対側の上面21b、および、これら上下面21a、21bの外縁にて当該上下面21a、21b間に位置し当該上下面21a、21bを連結する側面21cを有する板状をなす。典型的にはパッケージ樹脂23は、矩形形状をなす。
つまり、本実施形態では、パッケージ樹脂23の下面21a、上面21b、側面21cは、そのまま、素子部21の下面21a、上面21b、側面21cに相当する。ここでは、素子部21の下面21aおよび上面21bは、パッケージ樹脂23の表裏の板面であり、実質的に平坦面をなす。
そして、素子部21の下面21aと基板10の一面11とは、離間して配置されている。また、電子部品20においては、接続端子であるリード22の一部が、アウターリードとして、パッケージ樹脂23の側面21cすなわち素子部21の側面21cより突出している。
そして、このリード22のアウターリードは、曲げられて基板10の一面11側に延びており、接合部材40を介して当該一面11上の導体13に接合されている。このような電子部品20は、金型を用いたトランスファーモールド法やコンプレッションモールド法により形成される。
また、モールド樹脂30は、エポキシ樹脂等の熱硬化性樹脂等より構成されるもので、金型を用いたトランスファーモールド法やコンプレッションモールド法により形成されている。本実施形態の場合、基板10の一面11側をモールド樹脂30で封止しつつ、基板10の他面12側をモールド樹脂30で封止せずに露出させた、いわゆるハーフモールド構造とされている。
このようなモールド樹脂30による封止形態において、モールド樹脂30は、素子部21における下面21aと基板10の一面11との間に充填されるとともに、素子部21における上面21bを被覆している。つまり、この素子部21については、下面21a、上面21b、更に側面21cは、モールド樹脂30により被覆された被覆面として構成されている。
このような構成において、図1に示されるように、モールド樹脂30のうち素子部21の下面21aと基板10の一面11との間に位置する部分の厚さを、第1の厚さt1とし、モールド樹脂30のうち素子部21の上面21bの直上に位置する部分の厚さを、第2の厚さt2とする。
そして、本実施形態のモールドパッケージP1では、モールド樹脂30において素子部21の直下部分の第1の厚さt1と、素子部21の直上部分の第2の厚さt2とが、実質的に同等の厚さとされている。
次に、本実施形態のモールドパッケージP1の製造方法について、述べる。まず、導体13を有する基板10を用意し、導体13上に、印刷法やディスペンス法等により、はんだや導電性接着剤等よりなる接合部材40を配置する。
そして、接合部材40を介して、電子部品20を基板10の一面11上に搭載し、電子部品20を基板10に接合する。その後、このものを金型に設置し、トランスファーモールド法やコンプレッションモールド法等により、電子部品20とともに基板10の一面11を封止するように、基板10の一面11上にモールド樹脂30を設ける。
このとき、金型のキャビティ寸法を調整する等により、モールド樹脂30における第1の厚さt1と第2の厚さt2とを同等の厚さとすることができる。こうして、モールド樹脂30の成形に伴い、上記図1に示されるモールドパッケージP1が完成する。
ところで、本実施形態によれば、基板10の一面11上に搭載された電子部品20の素子部21の上側と下側とでモールド樹脂30の厚さが同等となるので、電子部品20の上下でモールド樹脂30に発生する応力も同等となる。そのため、本実施形態によれば、モールド樹脂30の応力による電子部品20へのダメージを軽減することができる。
(第2実施形態)
本発明の第2実施形態にかかるモールドパッケージP2について、図2、図3を参照して、上記第1実施形態との相違点を中心に述べることとする。なお、図3では、基板10の一面11上から視たときの素子部21と基板10の凹部14との平面的な位置関係をわかりやすく表すために、モールド樹脂30を省略してある。
図2、図3に示されるように、本実施形態のモールドパッケージP2では、基板10の一面11のうち素子部21の下面21aに対向する部位は、基板10の一面11より凹んだ凹部14とされている。この凹部14は、たとえばエッチング、プレス、切削等により形成される。
そして、本実施形態では、この基板10の凹部14の底面と素子部21の下面21aとの間に充填されたモールド樹脂30の厚さを第1の厚さt1として、この第1の厚さt1と第2の厚さt2とが、同等の厚さとされている。
また、図3に示されるように、本実施形態では、凹部14の平面サイズは、素子部21を基板10の一面11へ投影したときの投影面積よりも大きいものとしている。この場合、素子部21の下部すなわち素子部21の下面21aと基板10の一面11との間に、モールド樹脂30が入り込みやすくなるという利点がある。
ここで、基板10の一面11上の導体13は凹部14の外側に位置しており、リード22のアウターリードは凹部14の外側にて導体13に接合されている。なお、本実施形態において、この凹部14の平面サイズは、上記サイズに限定するものではなく、上記素子部21の投影面積と同等でもよいし、小さくてもよい。
本実施形態のモールドパッケージP2の製造方法について、図4〜図6を参照して述べておく。まず、まず、導体13を有する基板10を用意し(図4参照)、基板10の一面11のうち素子部21の直下となる部位に、レーザ照射やエッチング等により凹部14を形成する(図5参照)。
続いて、導体13上に接合部材40を配置し、接合部材40を介して、電子部品20を基板10の一面11上に搭載し、電子部品20を基板10に接合する(図6参照)。その後、上記第1実施形態と同様、電子部品20とともに基板10の一面11を封止するように、基板10の一面11上にモールド樹脂30を設ける。
こうして、上記図2、図3に示されるモールドパッケージP2が完成する。そして、本実施形態においても、電子部品20の素子部21の上側と下側とでモールド樹脂30の厚さが同等となるので、モールド樹脂30に発生する応力も同等となり、モールド樹脂30の応力による電子部品20へのダメージを軽減することができる。
(第3実施形態)
本発明の第3実施形態にかかるモールドパッケージP3について、図7を参照して、上記第1実施形態との相違点を中心に述べることとする。
図7に示されるように、本実施形態のモールドパッケージP3では、モールド樹脂30のうち素子部21の上面21bの直上に位置する部分は、モールド樹脂30の表面より凹んだ凹部31とされている。このモールド樹脂30の凹部31は、たとえば型成形、エッチング、切削等により形成される。
そして、本実施形態では、このモールド樹脂30の凹部31の底面と素子部21の上面21bとの間におけるモールド樹脂30の厚さを第2の厚さt2として、第1の厚さt1と第2の厚さt2とが、同等の厚さとされている。
ここで、本実施形態においては、モールド樹脂30の凹部31の平面サイズは、素子部21を基板10の一面11へ投影したときの投影面積に対して、大きくてもよいし、同等でもよいし、小さくてもよい。そして、本実施形態においても、電子部品20の素子部21の上側と下側とでモールド樹脂30の厚さが同等となるので、モールド樹脂30の応力による電子部品20へのダメージを軽減することができる。
なお、本第3実施形態と上記第2実施形態とを組み合わせてもよい。この場合、基板10の凹部14の底面と素子部21の下面21aとの間に充填されたモールド樹脂30の厚さを第1の厚さt1とし、且つ、モールド樹脂30の凹部31の底面と素子部21の上面21bとの間におけるモールド樹脂30の厚さを第2の厚さt2とする。そして、これら第1の厚さt1と第2の厚さt2とが、同等の厚さとされたものになる。
(第4実施形態)
本発明の第4実施形態にかかるモールドパッケージP4について、図8を参照して、上記第1実施形態との相違点を中心に述べることとする。
図8に示されるように、本実施形態のモールドパッケージP4では、モールド樹脂30のうち素子部21の上面21bの直上に位置する部分は、モールド樹脂30の表面より突出する凸部32とされている。このモールド樹脂30の凸部32は、たとえば型成形、エッチング、切削等により形成される。
そして、本実施形態では、このモールド樹脂30の凸部32の先端面と素子部21の上面21bとの間におけるモールド樹脂30の厚さを第2の厚さt2として、第1の厚さt1と第2の厚さt2とが同等の厚さとされている。
ここで、本実施形態においては、モールド樹脂30の凸部32の平面サイズは、素子部21を基板10の一面11へ投影したときの投影面積に対して、大きくてもよいし、同等でもよいし、小さくてもよい。そして、本実施形態においても、電子部品20の素子部21の上側と下側とでモールド樹脂30の厚さが同等となるので、モールド樹脂30の応力による電子部品20へのダメージを軽減することができる。
なお、本第4実施形態と上記第2実施形態とを組み合わせてもよい。この場合、基板10の凹部14の底面と素子部21の下面21aとの間に充填されたモールド樹脂30の厚さを第1の厚さt1とし、且つ、モールド樹脂30の凸部32の先端面と素子部21の上面21bとの間におけるモールド樹脂30の厚さを第2の厚さt2とする。そして、これら第1の厚さt1と第2の厚さt2とが、同等の厚さとされたものになる。
(第5実施形態)
本発明の第5実施形態にかかるモールドパッケージP5について、図9を参照して述べる。この図9は、上記第2実施形態において電子部品20を変形したものであり、この点を中心に述べることとする。
図9に示されるように、本実施形態の電子部品20は、BGA(ボールグリッドアレイ)やCSP(チップサイズパッケージ)等よりなるものである。具体的に、この電子部品20は、配線基板やリードフレーム等よりなる板状の基材24aの上面に半導体素子25が搭載、固定され、半導体素子25と基材24aとをボンディングワイヤ26により接続してなる。
そして、これらの構成要素24a、25、26は、パッケージ樹脂23で封止され、基材24aの下面はパッケージ樹脂23より露出している。この場合、たとえば基材24aは矩形板状であり、パッケージ樹脂23は、基材24aに対応した平面サイズを有する矩形板状をなす。
そして、本実施形態の電子部品20においては、素子部21は、基材24a、パッケージ樹脂23、およびパッケージ樹脂23内部の構成要素である半導体素子25、ボンディングワイヤ26により構成されたものである。
そして、素子部21の下面21aは、基材24aにおけるパッケージ樹脂23より露出する下面に相当し、パッケージ樹脂23の上面21b、側面21cが、そのまま、素子部21の上面21b、側面21cに相当する。ここでも、素子部21の下面21aおよび上面21bは、実質的に平坦面をなす。そして、本実施形態においても、素子部21の下面21aと基板10の一面11とは、離間して配置されている。
また、本実施形態の電子部品20においては、接続端子は、素子部21の下面21aにて部分的に設けられ、当該下面21aより突出する部品電極22aにより構成されている。この部品電極22aは、Auやはんだ等よりなるバンプ等であり、この部品電極22aと導体13とが、金属結合やはんだ接合等により接合されている。
そして、本実施形態においても、モールド樹脂30は、素子部21における下面21aと基板10の一面11との間に充填されるとともに、素子部21における上面21bを被覆している。つまり、本実施形態の素子部21についても、下面21a、上面21b更に側面21cは、モールド樹脂30により被覆された被覆面として構成されている。
このような構成において、図9に示されるように、基板10の一面11のうち素子部21の下面21aに対向する部位は、基板10の一面11より凹んだ凹部14とされている。そして、この基板10の凹部13の底面と素子部21の下面21aとの間に充填されたモールド樹脂30の厚さを第1の厚さt1として、この第1の厚さt1と第2の厚さt2とが、同等の厚さとされている。
そのため、本実施形態においても、モールド樹脂30の応力による電子部品20へのダメージを軽減することができる。なお、本実施形態では、凹部14の平面サイズは、素子部21を基板10の一面11へ投影したときの投影面積よりも小さく、部品電極22aよりも部品内周側に位置する。
また、本第5実施形態における電子部品20を用いた場合でも、上記第2実施形態以外に、上記第1実施形態、上記第3実施形態、上記第4実施形態との組み合わせが適宜可能であることは言うまでもない。
(他の実施形態)
なお、電子部品20としては、素子部21と接続端子22、22aとが一体化したものであればよく、上記各実施形態に示したようなパッケージ樹脂23のモールドがなされたパッケージ部品以外にも、たとえばセラミックコンデンサ等であってもよい。セラミックコンデンサの場合、素子部の両端に露出する電極が接続端子となる。
また、上記図1等では、接続端子であるリード22と導体13との接合は、接合部材40を介して行われていたが、接合部材40を省略してリード22と導体13とを直接接触させることで、金属結合させたものであってもよい。
また、上記各実施形態のモールドパッケージは、ハーフモールド構造であったが、さらに、たとえばフルモールド構造のように、基板10の他面12側もモールド樹脂30で封止されたものであってもよい。
また、基板10の一面11上には、上記各実施形態に示した電子部品20以外にも、他の実装部品等が搭載されていてもよい。
なお、第1の厚さt1と第2の厚さt2とが同等であることについて言えば、この同等とは、必ずしも完全に同じ値である必要はなく、本発明の上記効果を奏する範囲、たとえば基板厚さ程度の大小差や、製造上の誤差を含むものである。
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。
10 基板
11 基板の一面
20 電子部品
21 電子部品の素子部
21a 素子部の下面
21b 素子部の上面
22 電子部品の接続端子としてのリード
22a 電子部品の接続端子としての部品電極
30 モールド樹脂
t1 第1の厚さ
t2 第2の厚さ

Claims (4)

  1. 基板(10)と、
    前記基板の一面(11)上に搭載された部品であって、前記基板の一面とは離間した素子部(21)と前記素子部に一体化され前記基板の一面に接続された接続端子(22、22a)とを有する電子部品(20)と、
    前記基板の一面上に設けられ、前記電子部品とともに当該一面を封止するモールド樹脂(30)と、を備え、
    前記モールド樹脂は、前記素子部における前記基板の一面に対向する下面(21a)と前記基板の一面との間に充填されるとともに、前記素子部における前記下面とは反対側の上面(21b)を被覆しており、
    前記モールド樹脂のうち前記素子部の下面と前記基板の一面との間に位置する部分の厚さである第1の厚さ(t1)と、前記モールド樹脂のうち前記素子部の上面の直上に位置する部分の厚さである第2の厚さ(t2)とが、同等の厚さとされていることを特徴とするモールドパッケージ。
  2. 前記基板の一面のうち前記素子部の下面に対向する部位は、前記基板の一面より凹んだ凹部(14)とされており、
    この凹部の底面と前記素子部の下面との間に充填された前記モールド樹脂の厚さを前記第1の厚さとして、前記第1の厚さと前記第2の厚さとが同等の厚さとされていることを特徴とする請求項1に記載のモールドパッケージ。
  3. 前記モールド樹脂のうち前記素子部の上面の直上に位置する部分は、前記モールド樹脂の表面より凹んだ凹部(31)とされており、
    この凹部の底面と前記素子部の上面との間における前記モールド樹脂の厚さを前記第2の厚さとして、前記第1の厚さと前記第2の厚さとが同等の厚さとされていることを特徴とする請求項1または2に記載のモールドパッケージ。
  4. 前記モールド樹脂のうち前記素子部の上面の直上に位置する部分は、前記モールド樹脂の表面より突出する凸部(32)とされており、
    この凸部の先端面と前記素子部の上面との間における前記モールド樹脂の厚さを前記第2の厚さとして、前記第1の厚さと前記第2の厚さとが同等の厚さとされていることを特徴とする請求項1または2に記載のモールドパッケージ。
JP2013125690A 2013-06-14 2013-06-14 モールドパッケージ Pending JP2015002246A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013125690A JP2015002246A (ja) 2013-06-14 2013-06-14 モールドパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013125690A JP2015002246A (ja) 2013-06-14 2013-06-14 モールドパッケージ

Publications (1)

Publication Number Publication Date
JP2015002246A true JP2015002246A (ja) 2015-01-05

Family

ID=52296588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013125690A Pending JP2015002246A (ja) 2013-06-14 2013-06-14 モールドパッケージ

Country Status (1)

Country Link
JP (1) JP2015002246A (ja)

Similar Documents

Publication Publication Date Title
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
US20170025331A1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
WO2010001503A1 (ja) 電子部品
JP2004158753A (ja) リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法
JP2009064854A (ja) リードフレーム、半導体装置、及び半導体装置の製造方法
JP2007012895A (ja) 回路装置およびその製造方法
JP2007201324A (ja) 電子装置の実装構造および電子部品の実装方法
JP4918391B2 (ja) 半導体装置
JP2007150045A (ja) 半導体装置
JP2018190882A (ja) 半導体装置
JP4577686B2 (ja) 半導体装置及びその製造方法
JP2015002246A (ja) モールドパッケージ
JP3670371B2 (ja) 半導体装置およびその製造方法
JP4946959B2 (ja) 半導体装置の製造方法
JP2007141947A (ja) 半導体装置およびその製造方法
JP2015032705A (ja) モールドパッケージ
JP2007150044A (ja) 半導体装置
JP5804762B2 (ja) 圧電デバイス
JP5742623B2 (ja) 半導体装置
JP2004165525A (ja) 半導体装置及びその製造方法
JP2004063764A (ja) 光結合半導体装置、およびその製造方法
WO2021020456A1 (ja) 半導体パッケージおよび半導体装置
JP5048627B2 (ja) リードフレーム及び半導体装置
JP2008010922A (ja) 圧電発振器
JP2015012160A (ja) モールドパッケージおよびその製造方法